CN106898587A - 散热封装构造 - Google Patents

散热封装构造 Download PDF

Info

Publication number
CN106898587A
CN106898587A CN201610339455.5A CN201610339455A CN106898587A CN 106898587 A CN106898587 A CN 106898587A CN 201610339455 A CN201610339455 A CN 201610339455A CN 106898587 A CN106898587 A CN 106898587A
Authority
CN
China
Prior art keywords
edge
width
covering portion
chip
outside portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610339455.5A
Other languages
English (en)
Inventor
谢庆堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN106898587A publication Critical patent/CN106898587A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开一种散热封装构造，其包含基板、芯片及散热片，该芯片设置于该基板，该散热片具有包覆部、第一侧包覆部及第一导接部，该包覆部设置于该芯片的背面，该第一侧包覆部设置于该芯片的第一侧面，该第一导接部设置于该基板，该背面具有第一宽度，该包覆部具有第二宽度，该芯片及该基板之间具有间距，且该芯片具有厚度，其中该第二宽度不大于该第一宽度、两倍该间距及两倍该厚度的总和，以使该散热片与该基板之间无法形成密闭空间，设置在该散热片与该基板之间的该芯片不被包覆于密闭空间中，以避免因空气膨胀造成该散热片变形而脱离该芯片或该基板。

Description

散热封装构造
技术领域
本发明关于一种散热封装构造，特别是一种可避免因空气膨胀而变形的散热封装构造。
背景技术
现有习知的封装构造包含基板及设置于该基板的芯片，将散热片密封包覆该芯片，使该芯片被包覆于该散热片与该基板之间的密闭空间之中，以达到散热目的，然而在包覆过程中，会将空气包覆于该密闭空间，因此该芯片所产生的热能会使得密闭空间中的空气体积膨胀，而导致该散热片翘曲变形，使得该散热片脱离该芯片或该基板，而造成该封装构造损坏或降低该芯片的散热效率。
发明内容
本发明要解决的技术问题是提供一种散热封装构造，避免芯片所产生的热能造成空气膨胀，而使得散热片翘曲变形而脱离芯片，以提高芯片散热效率。
本发明解决其技术问题是采用以下技术方案来实现的。
为解决上述技术问题，本发明公开一种散热封装构造，其包含基板、芯片及散热片，该基板具有表面，该表面具有芯片设置区及至少一个导接区，该导接区位于该芯片设置区外侧，该芯片设置于该芯片设置区并显露该导接区，该芯片具有主动面、背面、第一侧面、第二侧面、第三侧面及第四侧面，该主动面朝向该基板的该表面，该芯片与该基板电性连接，该第一侧面为该第二侧面的对向面，该第三侧面为该第四侧面的对向面，该主动面及该表面之间具有间距，该主动面及该背面之间具有厚度，该背面具有第一侧边及第二侧边，该第一侧边连接该第一侧面，该第二侧边连接该第二侧面，该第一侧边及该第二侧边之间具有第一宽度，该散热片至少具有一体成型的包覆部、第一侧包覆部及第一导接部，该第一侧包覆部位于该包覆部及该第一导接部之间，该包覆部设置于该芯片的该背面，该第一侧包覆部设置于该第三侧面，该第一导接部设置于该导接区，该包覆部具有第一边缘、第二边缘、第三边缘及第四边缘，该第一边缘邻近该第一侧面，该第二边缘邻近该第二侧面，该第三边缘邻近该第三侧面，该第四边缘邻近该第四侧面，该第三边缘连接该第一侧包覆部，该第一边缘及该第二边缘之间具有第二宽度，在相同轴线方向，该第二宽度不大于该第一宽度、两倍该间距及两倍该厚度的总合。
本发明解决其技术问题还可以采用以下技术方案来实现的。
上述的散热封装构造，其另包含底胶，该底胶填充于该主动面及该表面之间，该第一侧包覆部遮盖该底胶。
上述的散热封装构造，其中该第二宽度实质上等于该第一宽度。
上述的散热封装构造，其中该第二宽度大于该第一宽度的一半且小于该第一宽度。
上述的散热封装构造，其中该散热片另具有第二侧包覆部及第二导接部，该第二侧包覆部位于该包覆部及该第二导接部之间，该第四边缘连接该第二侧包覆部，该第二侧包覆部设置于该第四侧面，该第二导接部设置于该导接区。
上述的散热封装构造，其中该包覆部至少具有第一主体部及第一外侧部，该第一主体部设置于该芯片的该背面，该第一外侧部设置于该第一侧面，该第二宽度大于该第一宽度。
上述的散热封装构造，其中该第一外侧部不接触该基板。
上述的散热封装构造，其中该包覆部另具有第二外侧部，该第一主体部位于该第一外侧部及该第二外侧部之间，该第二外侧部设置于该第二侧面。
上述的散热封装构造，其中该第一侧包覆部具有第五边缘及第六边缘，该第五边缘邻近该第一边缘，该第六边缘邻近该第二边缘，该第五边缘及该第六边缘之间具有第三宽度，该第二宽度大于该第三宽度。
上述的散热封装构造，其中该包覆部至少具有第一主体部及第一外侧部，该第一主体部设置于该芯片的该背面，该第一外侧部凸出于该第一侧面，该第二宽度不大于该第一宽度及两倍该厚度的总和。
上述的散热封装构造，其中该包覆部另具有第二外侧部，该第一主体部位于该第一外侧部及该第二外侧部之间，该第二外侧部凸出于该第二侧面。
上述的散热封装构造，其中该第一侧包覆部至少具有第二主体部及第三外侧部，该第二主体部设置于该第三侧面，该第三外侧部凸出于该第一侧面。
上述的散热封装构造，其中该第一侧包覆部另具有第四外侧部，该第二主体部位于该第三外侧部及该第四外侧部之间，该第四外侧部凸出于该第二侧面。
上述的散热封装构造，其中该第一侧包覆部另具有第五边缘及第六边缘，该第五边缘邻近该第一边缘，该第六边缘邻近该第二边缘，该第五边缘及该第六边缘之间具有第三宽度，该第三宽度实质上等于该第二宽度。
借由本发明的实施，至少可以达到下列进步功效：
本发明借由该包覆部的该第二宽度不大于该芯片的该第一宽度、两倍该间距及两倍该芯片的该厚度的总合，使得该散热片与该基板之间不具有密闭空间，因此该芯片不会被包覆于密闭空间中，可避免该散热片因空气膨胀而翘曲变形。
附图说明
图1是依据本发明的第一实施例，一种散热封装构造的分解立体图。
图2是依据本发明的第一实施例，基板及芯片的俯视图。
图3是依据本发明的第一实施例，散热片的俯视图。
图4是依据本发明的第一实施例，该散热封装构造的组合立体图。
图5是依据本发明的第一实施例，该散热封装构造的剖视图。
图6是依据本发明的第一实施例，该散热封装构造的剖视图。
图7是依据本发明的第二实施例，一种散热封装构造的分解立体图。
图8是依据本发明的第二实施例，散热片的俯视图。
图9是依据本发明的第二实施例，该散热封装构造的组合立体图。
图10是依据本发明的第二实施例，该散热封装构造的剖视图。
图11是依据本发明的第三实施例，一种散热封装构造的分解立体图。
图12是依据本发明的第三实施例，该散热封装构造的组合立体图。
图13是依据本发明的第三实施例，散热片俯视图。
图14是依据本发明的第三实施例，该散热封装构造的剖视图。
图15是依据本发明的第三实施例，该散热封装构造的剖视图。
图16是依据本发明的第四实施例，一种散热封装构造的分解立体图。
图17是依据本发明的第四实施例，散热片的俯视图。
图18是依据本发明的第四实施例，该散热封装构造的组合立体图。
【主要组件符号说明】
100：散热封装构造 110:基板
111：表面 111a:芯片设置区
111b：导接区 112:载板
113：线路层 114:保护层
120：芯片 121:主动面
122：背面 122a：第一侧边
122b：第二侧边 123：第一侧面
124：第二侧面 125：第三侧面
126：第四侧面 127：导接件
130：散热片 131：包覆部
131a：第一边缘 131b：第二边缘
131c:第三边缘 131d:第四边缘
131e:第一主体部 131f:第一外侧部
131g:第二外侧部 132:第一侧包覆部
132a:第五边缘 132b:第六边缘
132c:第二主体部 132d:第三外侧部
132e:第四外侧部 133:第二侧包覆部
133a:第七边缘 133b:第八边缘
133c:第三主体部 133d:第五外侧部
133e:第六外侧部 134:第一导接部
135:第二导接部 140:底胶
D:厚度 G:间距
W1:第一宽度 W2:第二宽度
W3:第三宽度 W4:第四宽度
X:轴线 Y:轴线
具体实施方式
请参阅图1，其为本发明的第一实施例，一种散热封装构造100包含基板110、芯片120及散热片130，该基板110具有表面111，该表面111具有芯片设置区111a及至少一个导接区111b，该导接区111b位于该芯片设置区111a外侧，在本实施例中，该基板110为软性电路基板(flexible printed circuit film)。
请参阅图1及图2，该芯片120设置于该芯片设置区111a且显露该导接区111b，该芯片120具有主动面121、背面122、第一侧面123、第二侧面124、第三侧面125及第四侧面126，该主动面121朝向该基板110的该表面111，该芯片120以该主动面121与该基板110电性连接，该第一侧面123为该第二侧面124的对向面，该第三侧面125为该第四侧面126的对向面，其中轴线Y通过第一侧面123及该第二侧面124，请参阅图1及图5，较佳地，该散热封装构造100另具有底胶140，该底胶140填充于该芯片120的该主动面121及该基板110的该表面111之间。
请参阅图1及图2，该背面122具有第一侧边122a及第二侧边122b，该第一侧边122a连接该第一侧面123，该第二侧边122b连接该第二侧面124，该背面122为矩形，较佳地，该背面122为长方形，该第一侧边122a及该第二侧边122b为该背面122的长边，其中该第一侧边122a及该第二侧边122b之间具有第一宽度W1，在轴线方向，该第一宽度W1为该第一侧边122a及该第二侧边122b的最短距离，在本实施例中，该轴线方向为y轴轴线方向。
请参阅图1及图3，该散热片130至少具有一体成型的包覆部131、第一侧包覆部132及第一导接部134，较佳地，该散热片130另具有第二侧包覆部133及第二导接部135，该第一侧包覆部132位于该包覆部131及该第一导接部134之间，该第二侧包覆部133位于该包覆部131及该第二导接部135之间，该散热片130可选自于金、铜、铝等导热材料。
请参阅图1及图3，该包覆部131具有第一边缘131a、第二边缘131b、第三边缘131c及第四边缘131d，该第一边缘131a邻近该第一侧面123，该第二边缘131b邻近该第二侧面124，该第三边缘131c邻近该第三侧面125，该第四边缘131d邻近该第四侧面126，其中，该第三边缘131c连接该第一侧包覆部132，该第四边缘131d连接该第二侧包覆部133，该第一边缘131a及该第二边缘131b之间具有第二宽度W2，在与该第一宽度W1相同轴线方向，该第二宽度W2为该第一边缘131a及该第二边缘131b的最短距离，较佳地，该包覆部131为长方形，该第一边缘131a及该第二边缘131b为该包覆部131的长边。
请参阅图4及图5，该包覆部131设置于该芯片120的该背面122，该第一侧包覆部132设置于该第三侧面125，该第二侧包覆部133设置于该第四侧面126，且该第一侧包覆部132及该第二侧包覆部133遮盖该底胶140，该第一导接部134及该第二导接部135设置于该导接区111b，借由该散热片130将该芯片120所产生的热能引导至该基板110及空气中，以提高该芯片120的散热效率。
请参阅图5，在本实施例中，该基板110具有载板112、线路层113及保护层114，该表面111为该载板112的表面，该线路层113设置于该表面111，该保护层114覆盖该线路层113并显露该芯片设置区111a，至少一个导接件127电性连接位于该芯片设置区111a的该线路层113及该芯片120。
请参阅图6，该芯片120的该主动面121与该表面111之间具有间距G，该间距G为该主动面121及该表面111的最短距离，该芯片120的该主动面121及该背面122之间具有厚度D，该厚度D为该主动面121及该背面122的最短距离，其中该第二宽度W2不大于该第一宽度W1、两倍该间距G及两倍该厚度D的总和，在本实施例中，该第二宽度W2实质上等于该第一宽度W1，或者在不同的实施例中，该第二宽度W2大于该第一宽度W1的一半且小于该第一宽度W1。
由于该散热片130与该基板110之间不具有密闭空间，因此设置于该散热片130及该基板110之间的该芯片120不会被包覆于密闭空间中，当该芯片120产生热能时，空气可从该散热片130、该芯片120及该基板110之间的空隙排出，避免空气膨胀造成该散热片130翘曲变形，而导致该散热片130脱离该芯片120或该基板110。
请参阅图7，其为本发明的第二实施例，该第二实施例与该第一实施例的差异在于该包覆部131至少具有第一主体部131e及第一外侧部131f，较佳地，该包覆部131另具有第二外侧部131g，该第一主体部131e位于该第一外侧部131f及该第二外侧部131g之间，该第一主体部131e连接该第一侧包覆部132及该第二侧包覆部133。
请参阅图8，该第一侧包覆部132具有第五边缘132a及第六边缘132b，该第五边缘132a邻近该第一边缘131a，该第六边缘132b邻近该第二边缘131b，该第五边缘132a及该第六边缘132b之间具有第三宽度W3，在与该第二宽度W2相同轴线方向，该第三宽度W3为该第五边缘132a及该第六边缘132b的最短距离，该第二侧包覆部133具有第七边缘133a及第八边缘133b，该第七边缘133a邻近该第一边缘131a，该第八边缘133b邻近该第二边缘131b，该第七边缘133a及该第八边缘133b之间具有第四宽度W4，在与该第二宽度W2相同轴线方向，该第四宽度W4为该第七边缘133a及该第八边缘133b的最短距离，请参阅图7及图8，在本实施例中，该第二宽度W2大于该第一宽度W1，且该第二宽度W2大于该第三宽度W3或该第四宽度W4。
请参阅图9及图10，该包覆部131的该第一主体部131e设置于该芯片120的该背面122，该第一外侧部131f设置于该第一侧面123，该第二外侧部131g设置于该第二侧面124，在本实施例中，借由该第一外侧部131f及该第二外侧部131g增加该散热片130的贴覆面积，以提高该芯片120的散热效率。
请参阅图10，在本实施例中，该第一外侧部131f及该第二外侧部131g不接触该基板110，因此该散热片130与该基板110之间不具有密闭空间，当设置于该散热片130与该基板110之间的该芯片120产生热能时，空气可从该散热片130、该芯片120及该基板110之间的空隙排出，以避免空气膨胀造成该散热片130翘曲变形而脱离该芯片120或基板110。
请参阅图11、图12及图14，其为本发明的第三实施例，该第三实施例与该第二实施例的差异在于该包覆部131的该第一外侧部131f凸出于该第一侧面123，该第二外侧部131g凸出于该第二侧面124，且该第一外侧部131f及该第二外侧部131g不遮盖该第一侧面123及该第二侧面124，在本实施例中，该第二宽度W2大于该第一宽度W1，且该第二宽度W2不大于该第一宽度W1及两倍该厚度D的总和。
请参阅图12至图14，该第一侧包覆部132至少具有一个第二主体部132c及一个第三外侧部132d，较佳地，该第一侧包覆部132另具有第四外侧部132e，该第二主体部132c位于该第三外侧部132d及该第四外侧部132e之间，该第二主体部132c、该第三外侧部132d及该第四外侧部132e分别连接该包覆部131的该第一主体部131e、该第一外侧部131f及该第二外侧部131g，该第二主体部132c设置于该第三侧面125，该第三外侧部132d凸出于该第一侧面123，该第四外侧部132e凸出于该第二侧面124，在本实施例中，该第三宽度W3实质上等于该第二宽度W2。
请参阅图12、图13及图15，该第二侧包覆部133至少具有一个第三主体部133c及一个第五外侧部133d，较佳地，该第二侧包覆部133另具有第六外侧部133e，该第三主体部133c位于该第五外侧部133d及该第六外侧部133e之间，该第三主体部133c、该第五外侧部133d及该第六外侧部133e分别连接该包覆部131的该第一主体部131e、该第一外侧部131f及该第二外侧部131g，该第三主体部133c设置于该第四侧面126，该第五外侧部133d凸出于该第一侧面123，该第六外侧部133e凸出于该第二侧面124，在本实施例中，该第四宽度W4实质上等于该第二宽度W2。
请参阅图16至图18，其为本发明的第四实施例，该第四实施例与该第一实施例的差异在于轴线X通过该第一侧面123及该第二侧面124，该背面122的该第一侧边122a及该第二侧边122b之间具有该第一宽度W1，该包覆部131的该第一边缘131a及该第二边缘131b之间具有该第二宽度W2，在相同x轴轴线方向，该第一宽度W1为该第一侧边122a及该第二侧边122b的最短距离，该第二宽度W2为该第一边缘131a及该第二边缘131b的最短距离，该第二宽度W2不大于该第一宽度W1、两倍该间距G及两倍该厚度D的总和，在本实施例中，该第二宽度W2实质上等于该第一宽度W1，或者在不同的实施例中，该第二宽度W2可大于该第一宽度W1的一半且小于该第一宽度W1。
在本实施例中，该第一侧边122a及该第二侧边122b为该背面122的短边，该第一边缘131a及该第二边缘131b为该包覆部131的短边，由于该第一侧包覆部132及该第二侧包覆部133设置于面积较大的该第三侧面125及该第四侧面126，且该第一导接部134及该第二导接部135设置于面积较大的该导接区111b，因此可增加该散热片130的贴覆面积，以提高该芯片120的散热效率。
本发明的保护范围当视权利要求书所界定为准，任何熟知此项技艺者，在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。

Claims (14)

1.一种散热封装构造，其特征在于，其包含：
基板，具有表面，该表面具有芯片设置区及至少一个导接区，该导接区位于该芯片设置区外侧；
芯片，设置于该芯片设置区并显露该导接区，该芯片具有主动面、背面、第一侧面、第二侧面、第三侧面及第四侧面，该主动面朝向该基板的该表面，该芯片与该基板电性连接，该第一侧面为该第二侧面的对向面，该第三侧面为该第四侧面的对向面，该主动面及该表面之间具有间距，该主动面及该背面之间具有厚度，该背面具有第一侧边及第二侧边，该第一侧边连接该第一侧面，该第二侧边连接该第二侧面，该第一侧边及该第二侧边之间具有第一宽度；以及
散热片，至少具有一体成型的包覆部、第一侧包覆部及第一导接部，该第一侧包覆部位于该包覆部及该第一导接部之间，该包覆部设置于该芯片的该背面，该第一侧包覆部设置于该第三侧面，该第一导接部设置于该导接区，该包覆部具有第一边缘、第二边缘、第三边缘及第四边缘，该第一边缘邻近该第一侧面，该第二边缘邻近该第二侧面，该第三边缘邻近该第三侧面，该第四边缘邻近该第四侧面，该第三边缘连接该第一侧包覆部，该第一边缘及该第二边缘之间具有第二宽度，在相同轴线方向，该第二宽度不大于该第一宽度、两倍该间距及两倍该厚度的总合。
2.根据权利要求1所述的散热封装构造，其特征在于，其另包含底胶，该底胶填充于该主动面及该表面之间，该第一侧包覆部遮盖该底胶。
3.根据权利要求1所述的散热封装构造，其特征在于，其中该第二宽度实质上等于该第一宽度。
4.根据权利要求1所述的散热封装构造，其特征在于，其中该第二宽度大于该第一宽度的一半且小于该第一宽度。
5.根据权利要求1所述的散热封装构造，其特征在于，其中该散热片另具有第二侧包覆部及第二导接部，该第二侧包覆部位于该包覆部及该第二导接部之间，该第四边缘连接该第二侧包覆部，该第二侧包覆部设置于该第四侧面，该第二导接部设置于该导接区。
6.根据权利要求1所述的散热封装构造，其特征在于，其中该包覆部至少具有第一主体部及第一外侧部，该第一主体部设置于该芯片的该背面，该第一外侧部设置于该第一侧面，该第二宽度大于该第一宽度。
7.根据权利要求6所述的散热封装构造，其特征在于，其中该第一外侧部不接触该基板。
8.根据权利要求6所述的散热封装构造，其特征在于，其中该包覆部另具有第二外侧部，该第一主体部位于该第一外侧部及该第二外侧部之间，该第二外侧部设置于该第二侧面。
9.根据权利要求6所述的散热封装构造，其特征在于，其中该第一侧包覆部具有第五边缘及第六边缘，该第五边缘邻近该第一边缘，该第六边缘邻近该第二边缘，该第五边缘及该第六边缘之间具有第三宽度，该第二宽度大于该第三宽度。
10.根据权利要求1所述的散热封装构造，其特征在于，其中该包覆部至少具有第一主体部及第一外侧部，该第一主体部设置于该芯片的该背面，该第一外侧部凸出于该第一侧面，该第二宽度不大于该第一宽度及两倍该厚度的总和。
11.根据权利要求10所述的散热封装构造，其特征在于，其中该包覆部另具有第二外侧部，该第一主体部位于该第一外侧部及该第二外侧部之间，该第二外侧部凸出于该第二侧面。
12.根据权利要求10所述的散热封装构造，其特征在于，其中该第一侧包覆部至少具有第二主体部及第三外侧部，该第二主体部设置于该第三侧面，该第三外侧部凸出于该第一侧面。
13.根据权利要求12所述的散热封装构造，其特征在于，其中该第一侧包覆部另具有第四外侧部，该第二主体部位于该第三外侧部及该第四外侧部之间，该第四外侧部凸出于该第二侧面。
14.根据权利要求13所述的散热封装构造，其特征在于，其中该第一侧包覆部另具有第五边缘及第六边缘，该第五边缘邻近该第一边缘，该第六边缘邻近该第二边缘，该第五边缘及该第六边缘之间具有第三宽度，该第三宽度实质上等于该第二宽度。
CN201610339455.5A 2015-12-17 2016-05-20 散热封装构造 Pending CN106898587A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104142580 2015-12-17
TW104142580A TWI609465B (zh) 2015-12-17 2015-12-17 散熱封裝構造

Publications (1)

Publication Number Publication Date
CN106898587A true CN106898587A (zh) 2017-06-27

Family

ID=58117751

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620467090.XU Active CN205789928U (zh) 2015-12-17 2016-05-20 散热封装构造
CN201610339455.5A Pending CN106898587A (zh) 2015-12-17 2016-05-20 散热封装构造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620467090.XU Active CN205789928U (zh) 2015-12-17 2016-05-20 散热封装构造

Country Status (5)

Country Link
US (1) US9653376B1 (zh)
JP (1) JP2017112348A (zh)
KR (1) KR20170072771A (zh)
CN (2) CN205789928U (zh)
TW (1) TWI609465B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020042335A1 (zh) * 2018-08-29 2020-03-05 惠科股份有限公司 一种显示面板和显示装置
CN114613266A (zh) * 2022-03-07 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
US11075186B2 (en) * 2017-02-09 2021-07-27 Advanced Semiconductor Engineering, Inc. Semiconductor package
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板
CN113035807B (zh) * 2021-03-08 2022-05-27 广东神思半导体有限公司 一种带有稳定散热结构的三极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163494A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
CN101515550A (zh) * 2008-02-22 2009-08-26 矽品精密工业股份有限公司 半导体封装件的散热模块化结构及其制造方法
CN205789928U (zh) * 2015-12-17 2016-12-07 颀邦科技股份有限公司 散热封装构造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559849U (ja) * 1992-01-17 1993-08-06 日本電気株式会社 半導体素子の実装構造
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH09139450A (ja) * 1995-11-13 1997-05-27 Sony Corp ヒートシンクの固定方法
JP2001044341A (ja) * 1999-07-26 2001-02-16 Tdk Corp 高周波モジュール
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
TWM482842U (zh) * 2013-07-15 2014-07-21 Great Team Backend Foundry Inc 四方形扁平無引腳封裝（ｑｆｎ）之內封外露散熱裝置結構改良
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
TWM518405U (zh) 2015-12-17 2016-03-01 頎邦科技股份有限公司 散熱封裝構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163494A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
CN101515550A (zh) * 2008-02-22 2009-08-26 矽品精密工业股份有限公司 半导体封装件的散热模块化结构及其制造方法
CN205789928U (zh) * 2015-12-17 2016-12-07 颀邦科技股份有限公司 散热封装构造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020042335A1 (zh) * 2018-08-29 2020-03-05 惠科股份有限公司 一种显示面板和显示装置
US11432441B2 (en) 2018-08-29 2022-08-30 HKC Corporation Limited Display panel and display apparatus
CN114613266A (zh) * 2022-03-07 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114721188A (zh) * 2022-03-29 2022-07-08 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Also Published As

Publication number Publication date
TW201724392A (zh) 2017-07-01
CN205789928U (zh) 2016-12-07
KR20170072771A (ko) 2017-06-27
JP2017112348A (ja) 2017-06-22
TWI609465B (zh) 2017-12-21
US9653376B1 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
CN106898587A (zh) 散热封装构造
CN106816419B (zh) 薄膜上芯片封装
CN101578695B (zh) 半导体元件的安装结构体及半导体元件的安装方法
CN102271483B (zh) 散热组合结构
EP1842408A2 (en) Low thermal resistance power module assembly
CN109786336A (zh) 封装结构及电子装置
US7265982B2 (en) Semiconductor device
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
CN104617058A (zh) 用于功率变换器的封装结构及其制造方法
CN106298553A (zh) 封装模组及其制作方法
CN205680672U (zh) 微间距封装结构
CN106328601A (zh) 芯片封装结构
US20190305152A1 (en) Solar cell module and method of manufacturing a solar cell module
CN109935556A (zh) 发光二极管封装结构、散热基板及散热基板的制造方法
TWM518405U (zh) 散熱封裝構造
CN104810327A (zh) 芯片封装体结构及其形成方法
CN105405771B (zh) 安装芯片于印刷电路板上的方法
CN108172570A (zh) 一种光学器件、制备方法及设备
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3205910U (ja) ファインピッチパッケージ
US10211118B2 (en) Semiconductor module
CN217847928U (zh) 一种薄膜芯片封装结构
CN220253232U (zh) 覆晶薄膜封装结构
CN218677131U (zh) 一种显示驱动芯片散热结构
KR100975401B1 (ko) 세라믹 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170627

WD01 Invention patent application deemed withdrawn after publication