CN108172570A - 一种光学器件、制备方法及设备 - Google Patents

一种光学器件、制备方法及设备 Download PDF

Info

Publication number
CN108172570A
CN108172570A CN201711425276.4A CN201711425276A CN108172570A CN 108172570 A CN108172570 A CN 108172570A CN 201711425276 A CN201711425276 A CN 201711425276A CN 108172570 A CN108172570 A CN 108172570A
Authority
CN
China
Prior art keywords
substrate
chip
optical device
towards
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711425276.4A
Other languages
English (en)
Other versions
CN108172570B (zh
Inventor
杨望来
唐林平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201711425276.4A priority Critical patent/CN108172570B/zh
Publication of CN108172570A publication Critical patent/CN108172570A/zh
Application granted granted Critical
Publication of CN108172570B publication Critical patent/CN108172570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种光学器件、制备方法及设备,涉及终端技术领域,可以解决光学器件的可靠性较差,且容易变形的问题。本申请实施例中的光学器件具体包括:第一基板、第二基板和第三基板;第二基板位于第一基板和第三基板之间;其中,第一基板朝向第二基板的一面上设置有至少一个芯片,该至少一个芯片包括感应芯片和/或发光芯片中的至少一种,该至少一个芯片中的每个芯片上均覆盖有透明胶体;第二基板与每个芯片相对的位置设置有开孔,且第三基板与每个芯片相对的位置设置有开孔。

Description

一种光学器件、制备方法及设备
技术领域
本申请涉及终端技术领域,尤其涉及一种光学器件、制备方法及设备。
背景技术
随着移动终端和可穿戴设备的不断发展,对各种光学器件的需求越来越多。由于移动终端和可穿戴设备本身结构尺寸的限制,一般只能选用较小尺寸的或细长的光学器件。
如图1所示,目前采用的光学器件包括黑色胶体10、透明胶体11和基板12。其中,基板上设置有至少一个芯片13(如感应芯片和发光芯片)。上述光学器件由黑色胶体10、透明胶体11和基板12堆叠而成。
但是,由于上述光学器件采用的黑色胶体10和透明胶体11的热膨胀系数有差异,因此很容易导致这两种胶体内部开裂,光学器件的可靠性较差;并且,由于透明胶体11收缩较大,而基板12比较薄,因此封装后的光学器件很容易变形。
发明内容
本申请实施例提供一种光学器件、制备方法及设备,可以解决光学器件的可靠性较差,且容易变形的问题。
为了达到上述目的,本申请采用如下技术方案:
本申请的第一方面,提供一种光学器件,该光学器件包括:第一基板、第二基板和第三基板。其中,第二基板位于第一基板和第三基板之间;第一基板朝向第二基板的一面上设置有至少一个芯片,该至少一个芯片包括感应芯片和/或发光芯片中的至少一种,该至少一个芯片中的每个芯片上均覆盖有透明胶体;第二基板与每个芯片相对的位置设置有开孔,且第三基板与每个芯片相对的位置设置有开孔。
本申请的第二方面,提供一种终端设备,该终端设备包括如第一方面所述的光学器件。
本申请的第三方面,提供一种光学器件的制备方法,该光学器件的制备方法包括:在第一基板的一个面上分别贴上至少一个芯片,所述至少一个芯片包括感应芯片和/或发光芯片中的至少一种;将至少一个芯片中的每个芯片分别与第一基板上的电路连接,并在每个芯片上均覆盖透明胶体;通过第二基板与每个芯片相对的位置的开孔,以及第三基板与每个芯片相对的位置的开孔,将第二基板贴合在第一基板和第三基板之间。
本申请中,由于光学器件采用第一基板、第二基板和第三基板,通过第二基板与每个芯片相对的位置的开孔,以及第三基板与每个芯片相对的位置的开孔堆叠而成,该光学器件不易发生内部开裂,因此提高了光学器件的可靠性。并且,由于采用三个基板堆叠的光学器件为一个整体,因此封装后的光学器件不易变形,提高了光学器件的强度和刚度。
附图说明
图1为现有技术中的一种光学器件的结构示意图;
图2为本申请实施例提供的一种光学器件的示意图;
图3为本申请实施例提供的一种电磁屏蔽层的示意图;
图4为本申请实施例提供的另一种电磁屏蔽层的示意图;
图5为本申请实施例提供的另一种光学器件的示意图;
图6为本申请实施例提供的另一种光学器件的示意图;
图7为本申请实施例提供的一种焊料设置方式的示意图;
图8为本申请实施例提供的另一种焊料设置方式的示意图;
图9为本申请实施例提供的一种光学器件的制备方法流程图;
图10为本申请实施例提供的一种制备方法的过程实例示意图;
图11为本申请实施例提供的另一制备方法的过程实例示意图;
图12为本申请实施例提供的另一种光学器件的制备方法流程图;
图13为本申请实施例提供的另一种光学器件的制备方法流程图;
图14为本申请实施例提供的再一制备方法的过程实例示意图;
图15为本申请实施例提供的一种终端设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象,而不是用于描述对象的特定顺序。例如,第一基板和第二基板等是用于区别不同的基板,而不是用于描述基板的特定顺序。在本申请实施例的描述中,除非另有说明,“多个”的含义是指两个或两个以上。
本申请实施例中的术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。
在本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
在本申请的第一种实施例中,图2示出了本申请实施例提供的一种光学器件的结构示意图。如图2所示,该光学器件包括第一基板20、第二基板21和第三基板22。
其中,第二基板21位于第一基板20和第三基板22之间。
其中,第一基板20朝向第二基板21的一面上设置有至少一个芯片23,该至少一个芯片23包括感应芯片和/或发光芯片中的至少一种,该至少一个芯片23中的每个芯片上均覆盖有透明胶体24。第二基板21与每个芯片相对的位置设置有开孔25,且第三基板22与每个芯片相对的位置设置有开孔25。
示例性的,第一基板20朝向第二基板21的一面上设置有两个芯片,该两个芯片均为感应芯片;或者,该两个芯片均为发光芯片;或者,该两个芯片中的一个芯片为为感应芯片,另一个芯片为发光芯片。
示例性的,本申请实施例中可以采用芯片粘结膜(Die Attach Film,DAF)材料或者芯片黏着胶将感应芯片和/或发光芯片贴在第一基板20上。
示例性的,本申请实施例中的开孔25可以用于放置以及固定感应芯片和/或发光芯片。透明胶体24用于封装感应芯片和/或发光芯片。
相较于现有技术,本申请实施例中的光学器件采用三个基板堆叠而成,该结构不易发生内部开裂。并且,由于采用三个基板堆叠的光学器件为一个整体,因此封装后的光学器件不易变形。
本申请实施例提供一种光学器件,由于该光学器件采用第一基板20、第二基板21和第三基板22通过开孔25堆叠而成,因此该结构不易发生内部开裂,提高了光学器件的可靠性。并且,由于采用三个基板堆叠的光学器件为一个整体,因此封装后的光学器件不易变形,提高了光学器件的强度和刚度。
可选的,本申请实施例中,第一基板20上设置有第一定位开孔,第二基板21上设置有第二定位开孔,第三基板22上设置有第三定位开孔;其中,第一定位开孔、第二定位开孔与第三定位开孔均相通。
示例性的,本申请实施例中的第一定位开孔包括至少一个定位开孔;第二定位开孔包括至少一个定位开孔;第三定位开孔包括至少一个定位开孔。
示例性的,在将第一基板20、第二基板21和第三基板22堆叠时,可以采用第一定位开孔、第二定位开孔与第三定位开孔定位第一基板20、第二基板21和第三基板22,使得第一基板20、第二基板21和第三基板22能够对齐。
可选的,本申请实施例中,第二基板21为金属板;或者第二基板21为树脂类基板时,本申请实施例中的光学器件还可以包括电磁屏蔽层26,该电磁屏蔽层26覆盖在第二基板21上。
示例性的,当第二基板21为树脂类基板时,如图3中的(1)所示,第二基板21未设置电磁屏蔽层。如图3中的(2)所示,示出了本申请实施例提供的一种电磁屏蔽层的示意图。当第二基板21为树脂类基板时,可以通过将金属材料经电镀的方法给第二基板21设置电磁屏蔽层26,以实现电磁屏蔽功能。
可选的,本申请实施例中,第三基板22为金属板;或者第三基板22为树脂类基板时,本申请实施例中的光学器件还可以包括电磁屏蔽层26,该电磁屏蔽层26覆盖在第三基板22上。
示例性的,当第三基板22为树脂类基板时,如图4中的(1)所示,第三基板22未设置电磁屏蔽层。如图4中的(2)所示,示出了本申请实施例提供的一种电磁屏蔽层的示意图。当第三基板22为树脂类基板时,可以通过将金属材料经电镀的方法给第三基板22设置电磁屏蔽层26,以实现电磁屏蔽功能。
示例性的,如图5所示,示出了本申请实施例提供的一种光学器件的结构示意图。图5中的光学器件的第二基板21为金属板,第三基板22为树脂类基板。当第二基板21为金属板,第三基板22为树脂类基板时,不需要为第二基板21设置电磁屏蔽层26,只需为第三基板22设置电磁屏蔽层26。
示例性的,如图6所示,示出了本申请实施例提供的一种光学器件的结构示意图。图6中的光学器件的第二基板21为金属板,第三基板22为金属板。当第二基板21为金属板,第三基板22为金属板时,不需要为第二基板21和第三基板22设置电磁屏蔽层26。
可选的,本申请实施例中,上述电磁屏蔽层26可以通过将金属材料经电镀、溅镀或者喷涂至第二基板21和/或第三基板22形成。
示例性的,在采用的是溅镀或者喷涂的方法时,可以仅在第二基板21和/或第三基板22需要电磁屏蔽层26的表面上溅镀或者喷涂金属材料。
可选的,本申请实施例中,第一基板20朝向第二基板21的一面与第二基板21接触的部分设置有导电胶水或者焊料。第二基板21朝向第三基板22的一面与第三基板22接触的部分设置有导电胶水或者焊料;或者,第三基板22朝向第二基板21的一面与第二基板21接触的部分设置有导电胶水或者焊料。
示例性的,如图7所示,示出了本申请实施例提供的一种焊料设置方式的示意图。第一基板20朝向第二基板21的一面与第二基板21接触的部分设置有焊料27(或者导电胶水)。
示例性的,如图8所示,示出了本申请实施例提供的另一种焊料设置方式的示意图。第二基板21朝向第三基板22的一面与第三基板22接触的部分设置有焊料27(或者导电胶水)。
可选的,本申请实施例中,第二基板21朝向第三基板22的一面和第二基板21朝向第三基板22的一面上分别设置有焊料,第二基板21朝向第三基板22的一面和第二基板21朝向第三基板22的一面的焊料上设置有喷锡,且该喷锡上刷有助焊剂,然后第一基板20、第二基板21和第三基板23堆叠后,以回焊炉的方式焊接。
在本申请的第二种实施例中,图9示出了本申请实施例提供的一种光学器件的制备方法,该方法可以应用于制备图2所示的光学器件。如图9所示,该光学器件的制备方法包括S901-S903:
S901、在第一基板的一个面上分别贴上至少一个芯片。
其中,至少一个芯片包括感应芯片和/或发光芯片中的至少一种。
示例性的,第一基板朝向第二基板的一面上设置有两个芯片,该两个芯片均为感应芯片;或者,该两个芯片均为发光芯片;或者,该两个芯片中的一个芯片为为感应芯片,另一个芯片为发光芯片。
示例性的,本申请实施例中可以采用DAF材料或者芯片黏着胶将感应芯片和/或发光芯片贴在第一基板上。
S902、将至少一个芯片中的每个芯片分别与第一基板上的电路连接,并在每个芯片上均覆盖透明胶体。
示例性的,如图10所示,可以采用打线28的方式将至少一个芯片中的每个芯片23(如感应芯片和发光芯片)分别与第一基板20上的电路29连接。
示例性的,如图11所示,可以在将至少一个芯片中的每个芯片23(如感应芯片和发光芯片)分别与第一基板20上的电路29连接后,采用在感应芯片23和发光芯片23上覆盖透明胶体24的方式将打线28和感应芯片23封装在一起,以及打线28和发光芯片23封装在一起。
需要说明的是,本申请实施例中也可以将感应芯片、发光芯片、以及打线封装在一起,然后使用切割的方式将封装后的感应芯片和发光芯片分开。
S903、通过第二基板与每个芯片相对的位置的开孔,以及第三基板与每个芯片相对的位置的开孔,将第二基板贴合在第一基板和第三基板之间。
本申请实施例提供一种光学器件的制备方法,由于制备的光学器件采用第一基板、第二基板和第三基板通过开孔堆叠而成,因此该结构不易发生内部开裂,提高了光学器件的可靠性。并且,由于采用三个基板堆叠的光学器件为一个整体,因此封装后的光学器件不易变形,提高了光学器件的强度和刚度。
可选的,本申请实施例中,第三基板可以为金属板。
可选的,本申请实施例中,第三基板也可以为树脂类基板。
可选的,本申请实施例中,当第三基板为树脂类基板时,需要在第三基板上设置电磁屏蔽层。具体的,结合图9,如图12所示,在上述S903之前,本申请实施例提供的光学器件的制备方法还包括S1201:
S1201、对第三基板进行电磁屏蔽处理。
需要说明的是,本申请实施例中的电磁屏蔽处理的方法可以参考上述实施例中的具体描述,此处不再赘述。
可选的,本申请实施例中,第二基板可以为金属板。
可选的,本申请实施例中,第二基板也可以为树脂类基板。
可选的,本申请实施例中,当第二基板为树脂类基板时,需要在第二基板上设置电磁屏蔽层。具体的,结合图9,如图13所示,在上述S903之前,本申请实施例提供的光学器件的制备方法还包括S1301:
S1301、对第二基板进行电磁屏蔽处理。
需要说明的是,本申请实施例中的电磁屏蔽处理的方法可以参考上述实施例中的具体描述,此处不再赘述。
可选的,本申请实施例中,在图9中的S903之前,本申请实施例提供的光学器件的制备方法还包括S1401和S1402:
S1401、在第一基板朝向第二基板的一面与第二基板接触的部分涂布导电胶水或者焊料。
S1402、在第二基板朝向第三基板的一面与第三基板接触的部分涂布导电胶水或者焊料。
可选的,本申请实施例中,上述S1402可以替换为S1403:
S1403、在第三基板朝向第二基板的一面与第二基板接触的部分涂布导电胶水或者焊料。
可选的,本申请实施例中,在第二基板朝向第一基板的一面与第一基板接触的部分,以及第二基板朝向第三基板的一面与第三基板接触的部分分别涂有焊料的情况下,图9中的S903具体可以通过S903a和S903b实现:
S903a、在第二基板朝向第一基板的一面与第一基板接触的部分的焊料上,以及第二基板朝向第三基板的一面与第三基板接触的部分的焊料上分别喷锡,然后刷助焊剂后过回焊炉。
S903b、在喷锡后的焊料上刷助焊剂,且将第一基板、第二基板和第三基板堆叠后,以回焊炉的方式焊接。
示例性的,本申请实施例中,可以第一基板上设置第一定位开孔,第二基板上设置第二定位开孔,第三基板上设置第三定位通,第一定位开孔、第二定位开孔与第三定位开孔均相通。在将第一基板、第二基板和第三基板堆叠时,可以采用第一定位开孔、第二定位开孔与第三定位开孔定位第一基板、第二基板和第三基板,使得第一基板、第二基板和第三基板能够对齐。
可以理解的是,本申请实施例中,可以采用第一定位开孔、第二定位开孔与第三定位开孔定位多个整版,然后将多个整版进行堆叠封装,再切割为多个单个的光学器件,可以提高生产的效率。
例如,如图14中的(1)所示,第一整版31中包含有多个第一基板20,该第一整版31上设置有多个第一定位开孔310;如图14中的(2)所示,第二整版32中包含有与第一基板20个数相同的第二基板21,该第二整版32上设置有多个第二定位开孔320;如图14中的(3)所示,第三整版33中包含有与第二基板21个数相同的第三基板22,该第三整版33上设置有多个第三定位开孔330。
在本申请的第三种实施例中,图15示出了本申请实施例提供的一种终端设备。如图15所示,该终端设备1500包括如图2所示的光学器件。
示例性的,本申请实施例中的终端设备可以为手机、移动终端、可穿戴设备、增强现实(Augmented Reality,AR)/虚拟现实(Virtual Reality,VR)设备、平板电脑、笔记本电脑、超级移动个人计算机(Ultra-mobile Personal Computer,UMPC)、上网本、个人数字助理(Personal Digital Assistant,PDA)等等,本申请实施例对此不作任何限制。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。

Claims (13)

1.一种光学器件,其特征在于,所述光学器件包括:
第一基板、第二基板和第三基板;所述第二基板位于所述第一基板和所述第三基板之间;
其中,所述第一基板朝向所述第二基板的一面上设置有至少一个芯片,所述至少一个芯片包括感应芯片和发光芯片中的至少一种,所述至少一个芯片中的每个芯片上均覆盖有透明胶体;
所述第二基板与所述每个芯片相对的位置设置有开孔,且所述第三基板与所述每个芯片相对的位置设置有开孔。
2.根据权利要求1所述的光学器件,其特征在于,
所述第一基板上设置有第一定位开孔,所述第二基板上设置有第二定位开孔,所述第三基板上设置有第三定位开孔,所述第一定位开孔、所述第二定位开孔与所述第三定位开孔均相通。
3.根据权利要求1所述的光学器件,其特征在于,所述第三基板为金属板;或者所述第三基板为树脂类基板时,所述光学器件还包括电磁屏蔽层,所述电磁屏蔽层覆盖在所述第三基板上。
4.根据权利要求1所述的光学器件,其特征在于,所述第二基板为金属板;或者所述第二基板为树脂类基板时,所述光学器件还包括电磁屏蔽层,所述电磁屏蔽层覆盖在所述第二基板上。
5.根据权利要求3或4所述的光学器件,其特征在于,所述电磁屏蔽层通过将金属材料经电镀、溅镀或者喷涂至所述第二基板和/或所述第三基板形成。
6.根据权利要求1所述的光学器件,其特征在于,所述第一基板朝向所述第二基板的一面与所述第二基板接触的部分设置有导电胶水或者焊料;
所述第二基板朝向所述第三基板的一面与所述第三基板接触的部分设置有导电胶水或者焊料;或者所述第三基板朝向所述第二基板的一面与所述第二基板接触的部分设置有导电胶水或者焊料。
7.一种终端设备,其特征在于,所述终端设备包括如权利要求1-6任一项所述的光学器件。
8.一种光学器件的制备方法,其特征在于,包括:
在第一基板的一个面上分别贴上至少一个芯片,所述至少一个芯片包括感应芯片和/或发光芯片中的至少一种;
将所述至少一个芯片中的每个芯片分别与所述第一基板上的电路连接,并在所述每个芯片上均覆盖透明胶体;
通过第二基板与所述每个芯片相对的位置的开孔,以及第三基板与所述每个芯片相对的位置的开孔,将所述第二基板贴合在所述第一基板和所述第三基板之间。
9.根据权利要求8所述的制备方法,其特征在于,所述第三基板为金属板,所述第二基板为金属板。
10.根据权利要求8所述的制备方法,其特征在于,所述第三基板为树脂类基板;
所述将所述第二基板贴合在所述第一基板和所述第三基板之间之前,所述方法还包括:
对所述第三基板进行电磁屏蔽处理。
11.根据权利要求8所述的制备方法,其特征在于,所述第二基板为树脂类基板;
所述将所述第二基板贴合在所述第一基板和所述第三基板之间之前,所述方法还包括:
对所述第二基板进行电磁屏蔽处理。
12.根据权利要求8所述的制备方法,其特征在于,所述将所述第二基板贴合在所述第一基板和所述第三基板之间之前,所述方法还包括:
在所述第一基板朝向所述第二基板的一面与所述第二基板接触的部分涂布导电胶水或者焊料;
在所述第二基板朝向所述第三基板的一面与所述第三基板接触的部分涂布导电胶水或者焊料;或者,在所述第三基板朝向所述第二基板的一面与所述第二基板接触的部分涂布导电胶水或者焊料。
13.根据权利要求8所述的制备方法,其特征在于,在所述第二基板朝向所述第一基板的一面与所述第一基板接触的部分,以及所述第二基板朝向所述第三基板的一面与所述第三基板接触的部分分别涂有焊料的情况下,所述将所述第二基板贴合在所述第一基板和所述第三基板之间,包括:
在所述第二基板朝向所述第一基板的一面与所述第一基板接触的部分的焊料上,以及所述第二基板朝向所述第三基板的一面与所述第三基板接触的部分的焊料上分别喷锡;
在喷锡后的焊料上刷助焊剂;
将所述第一基板、第二基板和所述第三基板堆叠后,以回焊炉的方式焊接。
CN201711425276.4A 2017-12-25 2017-12-25 一种光学器件、制备方法及设备 Active CN108172570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711425276.4A CN108172570B (zh) 2017-12-25 2017-12-25 一种光学器件、制备方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711425276.4A CN108172570B (zh) 2017-12-25 2017-12-25 一种光学器件、制备方法及设备

Publications (2)

Publication Number Publication Date
CN108172570A true CN108172570A (zh) 2018-06-15
CN108172570B CN108172570B (zh) 2020-07-03

Family

ID=62520712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711425276.4A Active CN108172570B (zh) 2017-12-25 2017-12-25 一种光学器件、制备方法及设备

Country Status (1)

Country Link
CN (1) CN108172570B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311548A (zh) * 2020-02-27 2021-08-27 华为终端有限公司 光学模组及电子设备
CN113920885A (zh) * 2021-09-07 2022-01-11 深圳市科伦特电子有限公司 Micro LED显示屏及其制造方法、Micro LED显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087368A (ko) * 2011-01-28 2012-08-07 주식회사 오디텍 근접센서의 제조방법
CN103021972A (zh) * 2011-09-22 2013-04-03 国碁电子(中山)有限公司 芯片封装结构及方法
KR101336781B1 (ko) * 2012-11-09 2013-12-04 (주)신오전자 광학 근조도 센서 및 그 제조방법
CN103700656A (zh) * 2012-09-27 2014-04-02 国碁电子(中山)有限公司 厚膜混合电路结构及制造方法
CN103839840A (zh) * 2012-11-22 2014-06-04 光宝新加坡有限公司 感应器单元的制造方法
CN106057964A (zh) * 2015-04-16 2016-10-26 英特希尔美国公司 具有串音屏障的晶圆级光电子器件封装及其制造方法
CN107958903A (zh) * 2017-11-24 2018-04-24 维沃移动通信有限公司 一种封装结构的加工方法及封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087368A (ko) * 2011-01-28 2012-08-07 주식회사 오디텍 근접센서의 제조방법
CN103021972A (zh) * 2011-09-22 2013-04-03 国碁电子(中山)有限公司 芯片封装结构及方法
CN103700656A (zh) * 2012-09-27 2014-04-02 国碁电子(中山)有限公司 厚膜混合电路结构及制造方法
KR101336781B1 (ko) * 2012-11-09 2013-12-04 (주)신오전자 광학 근조도 센서 및 그 제조방법
CN103839840A (zh) * 2012-11-22 2014-06-04 光宝新加坡有限公司 感应器单元的制造方法
CN106057964A (zh) * 2015-04-16 2016-10-26 英特希尔美国公司 具有串音屏障的晶圆级光电子器件封装及其制造方法
CN107958903A (zh) * 2017-11-24 2018-04-24 维沃移动通信有限公司 一种封装结构的加工方法及封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311548A (zh) * 2020-02-27 2021-08-27 华为终端有限公司 光学模组及电子设备
CN113920885A (zh) * 2021-09-07 2022-01-11 深圳市科伦特电子有限公司 Micro LED显示屏及其制造方法、Micro LED显示设备

Also Published As

Publication number Publication date
CN108172570B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
CN101414603B (zh) 层叠半导体封装及其制造方法
US10061965B2 (en) Fingerprint sensing unit and fingerprint sensing module
CN107305883A (zh) 电子封装件及其制法
CN106711118B (zh) 电子封装件及其制法
CN105990270A (zh) 电子封装件及其制法
CN107887344A (zh) 电子封装结构及其制法
CN105990318A (zh) 半导体装置封装和其制造方法
CN102254898A (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
EP3392907B1 (en) Semiconductor device
CN106797098A (zh) 插口接触部技术和构造
CN108172570A (zh) 一种光学器件、制备方法及设备
CN103165484A (zh) 堆迭式封装及其制造方法
CN106298741A (zh) 一种射频多芯片电路电磁屏蔽结构
CN104124212B (zh) 半导体封装件及其制法
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN102368494A (zh) 一种抗电磁干扰的芯片封装结构
CN105789065A (zh) 一种芯片封装结构、终端设备及方法
CN110391143A (zh) 半导体封装结构及其封装方法
CN103811444A (zh) 电子装置、系统级封装模块及系统级封装模块的制造方法
CN104810327A (zh) 芯片封装体结构及其形成方法
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN105575917A (zh) 封装结构及其制法
CN211088262U (zh) 一种电磁屏蔽结构
CN208781268U (zh) 一种单界面条带单元、单界面条带、模块和智能卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant