TW201724392A - 散熱封裝構造 - Google Patents

散熱封裝構造 Download PDF

Info

Publication number
TW201724392A
TW201724392A TW104142580A TW104142580A TW201724392A TW 201724392 A TW201724392 A TW 201724392A TW 104142580 A TW104142580 A TW 104142580A TW 104142580 A TW104142580 A TW 104142580A TW 201724392 A TW201724392 A TW 201724392A
Authority
TW
Taiwan
Prior art keywords
edge
width
package structure
wafer
disposed
Prior art date
Application number
TW104142580A
Other languages
English (en)
Other versions
TWI609465B (zh
Inventor
謝慶堂
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW104142580A priority Critical patent/TWI609465B/zh
Priority to KR1020160062071A priority patent/KR20170072771A/ko
Priority to CN201620467090.XU priority patent/CN205789928U/zh
Priority to JP2016101324A priority patent/JP2017112348A/ja
Priority to CN201610339455.5A priority patent/CN106898587A/zh
Priority to US15/162,758 priority patent/US9653376B1/en
Publication of TW201724392A publication Critical patent/TW201724392A/zh
Application granted granted Critical
Publication of TWI609465B publication Critical patent/TWI609465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

一種散熱封裝構造包含一基板、一晶片及一散熱片，該晶片設置於該基板，該散熱片具有一包覆部、一第一側包覆部及一第一導接部，該包覆部設置於該晶片之一背面，該第一側包覆部設置於該晶片之一第一側面，該第一導接部設置於該基板，該背面具有一第一寬度，該包覆部具有一第二寬度，該晶片及該基板之間具有一間距，且該晶片具有一厚度，其中該第二寬度不大於該第一寬度、兩倍該間距及兩倍該厚度的總和，以使該散熱片與該基板之間無法形成一密閉空間，設置在該散熱片與該基板之間的該晶片不被包覆於密閉空間中，以避免因空氣膨脹造成該散熱片變形而脫離該晶片或該基板。

Description

散熱封裝構造
本發明關於一種散熱封裝構造，特別是一種可避免因空氣膨脹而變形的散熱封裝構造。
習知封裝構造包含一基板及設置於該基板的一晶片，將一散熱片密封包覆該晶片，使該晶片被包覆於該散熱片與該基板之間的密閉空間之中，以達到散熱目的，然而於包覆過程中，會將空氣包覆於該密閉空間，因此該晶片所產生的熱能會使得密閉空間中的空氣體積膨脹，而導致該散熱片翹曲變形，使得該散熱片脫離該晶片或該基板，而造成該封裝構造損壞或降低該晶片的散熱效率。
本發明之主要目的在於避免晶片所產生的熱能造成空氣膨脹，而使得散熱片翹曲變形而脫離晶片，以提高晶片散熱效率。
本發明之一種散熱封裝構造，其包含一基板、一晶片及一散熱片，該基板具有一表面，該表面具有一晶片設置區及至少一導接區，該導接區位於該晶片設置區外側，該晶片設置於該晶片設置區並顯露該導接區，該晶片具有一主動面、一背面、一第一側面、一第二側面、一第三側面及一第四側面，該主動面朝向該基板之該表面，該晶片與該基板電性連接，該第一側面為該第二側面之對向面，該第三側面為該第四側面之對向面，該主動面及該表面之間具有一間距，該主動面及該背面之間具有一厚度，該背面具有一第一側邊及一第二側邊，該第一側邊連接該第一側面，該第二側邊連接該第二側面，該第一側邊及該第二側邊之間具有一第一寬度，該散熱片至少具有一體成型的一包覆部、一第一側包覆部及一第一導接部，該第一側包覆部位於該包覆部及該第一導接部之間，該包覆部設置於該晶片之該背面，該第一側包覆部設置於該第三側面，該第一導接部設置於該導接區，該包覆部具有一第一邊緣、一第二邊緣、一第三邊緣及一第四邊緣，該第一邊緣鄰近該第一側面，該第二邊緣鄰近該第二側面，該第三邊緣鄰近該第三側面，該第四邊緣鄰近該第四側面，該第三邊緣連接該第一側包覆部，該第一邊緣及該第二邊緣之間具有一第二寬度，在相同軸線方向，該第二寬度不大於該第一寬度、兩倍該間距及兩倍該厚度的總合。
本發明藉由該包覆部之該第二寬度不大於該晶片之該第一寬度、兩倍該間距及兩倍該晶片之該厚度的總合，使得該散熱片與該基板之間不具有密閉空間，因此該晶片不會被包覆於密閉空間中，可避免該散熱片因空氣膨脹而翹曲變形。
請參閱第1圖，其為本發明之第一實施例，一種散熱封裝構造100包含一基板110、一晶片120及一散熱片130，該基板110具有一表面111，該表面111具有一晶片設置區111a及至少一導接區111b，該導接區111b位於該晶片設置區111a外側，在本實施例中，該基板110為一軟性電路基板(flexible printed circuit film)。
請參閱第1及2圖，該晶片120設置於該晶片設置區111a且顯露該導接區111b，該晶片120具有一主動面121、一背面122、一第一側面123、一第二側面124、一第三側面125及一第四側面126，該主動面121朝向該基板110之該表面111，該晶片120以該主動面121與該基板110電性連接，該第一側面123為該第二側面124之對向面，該第三側面125為該第四側面126之對向面，其中一軸線Y通過第一側面123及該第二側面124，請參閱第1及5圖，較佳地，該散熱封裝構造100另具有一底膠140，該底膠140填充於該晶片120之該主動面121及該基板110之該表面111之間。
請參閱第1及2圖，該背面122具有一第一側邊122a及一第二側邊122b，該第一側邊122a連接該第一側面123，該第二側邊122b連接該第二側面124，該背面122為矩形，較佳地，該背面122為長方形，該第一側邊122a及該第二側邊122b為該背面122之長邊，其中該第一側邊122a及該第二側邊122b之間具有一第一寬度W1，在一軸線方向，該第一寬度W1為該第一側邊122a及該第二側邊122b之最短距離，在本實施例中，該軸線方向為一y軸軸線方向。
請參閱第1及3圖，該散熱片130至少具有一體成型的一包覆部131、一第一側包覆部132及一第一導接部134，較佳地，散熱片130另具有一第二側包覆部133及一第二導接部135，該第一側包覆部132位於該包覆部131及該第一導接部134之間，該第二側包覆部133位於該包覆部131及該第二導接部135之間，該散熱片130可選自於金、銅、鋁等導熱材料。
請參閱第1及3圖，該包覆部131具有一第一邊緣131a、一第二邊緣131b、一第三邊緣131c及一第四邊緣131d，該第一邊緣131a鄰近該第一側面123，該第二邊緣131b鄰近該第二側面124，該第三邊緣131c鄰近該第三側面125，該第四邊緣131d鄰近該第四側面126，其中，該第三邊緣131c連接該第一側包覆部132，該第四邊緣131d連接該第二側包覆部133，該第一邊緣131a及該第二邊緣131b之間具有一第二寬度W2，在與該第一寬度W1相同軸線方向，該第二寬度W2為該第一邊緣131a及該第二邊緣131b之最短距離，較佳地，該包覆部131為長方形，該第一邊緣131a及該第二邊緣131b為該包覆部131之長邊。
請參閱第4及5圖，該包覆部131設置於該晶片120之該背面122，該第一側包覆部132設置於該第三側面125，該第二側包覆部133設置於該第四側面126，且該第一側包覆部132及該第二側包覆部133遮蓋該底膠140，該第一導接部134及該第二導接部135設置於該導接區111b，藉由該散熱片130將該晶片120所產生的熱能引導至該基板110及空氣中，以提高該晶片120的散熱效率。
請參閱第5圖，在本實施例中，該基板110具有一載板112、一線路層113及一保護層114，該表面111為該載板112之表面，該線路層113設置於該表面111，該保護層114覆蓋該線路層113並顯露該晶片設置區111a，至少一導接件127電性連接位於該晶片設置區111a的該線路層113及該晶片120。
請參閱第6圖，該晶片120之該主動面121與該表面111之間具有一間距G，該間距G為該主動面121及該表面111之最短距離，該晶片120之該主動面121及該背面122之間具有一厚度D，該厚度D為該主動面121及該背面122之最短距離，其中該第二寬度W2不大於該第一寬度W1、兩倍該間距G及兩倍該厚度D的總和，在本實施例中，該第二寬度W2實質上等於該第一寬度W1，或者在不同的實施例中，該第二寬度W2大於該第一寬度W1的一半且小於該第一寬度W1。
由於該散熱片130與該基板110之間不具有密閉空間，因此設置於該散熱片130及該基板110之間的該晶片120不會被包覆於密閉空間中，當該晶片120產生熱能時，空氣可從該散熱片130、該晶片120及該基板110之間的空隙排出，避免空氣膨脹造成該散熱片130翹曲變形，而導致該散熱片130脫離該晶片120或該基板110。
請參閱第7圖，其為本發明之第二實施例，該第二實施例與該第一實施例的差異在於該包覆部131至少具有一第一主體部131e及一第一外側部131f，較佳地，該包覆部131另具有一第二外側部131g，該第一主體部131e位於該第一外側部131f及該第二外側部131g之間，該第一主體部131e連接該第一側包覆部132及該第二側包覆部133。
請參閱第8圖，該第一側包覆部132具有一第五邊緣132a及一第六邊緣132b，該第五邊緣132a鄰近該第一邊緣131a，該第六邊緣132b鄰近該第二邊緣131b，該第五邊緣132a及該第六邊緣132b之間具有一第三寬度W3，在與該第二寬度W2相同軸線方向，該第三寬度W3為該第五邊緣132a及該第六邊緣132b之最短距離，該第二側包覆部133具有一第七邊緣133a及一第八邊緣133b，該第七邊緣133a鄰近該第一邊緣131a，該第八邊緣133b鄰近該第二邊緣131b，該第七邊緣133a及該第八邊緣133b之間具有一第四寬度W4，在與該第二寬度W2相同軸線方向，該第四寬度W4為該第七邊緣133a及該第八邊緣133b之最短距離，請參閱第7及8圖，在本實施例中，該第二寬度W2大於該第一寬度W1，且該第二寬度W2大於該第三寬度W3或該第四寬度W4。
請參閱第9及10圖，該包覆部131之該第一主體部131e設置於該晶片120之該背面122，該第一外側部131f設置於該第一側面123，該第二外側部131g設置於該第二側面124，在本實施例中，藉由該第一外側部131f及該第二外側部131g增加該散熱片130的貼覆面積，以提高該晶片120的散熱效率。
請參閱第10圖，在本實施例中，該第一外側部131f及該第二外側部131g不接觸該基板110，因此該散熱片130與該基板110之間不具有密閉空間，當設置於該散熱片130與該基板110之間的該晶片120產生熱能時，空氣可從該散熱片130、該晶片120及該基板110之間的空隙排出，以避免空氣膨脹造成該散熱片130翹曲變形而脫離該晶片120或基板110。
請參閱第11、12及14圖，其為本發明之第三實施例，該第三實施例與該第二實施例的差異在於該包覆部131之該第一外側部131f凸出於該第一側面123，該第二外側部131g凸出於該第二側面124，且該第一外側部131f及該第二外側部131g不遮蓋該第一側面123及該第二側面124，在本實施例中，該第二寬度W2大於該第一寬度W1，且該第二寬度W2不大於該第一寬度W1及兩倍該厚度D的總和。
請參閱第12至14圖，該第一側包覆部132至少具有一第二主體部132c及一第三外側部132d，較佳地，該第一包覆部132另具有一第四外側部132e，該第二主體部132c位於該第三外側部132d及該第四外側部132e之間，該第二主體部132c、該第三外側部132d及該第四外側部132e分別連接該包覆部131之該第一主體部131e、該第一外側部131f及該第二外側部131g，該第二主體部132c設置於該第三側面125，該第三外側部132d凸出於該第一側面123，該第四外側部132e凸出於該第二側面124，在本實施例中，該第三寬度W3實質上等於該第二寬度W2。
請參閱第12、13及15圖，該第二側包覆部133至少具有一第三主體部133c及一第五外側部133d，較佳地，該第二側包覆部133另具有一第六外側部133e，該第三主體部133c位於該第五外側部133d及該第六外側部133e之間，該第三主體部133c、該第五外側部133d及該第六外側部133e分別連接該包覆部131之該第一主體部131e、該第一外側部131f及該第二外側部131g，該第三主體部133c設置於該第四側面126，該第五外側部133d凸出於該第一側面123，該第六外側部133e凸出於該第二側面124，在本實施例中，該第四寬度W4實質上等於該第二寬度W2。
請參閱第16至18圖，其為本發明之第四實施例，該第四實施例與該第一實施例的差異在於一軸線X通過該第一側面123及該第二側面124，該背面122之該第一側邊122a及該第二側邊122b之間具有該第一寬度W1，該包覆部131之該第一邊緣131a及該第二邊緣131b之間具有該第二寬度W2，在相同一x軸軸線方向，該第一寬度W1為該第一側邊122a及該第二側邊122b之最短距離，該第二寬度W2為該第一邊緣131a及該第二邊緣131b之最短距離，該第二寬度W2不大於該第一寬度W1、兩倍該間距G及兩倍該厚度D的總和，在本實施例中，該第二寬度W2實質上等於該第一寬度W1，或者在不同的實施例中，該第二寬度W2可大於該第一寬度W1的一半且小於該第一寬度W1。
在本實施例中，該第一側邊122a及該第二側邊122b為該背面122之短邊，該第一邊緣131a及該第二邊緣131b為該包覆部131之短邊，由於該第一側包覆部132及該第二側包覆部133設置於面積較大的該第三側面125及該第四側面126，且該第一導接部134及該第二導接部135設置於面積較大的該導接區111b，因此可增加該散熱片130的貼覆面積，以提高該晶片120之散熱效率。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧散熱封裝構造
110‧‧‧基板
111‧‧‧表面
111a‧‧‧晶片設置區
111b‧‧‧導接區
112‧‧‧載板
113‧‧‧線路層
114‧‧‧保護層
120‧‧‧晶片
121‧‧‧主動面
122‧‧‧背面
122a‧‧‧第一側邊
122b‧‧‧第二側邊
123‧‧‧第一側面
124‧‧‧第二側面
125‧‧‧第三側面
126‧‧‧第四側面
127‧‧‧導接件
130‧‧‧散熱片
131‧‧‧包覆部
131a‧‧‧第一邊緣
131b‧‧‧第二邊緣
131c‧‧‧第三邊緣
131d‧‧‧第四邊緣
131e‧‧‧第一主體部
131f‧‧‧第一外側部
131g‧‧‧第二外側部
132‧‧‧第一側包覆部
132a‧‧‧第五邊緣
132b‧‧‧第六邊緣
132c‧‧‧第二主體部
132d‧‧‧第三外側部
132e‧‧‧第四外側部
133‧‧‧第二側包覆部
133a‧‧‧第七邊緣
133b‧‧‧第八邊緣
133c‧‧‧第三主體部
133d‧‧‧第五外側部
133e‧‧‧第六外側部
134‧‧‧第一導接部
135‧‧‧第二導接部
140‧‧‧底膠
D‧‧‧厚度
G‧‧‧間距
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
X‧‧‧軸線
Y‧‧‧軸線
第1圖：依據本發明之第一實施例，一種散熱封裝構造之立體分解圖。 第2圖：依據本發明之第一實施例，一基板及一晶片之上視圖。 第3圖：依據本發明之第一實施例，一散熱片之上視圖。 第4圖：依據本發明之第一實施例，該散熱封裝構造之立體組合圖。 第5圖：依據本發明之第一實施例，該散熱封裝構造之剖視圖。 第6圖：依據本發明之第一實施例，該散熱封裝構造之剖視圖。 第7圖：依據本發明之第二實施例，一種散熱封裝構造之立體分解圖。 第8圖：依據本發明之第二實施例，一散熱片之上視圖。 第9圖：依據本發明之第二實施例，該散熱封裝構造之立體組合圖。 第10圖：依據本發明之第二實施例，該散熱封裝構造之剖視圖。 第11圖：依據本發明之第三實施例，一種散熱封裝構造之立體分解圖。 第12圖：依據本發明之第三實施例，該散熱封裝構造之立體組合圖。 第13圖：依據本發明之第三實施例，一散熱片之上視圖。 第14圖：依據本發明之第三實施例，該散熱封裝構造之剖視圖。 第15圖：依據本發明之第三實施例，該散熱封裝構造之剖視圖。 第16圖：依據本發明之第四實施例，一種散熱封裝構造之立體分解圖。 第17圖：依據本發明之第四實施例，一散熱片之上視圖。 第18圖：依據本發明之第四實施例，該散熱封裝構造之立體組合圖。
100‧‧‧散熱封裝構造
110‧‧‧基板
111‧‧‧表面
112‧‧‧載板
113‧‧‧線路層
114‧‧‧保護層
120‧‧‧晶片
121‧‧‧主動面
122‧‧‧背面
123‧‧‧第一側面
124‧‧‧第二側面
127‧‧‧導接件
131‧‧‧包覆部
131a‧‧‧第一邊緣
131b‧‧‧第二邊緣
140‧‧‧底膠
D‧‧‧厚度
G‧‧‧間距
W1‧‧‧第一寬度
W2‧‧‧第二寬度

Claims (14)

  1. 一種散熱封裝構造，其包含： 一基板，具有一表面，該表面具有一晶片設置區及至少一導接區，該導接區位於該晶片設置區外側； 一晶片，設置於該晶片設置區並顯露該導接區，該晶片具有一主動面、一背面、一第一側面、一第二側面、一第三側面及一第四側面，該主動面朝向該基板之該表面，該晶片與該基板電性連接，該第一側面為該第二側面之對向面，該第三側面為該第四側面之對向面，該主動面及該表面之間具有一間距，該主動面及該背面之間具有一厚度，該背面具有一第一側邊及一第二側邊，該第一側邊連接該第一側面，該第二側邊連接該第二側面，該第一側邊及該第二側邊之間具有一第一寬度；以及 一散熱片，至少具有一體成型的一包覆部、一第一側包覆部及一第一導接部，該第一側包覆部位於該包覆部及該第一導接部之間，該包覆部設置於該晶片之該背面，該第一側包覆部設置於該第三側面，該第一導接部設置於該導接區，該包覆部具有一第一邊緣、一第二邊緣、一第三邊緣及一第四邊緣，該第一邊緣鄰近該第一側面，該第二邊緣鄰近該第二側面，該第三邊緣鄰近該第三側面，該第四邊緣鄰近該第四側面，該第三邊緣連接該第一側包覆部，該第一邊緣及該第二邊緣之間具有一第二寬度，在相同軸線方向，該第二寬度不大於該第一寬度、兩倍該間距及兩倍該厚度的總合。
  2. 如申請專利範圍第1項所述之散熱封裝構造，其另包含一底膠，該底膠填充於該主動面及該表面之間，該第一側包覆部遮蓋該底膠。
  3. 如申請專利範圍第1項所述之散熱封裝構造，其中該第二寬度實質上等於該第一寬度。
  4. 如申請專利範圍第1項所述之散熱封裝構造，其中該第二寬度大於該第一寬度的一半且小於該第一寬度。
  5. 如申請專利範圍第1項所述之散熱封裝構造，其中該散熱片另具有一第二側包覆部及一第二導接部，該第二側包覆部位於該包覆部及該第二導接部之間，該第四邊緣連接該第二側包覆部，該第二側包覆部設置於該第四側面，該第二導接部設置於該導接區。
  6. 如申請專利範圍第1項所述之散熱封裝構造，其中該包覆部至少具有一第一主體部及一第一外側部，該第一主體部設置於該晶片之該背面，該第一外側部設置於該第一側面，該第二寬度大於該第一寬度。
  7. 如申請專利範圍第6項所述之散熱封裝構造，其中該第一外側部不接觸該基板。
  8. 如申請專利範圍第6項所述之散熱封裝構造，其中該包覆部另具有一第二外側部，該第一主體部位於該第一外側部及該第二外側部之間，該第二外側部設置於該第二側面。
  9. 如申請專利範圍第6項所述之散熱封裝構造，其中該第一側包覆部具有一第五邊緣及一第六邊緣，該第五邊緣鄰近該第一邊緣，該第六邊緣鄰近該第二邊緣，該第五邊緣及該第六邊緣之間具有一第三寬度，該第二寬度大於該第三寬度。
  10. 如申請專利範圍第1項所述之散熱封裝構造，其中該包覆部至少具有一第一主體部及一第一外側部，該第一主體部設置於該晶片之該背面，該第一外側部凸出於該第一側面，該第二寬度不大於該第一寬度及兩倍該厚度的總和。
  11. 如申請專利範圍第10項所述之散熱封裝構造，其中該包覆部另具有一第二外側部，該第一主體部位於該第一外側部及該第二外側部之間，該第二外側部凸出於該第二側面。
  12. 如申請專利範圍第10項所述之散熱封裝構造，其中該第一側包覆部至少具有一第二主體部及一第三外側部，該第二主體部設置於該第三側面，該第三外側部凸出於該第一側面。
  13. 如申請專利範圍第12項所述之散熱封裝構造，其中該第一側包覆部另具有一第四外側部，該第二主體部位於該第三外側部及該第四外側部之間，該第四外側部凸出於該第二側面。
  14. 如申請專利範圍第13項所述之散熱封裝構造，其中該第一側包覆部另具有一第五邊緣及一第六邊緣，該第五邊緣鄰近該第一邊緣，該第六邊緣鄰近該第二邊緣，該第五邊緣及該第六邊緣之間具有一第三寬度，該第三寬度實質上等於該第二寬度。
TW104142580A 2015-12-17 2015-12-17 散熱封裝構造 TWI609465B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW104142580A TWI609465B (zh) 2015-12-17 2015-12-17 散熱封裝構造
KR1020160062071A KR20170072771A (ko) 2015-12-17 2016-05-20 방열 패키징 구조
CN201620467090.XU CN205789928U (zh) 2015-12-17 2016-05-20 散热封装构造
JP2016101324A JP2017112348A (ja) 2015-12-17 2016-05-20 放熱式パッケージ装置
CN201610339455.5A CN106898587A (zh) 2015-12-17 2016-05-20 散热封装构造
US15/162,758 US9653376B1 (en) 2015-12-17 2016-05-24 Heat dissipation package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104142580A TWI609465B (zh) 2015-12-17 2015-12-17 散熱封裝構造

Publications (2)

Publication Number Publication Date
TW201724392A true TW201724392A (zh) 2017-07-01
TWI609465B TWI609465B (zh) 2017-12-21

Family

ID=58117751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142580A TWI609465B (zh) 2015-12-17 2015-12-17 散熱封裝構造

Country Status (5)

Country Link
US (1) US9653376B1 (zh)
JP (1) JP2017112348A (zh)
KR (1) KR20170072771A (zh)
CN (2) CN205789928U (zh)
TW (1) TWI609465B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
US11075186B2 (en) * 2017-02-09 2021-07-27 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN209845575U (zh) * 2018-08-29 2019-12-24 惠科股份有限公司 一种显示面板和显示装置
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板
CN113035807B (zh) * 2021-03-08 2022-05-27 广东神思半导体有限公司 一种带有稳定散热结构的三极管
CN114613266A (zh) * 2022-03-07 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114627792A (zh) * 2022-03-28 2022-06-14 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0559849U (ja) * 1992-01-17 1993-08-06 日本電気株式会社 半導体素子の実装構造
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH09139450A (ja) * 1995-11-13 1997-05-27 Sony Corp ヒートシンクの固定方法
JPH11163494A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器
JP2000156460A (ja) * 1998-11-20 2000-06-06 Mitsui High Tec Inc 半導体装置
JP2001044341A (ja) * 1999-07-26 2001-02-16 Tdk Corp 高周波モジュール
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
CN101515550A (zh) * 2008-02-22 2009-08-26 矽品精密工业股份有限公司 半导体封装件的散热模块化结构及其制造方法
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
TWM482842U (zh) * 2013-07-15 2014-07-21 Great Team Backend Foundry Inc 四方形扁平無引腳封裝（ｑｆｎ）之內封外露散熱裝置結構改良
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
TWI609465B (zh) * 2015-12-17 2017-12-21 頎邦科技股份有限公司 散熱封裝構造
TWM518405U (zh) 2015-12-17 2016-03-01 頎邦科技股份有限公司 散熱封裝構造

Also Published As

Publication number Publication date
CN205789928U (zh) 2016-12-07
TWI609465B (zh) 2017-12-21
JP2017112348A (ja) 2017-06-22
KR20170072771A (ko) 2017-06-27
US9653376B1 (en) 2017-05-16
CN106898587A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
TWI609465B (zh) 散熱封裝構造
US7443678B2 (en) Flexible circuit board with heat sink
TWI521653B (zh) Semiconductor device
JP6370257B2 (ja) 半導体装置
US11145569B2 (en) Module equipped with a heat dissipation member
KR20110033632A (ko) 리지드-플렉서블 회로기판 및 그 제조방법
WO1985002515A1 (en) Printed-circuit board for mounting electronic element and method of manufacture thereof
US20180342437A1 (en) Chip on film package and heat-dissipation structure for a chip package
US20080186685A1 (en) Printed circuit board and semiconductor memory module using the same
KR102228461B1 (ko) 반도체 패키지 장치
JP2017175097A (ja) ファインピッチパッケージ
TWM518405U (zh) 散熱封裝構造
TW202017130A (zh) 晶片封裝體與電源模組
US10777723B2 (en) LED package structure, heat-dissipating substrate, method for manufacturing LED package structure, and method for manufacturing heat-dissipating substrate
TWI635589B (zh) 半導體結構
TWI267972B (en) Substrate with slot
JP3205910U (ja) ファインピッチパッケージ
TWI423405B (zh) 具載板之封裝結構
TWM528521U (zh) 微間距封裝結構
TWI625833B (zh) 封裝結構
JP2014150199A (ja) 発光装置及び照明装置
WO2023148840A1 (ja) 半導体装置
JP2011169951A (ja) 配線板、半導体装置、半導体モジュール及びディスプレイ装置
TW202404450A (zh) 電路板及其散熱片
KR101814818B1 (ko) 스마트 ｉｃ용 기판