CN106782366A - 一种栅极驱动电路及其驱动方法、显示装置 - Google Patents

一种栅极驱动电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN106782366A
CN106782366A CN201611161043.3A CN201611161043A CN106782366A CN 106782366 A CN106782366 A CN 106782366A CN 201611161043 A CN201611161043 A CN 201611161043A CN 106782366 A CN106782366 A CN 106782366A
Authority
CN
China
Prior art keywords
node
transistor
signal
output end
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611161043.3A
Other languages
English (en)
Other versions
CN106782366B (zh
Inventor
李亚锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611161043.3A priority Critical patent/CN106782366B/zh
Priority to PCT/CN2016/113033 priority patent/WO2018107534A1/zh
Priority to US15/327,304 priority patent/US10803809B2/en
Publication of CN106782366A publication Critical patent/CN106782366A/zh
Application granted granted Critical
Publication of CN106782366B publication Critical patent/CN106782366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本发明公开了一种栅极驱动电路及其驱动方法，以及使用该驱动电路的显示装置。本发明的栅极驱动电路能够实现双向扫描，采用前级驱动电路中Qn‑1节点输出信号和后级驱动电路中Qn+1节点输出信号二者交叠时的高电平时为第n级电路Qn节点预充电，当进行All Gate On显示状态时Qn‑1节点、Qn+1节点相对于均为低电平，因此可以大幅降低Qn节点漏电的几率。同时本发明中Qn节点预充电单元在正反扫描时均使用高电压信号VGH，因此不会再电压信号源之间形成通路，可以有效的降低电路功耗。

Description

一种栅极驱动电路及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及其驱动方法，以及依据该栅极驱动电路及驱动方法制造的显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)以及OLED(Active Matrix Driving OLED，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
上述显示装置通常设置有栅极集成(Gate Driver on Array)电路，其利用现有薄膜晶体管液晶显示器的薄膜晶体管阵列制程将栅极扫描驱动信号电路制作在薄膜晶体管阵列基板上，该栅极集成电路每一级输出端与一行栅线相连接，用于向该栅线输出栅极扫描信号，以实现对栅线的逐行扫描。
随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到System on Panel(SOP)的相关技术研究，并逐步成为现实。
在现有的栅极集成驱动电路设计时都需要具有全部栅极打开(All Gate On)功能用于实现画面插黑和全部栅极关闭(All Gate Off)功能用于实现搭配TP扫描，现有的电路见图1，正反向扫描时序见图2、3。在GOA电路实现All Gate On功能时的具体做法是：通过Reset1信号将所有级GOA电路的Q点及P均拉低，同时将所有级的Gn点拉高。在实现All GateOff时的具体做法是：通过Reset2信号将所有级Gn点同时拉低。
发明内容
针对上述现有技术中的缺陷，本发明所要解决的技术问题之一是提供一种具有All Gate On和All Gate Off功能的且有效防止Q节点漏电的栅极驱动电路，同时本发明的目的还在于提供一种能够有效降低显示功耗的栅极驱动电路。
为了解决上述技术问题，本发明提供了一种栅极驱动电路，该栅极驱动电路具有多级结构，其第n级电路中包括：
Qn节点预充电单元、Qn节点上拉单元、Qn节点下拉单元、Pn节点上拉单元、Pn节点下拉单元、Gn输出单元、Gn输出端下拉单元、第一复位单元和第二复位单元：
Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；
Qn节点上拉单元，其电连接在Qn节点与输出端Gn之间，用于维持Qn节点的高电平状态；
Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；
Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；
Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；
Gn输出单元，其电连接在第二时钟信号与输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与输出端Gn之间的信号传输，由此输出Gn高电平信号；
Gn输出端下拉单元，其电连接在低电压信号VGL与输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与输出端Gn之间的信号传输，由此维持输出端Gn的低电平状态；
其中，第一输入信号Qn-1为前级驱动电路中Qn-1节点输出信号，第二输出信号Qn+1为后级驱动电路中Qn+1节点输出信号；
第一复位单元连接低电压信号VHL、Qn节点、Pn节点、输出端Gn和第一复位信号Reset1，当第一复位信号Reset1跳变为高电平时，第一复位单元将Qn节点和Pn节点均拉低至低电平，同时将输出端Gn拉至高电平；
第二复位单元连接电压信号VHL、输出端Gn和第一复位信号Reset2，当第二复位信号Reset2跳变为高电平时，第二复位单元将输出端Gn拉至低电平。
当第一复位信号Reset1跳变为高电平时，第二复位信号Reset2保持低电平。
当第二复位信号Reset2跳变为高电平时，第一复位信号Reset1保持低电平。
在一个实施例中，所述Qn节点预充电单元包括第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。第一晶体管T1的源极与高电压信号VGH连接，第一晶体管T1栅极与第二输出信号Qn+1连接，第一晶体管T1漏极与第二晶体管T2的源极连接。第二晶体管T2栅极连接第一输入信号Qn-1，第二晶体管T2漏极连接第三晶体管T3的源极连接，并同时与Qn节点连接。第三晶体管T3栅极与第一输入信号Qn-1连接，第三晶体管T3漏极与第四晶体管T4的源极连接。第四晶体管T4栅极与第二输出信号Qn+1连接，第四晶体管T4漏极与高电压信号VGH连接。
在一个实施例中，所述Qn节点上拉单元包括第一电容C1，所述第一电容C1两端分别连接Qn节点与输出端Gn。
在一个实施例中，所述Qn节点下拉单元包括第五晶体管T5，第五晶体管T5的源极连接Qn节点，第五晶体管T5的栅极连接Pn节点，第五晶体管T5的漏极连接低电压信号VGL。
在一个实施例中，所述Pn节点上拉单元包括第六晶体管T6和第二电容C2，所述第六晶体管T6的源极连接高电压信号VGH，第六晶体管T6的栅极连接第一时钟信号，第六晶体管T6的漏极连接Pn节点。第二电容C2两端分别连接Pn节点与低电压信号VGL。
在一个实施例中，所述Pn节点下拉单元包括第七晶体管T7，所述第七晶体管T7的源极连接Pn节点，第七晶体管T7的栅极连接Qn节点，第七晶体管T7的漏极连接低电压信号VGL。
在一个实施例中，所述Gn输出单元包括第八晶体管T8，所述八晶体管T8的源极连接第二时钟信号，第八晶体管T8的栅极连接Qn节点，第八晶体管T8的漏极连接输出端Gn。
在一个实施例中，所述Gn输出端下拉单元包括第九晶体管T9，所述第九晶体管T9的源极连接输出端Gn，第九晶体管T9的栅极连接Pn节点，第九晶体管T9的漏极连接低电压信号VGL。
在一个实施例中，所述第一复位单元包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。第十晶体管T10的源极连接Qn节点，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL。第十一晶体管T11的源极连接输出端Gn，栅极和漏极均连接第一复位信号Reset1，第十二晶体管T12的源极连接Pn节点，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL。
在一个实施例中，所述第二复位单元包括第十三晶体管T13，第十三晶体管T13的源极连接输出端Gn，栅极连接第二复位信号Reset2，漏极连接低电压信号VGL。
根据本发明的另一方面，还提供了一种栅极驱动方法，在进行正反双向扫描时，包括如下阶段：
正向扫描阶段：
正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平
阶段a，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电。
阶段b，在阶段a中，Qn节点被预充电，Qn节点上拉单元中的第一电容C1维持Qn节点处于高电平状态，Gn输出单元中的第八晶体管T8处于导通状态，第二时钟信号的高电平输出到输出端Gn。
阶段c，Qn节点上拉单元中的第一电容C1继续维持Qn节点处于高电平状态，而此时第二时钟信号的低电平将Gn输出端电平拉低，当第一输入信号Qn-1与第二输入信号Qn+1同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点被补充充电。
阶段d，当第一时钟信号为高电平时，Pn节点上拉单元中的第六晶体管T6处于导通的状态，Pn节点电平被拉高，Qn节点下拉单元中的第五晶体管T5导通，此时Qn节点电平被拉低到端VGL。
阶段e，当Qn节点变为低电平后，Pn节点下拉单元的第七晶体管T7处于截止状态，当第一时钟跳变为高电平时第六晶体管T6导通，Pn节点被充电，那么五晶体管T5和Gn输出端下拉单元的第九晶体管T9均处于导通的状态，可以保证Qn节点及Gn输出端低电平的稳定，同时第二电容C2对Pn节点的高电平具有一定的保持作用。
在正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平，因此第十晶体管T10、第十一晶体管T11和第十二晶体管T12及第十三晶体管T13均处于关闭状态。
All Gate On显示状态时，第一复位信号Reset1为高电平，第二复位信号Reset2为低电平：当第一复位信号Reset1跳变为高电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于导通状态，第十三晶体管T13均处于截断状态。此时，Qn节点、Pn节点均被拉至低电平，输出端Gn被拉至高电平。
All Gate Off显示状态时，第一复位信号Reset1为低电平，第二复位信号Reset2为高电平：当第一复位信号Reset1为低电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截断状态，第十三晶体管T13均处于导通状态。此时，输出端Gn被拉至低电平。
反向扫描阶段：
正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平
阶段1，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电。
阶段2，在阶段1中，Qn节点被预充电，Qn节点上拉单元中的第一电容C1维持Qn节点处于高电平状态，Gn输出单元中的第八晶体管T8处于导通状态，第二时钟信号的高电平输出到Gn输出端。
阶段3，Qn节点上拉单元中的第一电容C1继续维持Qn节点处于高电平状态，而此时第二时钟信号的低电平将Gn输出端电平拉低，当第一输入信号Qn-1与第二输入信号Qn+1同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点被补充充电。
阶段4，当第一时钟信号为高电平时，Pn节点上拉单元中的第六晶体管T6处于导通的状态，Pn节点电平被拉高，Qn节点下拉单元中的第五晶体管T5导通，此时Qn节点电平被拉低到端VGL。
阶段5，当Qn节点变为低电平后，Pn节点下拉单元的第七晶体管T7处于截止状态，当第一时钟跳变为高电平时第六晶体管T6导通，Pn节点被充电，那么五晶体管T5和Gn输出端下拉单元的第九晶体管T9均处于导通的状态，可以保证Qn节点及Gn输出端低电平的稳定，同时第二电容C2对Pn节点的高电平具有一定的保持作用。
在正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平，因此第十晶体管T10、第十一晶体管T11和第十二晶体管T12及第十三晶体管T13均处于关闭状态。
All Gate On显示状态时，第一复位信号Reset1为高电平，第二复位信号Reset2为低电平：当第一复位信号Reset1跳变为高电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于导通状态，第十三晶体管T13均处于截断状态。此时，Qn节点、Pn节点均被拉至低电平，输出端Gn被拉至高电平。
All Gate Off显示状态时，第一复位信号Reset1为低电平，第二复位信号Reset2为高电平：当第一复位信号Reset1为低电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截断状态，第十三晶体管T13均处于导通状态。此时，输出端Gn被拉至低电平。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
本发明中的栅极驱动电路中，针对第n级电路，采用前级驱动电路中Qn-1节点输出信号和后级驱动电路中Qn+1节点输出信号二者交叠时的高电平时为第n级电路Qn节点预充电，当进行All Gate On显示状态时Qn-1节点、Qn+1节点相对于均为低电平，因此可以大幅降低Qn节点漏电的几率。同时本发明中Qn节点预充电单元在正反扫描时均使用高电压信号VGH，因此不会再电压信号源之间形成通路，可以有效的降低电路功耗。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术中的栅极驱动电路；
图2是现有技术中的栅极驱动电路正向扫描的时序图；
图3是现有技术中的栅极驱动电路反向扫描的时序图；
图4是根据本发明的栅极驱动电路；
图5是根据本发明的栅极驱动电路正向扫描的时序图；
图6是根据本发明的栅极驱动电路反向扫描的时序图。
附图标记说明：
1.Qn节点预充电单元； 2.Qn节点上拉单元；
3.Qn节点下拉单元； 4.Pn节点上拉单元；
5.Pn节点下拉单元； 6.Gn输出单元；
7.Gn输出端下拉单元； 8.高电压信号VGH；
9.低电压信号VGL； 10.Qn节点；
11.第一输入信号Qn-1； 12.第二输出信号Qn+1；
13.Pn节点； 14.输出端Gn；
30.第一复位单元； 31.第二复位单元；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
如图1所示，在传统栅极集成驱动电路设计时，为了保证输出点Gn的稳定性，都会引入Q、P两点。正向扫描时，其信号时序图如图2所示，反向扫描时，其信号时序图如图3所示。从图1中可以看出，当所有Gn均被拉高时，即Gn、Gn-2、Gn+2来讲，均为高电平，此时T1与T3均处于被打开的状态，此时存在较大几率造成Q点漏电；同时而U2D与D2U为相对的高低电平，当T1与T3同时被打开时，会造成U2D与D2U之间形成一定的导电通路，相应的功耗也会增加。
为此，本发明提供一种具有All Gate On和All Gate Off功能的且有效防止Q节点漏电的栅极驱动电路。
实施例1
图4是根据本发明实施例所示的栅极驱动电路。下面结合图4对该栅极驱动电路进行说明。
如图4所示的一种栅极驱动电路，该栅极驱动电路具有多级结构，其第n级电路中包括Qn节点预充电单元1、Qn节点上拉单元2、Qn节点下拉单元3、Pn节点上拉单元4、Pn节点下拉单元5、Gn输出单元6、Gn输出端下拉单元7、第一复位单元30和第二复位单元31。
其中，Qn节点预充电单元1连接第一输入信号Qn-111、第二输出信号Qn+112及高电压信号VGH8，该第一输入信号Qn-111为前级驱动电路中Qn-1节点输出信号，第二输出信号Qn+112为后级驱动电路中Qn+1节点输出信号。第一输入信号Qn-111和第二输出信号Qn+112通过Qn节点预充电单元1控制高电压信号VGH8与Qn节点10之间的信号传输，由此实现对Qn节点10的预充电。
所述Qn节点预充电单元1包括第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。第一晶体管T1的源极与高电压信号VGH8连接，第一晶体管T1的栅极与第二输出信号Qn+112连接，第一晶体管T1的漏极与第二晶体管T2的源极连接。第二晶体管T2的栅极连接第一输入信号Qn-111，第二晶体管T2的漏极连接第三晶体管T3的源极连接，并同时与Qn节点10连接。第三晶体管T3的栅极与第一输入信号Qn-111连接，第三晶体管T3的漏极与第四晶体管T4的源极连接。第四晶体管T4的栅极与第二输出信号Qn+112连接，第四晶体管T4的漏极与高电压信号VGH8连接。
Qn节点上拉单元2用于维持Qn节点10的高电平状态。所述Qn节点上拉单元2包括第一电容C1，所述第一电容C1两端分别连接Qn节点10与输出端Gn14。
Qn节点下拉单元3连接低电压信号VGL9用于维持Qn节点10的低电平状态。所述Qn节点下拉单元3包括第五晶体管T5，第五晶体管T5的源极连接Qn节点10，第五晶体管T5的栅极连接Pn节点13，第五晶体管T5的漏极连接低电压信号VGL9。
Pn节点上拉单元4连接高电压信号VGH8和时钟信号CKV4，用于控制高电压信号VGH8与Pn节点13之间的信号传输。所述Pn节点上拉单元4包括第六晶体管T6和第二电容C2，所述第六晶体管T6的源极连接高电压信号VGH8，第六晶体管T6的栅极连接时钟信号CKV4，第六晶体管T6的漏极连接Pn节点13。第二电容C2两端分别连接Pn节点13与低电压信号VGL9。
Pn节点下拉单元5连接低电压信号VGL9，用于维持Pn节点13处于低电平状态。所述Pn节点下拉单元5包括第七晶体管T7，所述第七晶体管T7的源极连接Pn节点，第七晶体管T7的栅极连接Qn节点10，第七晶体管T7的漏极连接低电压信号VGL9。
Gn输出单元6连接时钟信号CKV1和输出端Gn14，用于控制时钟信号CKV1与输出端Gn14之间的信号传输。在一个实施例中，所述Gn输出单元6包括第八晶体管T8，所述八晶体管T8的源极连接时钟信号CKV1，第八晶体管T8的栅极连接Qn节点10，第八晶体管T8的漏极连接输出端Gn14。
Gn输出端下拉单元7连接低电压信号VGL9和输出端Gn14，用于维持输出端Gn14处于低电平状态。所述Gn输出端下拉单元7包括第九晶体管T9，所述九晶体管T9的源极连接输出端Gn14，第九晶体管T9的栅极连接Pn节点13，第九晶体管T9的漏极连接低电压信号VGL9。
第一复位单元30连接低电压信号VHL9、Qn节点10、Pn节点13、输出端Gn14和第一复位信号Reset1，当第一复位信号Reset1跳变为高电平时，第一复位单元将Qn节点10和Pn节点13均拉低至低电平，同时将输出端Gn14拉至高电平。
所述第一复位单元30包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。第十晶体管T10的源极连接Qn节点10，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL9。第十一晶体管T11的源极连接输出端Gn14，栅极和漏极均连接第一复位信号Reset1，第十二晶体管T12的源极连接Pn节点13，栅极连接第一复位信号Reset1，漏极连接低电压信号VGL。
第二复位单元连接电压信号VHL9、、输出端Gn14和第一复位信号Reset2，当第二复位信号Reset2跳变为高电平时，第二复位单元将输出端Gn14拉至低电平。
当第一复位信号Reset1跳变为高电平时，第二复位信号Reset2保持低电平。
当第二复位信号Reset2跳变为高电平时，第一复位信号Reset1保持低电平。
本实施例的技术效果在于，栅极驱动电路中，针对第n级电路，采用前级驱动电路中Qn-1节点输出信号和后级驱动电路中Qn+1节点输出信号二者交叠时的高电平时为第n级电路Qn节点预充电，当进行All Gate On显示状态时Qn-1节点、Qn+1节点相对于均为低电平，因此可以大幅降低Qn节点漏电的几率。同时本发明中Qn节点预充电单元在正反扫描时均使用高电压信号VGH，因此不会再电压信号源之间形成通路，可以有效的降低电路功耗。
实施例2
根据实施例1所述的栅极驱动电路，本实施例提供一种用于驱动上述栅极驱动电路的驱动方法。
正向扫描时该驱动方法的信号时序图如图5所示，扫描过程包括如下阶段a至阶段e。
正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平。
阶段a，第一输入信号Qn-111与第二输入信号Qn+112交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点10进行预充电。
阶段b，在阶段a中，Qn节点10被预充电，Qn节点10上拉单元中的第一电容C1维持Qn节点10处于高电平状态，Gn输出单元6中的第八晶体管T8处于导通状态，第二时钟信号的高电平输出到输出端Gn14。
阶段c，Qn节点上拉单元2中的第一电容C1继续维持Qn节点10处于高电平状态，而此时第二时钟信号的低电平将输出端Gn14电平拉低，当第一输入信号Qn-111与第二输入信号Qn+112同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点10被补充充电。
阶段d，当第一时钟信号为高电平时，Pn节点上拉单元4中的第六晶体管T6处于导通的状态，Pn节点13电平被拉高，Qn节点下拉单元3中的第五晶体管T5导通，此时Qn节点10电平被拉低到低电压信号VGL9。
阶段e，当Qn节点10变为低电平后，Pn节点下拉单元5的第七晶体管T7处于截止状态，当第一时钟跳变为高电平时第六晶体管T6导通，Pn节点13被充电，则第五晶体管T5和Gn输出端下拉单元7的第九晶体管T9均处于导通的状态，可以保证Qn节点10及输出端Gn14低电平的稳定，同时第二电容C2对Pn节点13的高电平具有一定的保持作用。
在正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平，因此第十晶体管T10、第十一晶体管T11和第十二晶体管T12及第十三晶体管T13均处于关闭状态。
All Gate On显示状态时，第一复位信号Reset1为高电平，第二复位信号Reset2为低电平：当第一复位信号Reset1跳变为高电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于导通状态，第十三晶体管T13均处于截断状态。此时，Qn节点10、Pn节点13均被拉至低电平，输出端Gn14被拉至高电平。
All Gate Off显示状态时，第一复位信号Reset1为低电平，第二复位信号Reset2为高电平：当第一复位信号Reset1为低电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截断状态，第十三晶体管T13均处于导通状态。此时，输出端Gn14被拉至低电平。
反向扫描阶段：
正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平
阶段1，第一输入信号Qn-111与第二输入信号Qn+112交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点10进行预充电。
阶段2，在阶段1中，Qn节点10被预充电，Qn节点10上拉单元中的第一电容C1维持Qn节点10处于高电平状态，Gn输出单元6中的第八晶体管T8处于导通状态，第二时钟信号的高电平输出到输出端Gn14。
阶段3，Qn节点上拉单元2中的第一电容C1继续维持Qn节点10处于高电平状态，而此时第二时钟信号的低电平将输出端Gn14电平拉低，当第一输入信号Qn-111与第二输入信号Qn+112同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点10被补充充电。
阶段4，当第一时钟信号为高电平时，Pn节点上拉单元4中的第六晶体管T6处于导通的状态，Pn节点13电平被拉高，Qn节点下拉单元3中的第五晶体管T5导通，此时Qn节点10电平被拉低到低电压信号VGL9。
阶段5，当Qn节点10变为低电平后，Pn节点下拉单元5的第七晶体管T7处于截止状态，当第一时钟跳变为高电平时第六晶体管T6导通，Pn节点13被充电，则第五晶体管T5和Gn输出端下拉单元7的第九晶体管T9均处于导通的状态，可以保证Qn节点10及输出端Gn14低电平的稳定，同时第二电容C2对Pn节点13的高电平具有一定的保持作用。
在正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平，因此第十晶体管T10、第十一晶体管T11和第十二晶体管T12及第十三晶体管T13均处于关闭状态。
All Gate On显示状态时，第一复位信号Reset1为高电平，第二复位信号Reset2为低电平：当第一复位信号Reset1跳变为高电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于导通状态，第十三晶体管T13均处于截断状态。此时，Qn节点、Pn节点均被拉至低电平，输出端Gn被拉至高电平。
All Gate Off显示状态时，第一复位信号Reset1为低电平，第二复位信号Reset2为高电平：当第一复位信号Reset1为低电平时，第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截断状态，第十三晶体管T13均处于导通状态。此时，输出端Gn被拉至低电平。
本实施例的技术效果在于，栅极驱动电路中，针对第n级电路，采用前级驱动电路中Qn-1节点输出信号和后级驱动电路中Qn+1节点输出信号二者交叠时的高电平时为第n级电路Qn节点预充电，当进行All Gate On显示状态时Qn-1节点、Qn+1节点相对于均为低电平，因此可以大幅降低Qn节点漏电的几率。同时本发明中Qn节点预充电单元在正反扫描时均使用高电压信号VGH，因此不会再电压信号源之间形成通路，可以有效的降低电路功耗。
实施例3
根据前述实施例1和实施例2，本实施例提供一种显示装置，该显示装置包括显示面板和外围驱动电路，所述显示面板可以是液晶显示面板、等离子显示面板、发光二极管显示面板或有机发光二极管显示面板等。所述外围驱动电路包括栅极驱动电路和图像信号驱动电路。所述栅极驱动电路采用如实施例1中所述的栅极驱动电路。本实施例所述的显示装置在运行时，其栅极驱动电路的工作过程如实施例2所述的栅极驱动方法进行工作。
本实施的技术效果在于，本实施例的显示装置，由于其栅极驱动电路信号输出稳定，因此其显示效果相对现有技术中的显示装置更为稳定，其更够大大降低画面拖影、抖动等现象。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：本发明中的栅极驱动电路中，针对第n级电路，采用前级驱动电路中Qn-1节点输出信号和后级驱动电路中Qn+1节点输出信号二者交叠时的高电平时为第n级电路Qn节点预充电，当进行All Gate On显示状态时Qn-1节点、Qn+1节点相对于均为低电平，因此可以大幅降低Qn节点漏电的几率。同时本发明中Qn节点预充电单元在正反扫描时均使用高电压信号VGH，因此不会再电压信号源之间形成通路，可以有效的降低电路功耗。
以上所述，仅为本发明的具体实施案例，本发明的保护范围并不局限于此，任何熟悉本技术的技术人员在本发明所述的技术规范内，对本发明的修改或替换，都应在本发明的保护范围之内。

Claims (10)

1.一种栅极驱动电路，该栅极驱动电路具有多级结构，其特征在于，第n级电路中包括：
Qn节点预充电单元，其在第一输入信号Qn-1、第二输出信号Qn+1的作用下控制高电压信号VGH与Qn节点之间的信号传输，由此对Qn节点进行预充电；
Qn节点上拉单元，其电连接在Qn节点与输出端Gn之间，用于维持Qn节点的高电平状态；
Qn节点下拉单元，其电连接在低电压信号VGL与Qn节点之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与Qn节点之间的信号传输，由此维持Qn节点的低电平状态；
Pn节点上拉单元，其电连接在高电压信号VGH与Pn节点之间，用于在第一时钟信号的作用下控制高电压信号VGH与Pn节点之间的信号传输，由此维持Pn节点的高电平状态；
Pn节点下拉单元，其电连接在低电压信号VGL与Pn节点之间，用于在Qn节点电压信号的作用下控制低电压信号VGL与Pn节点之间的信号传输，由此维持Pn节点的低电平状态；
Gn输出单元，其电连接在第二时钟信号与输出端Gn之间，用于在Qn节点电压信号的作用下控制第二时钟信号与输出端Gn之间的信号传输，由此输出Gn高电平信号；
Gn输出端下拉单元，其电连接在低电压信号VGL与输出端Gn之间，用于在Pn节点电压信号的作用下控制低电压信号VGL与输出端Gn之间的信号传输，由此维持输出端Gn的低电平状态；
第一复位单元，其连接低电压信号VHL、Qn节点、Pn节点、输出端Gn和第一复位信号，用于当第一复位信号跳变为高电平时，第一复位单元将Qn节点和Pn节点均拉低至低电平，同时将输出端Gn拉至高电平；
第二复位单元，其连接低电压信号VHL、输出端Gn和第二复位信号，用于当第二复位信号跳变为高电平时，将输出端Gn拉至低电平。
2.如权利要求1所述的栅极驱动电路，其特征在于，所述Qn节点预充电单元包括第一晶体管、第二晶体管、第三晶体管及第四晶体管；第一晶体管的源极与高电压信号VGH连接，第一晶体管的栅极与第二输出信号Qn+1连接，第一晶体管的漏极与第二晶体管的源极连接；第二晶体管的栅极连接第一输入信号Qn-1，第二晶体管的漏极连接第三晶体管的源极连接，并同时与Qn节点连接；第三晶体管的栅极与第一输入信号Qn-1连接，第三晶体管的漏极与第四晶体管的源极连接；第四晶体管的栅极与第二输出信号Qn+1连接，第四晶体管的漏极与高电压信号VGH连接。
3.如权利要求2所述的栅极驱动电路，其特征在于，所述Qn节点下拉单元包括第五晶体管，第五晶体管的源极连接Qn节点，第五晶体管的栅极连接Pn节点，第五晶体管的漏极连接低电压信号VGL。
4.如权利要求3所述的栅极驱动电路，其特征在于，所述Pn节点上拉单元包括第六晶体管和第二电容，所述第六晶体管的源极连接高电压信号VGH，第六晶体管的栅极连接第一时钟信号，第六晶体管的漏极连接Pn节点；第二电容两端分别连接Pn节点与低电压信号VGL。
5.如权利要求4所述的栅极驱动电路，其特征在于，所述Pn节点下拉单元包括第七晶体管，所述第七晶体管的源极连接Pn节点，第七晶体管的栅极连接Qn节点，第七晶体管的漏极连接低电压信号VGL。
6.如权利要求5所述的栅极驱动电路，其特征在于，所述Gn输出端下拉单元包括第九晶体管，所述第九晶体管的源极连接输出端Gn，第九晶体管的栅极连接Pn节点，第九晶体管的漏极连接低电压信号VGL。
7.如权利要求6所述的栅极驱动电路，其特征在于，所述第一复位单元包括第十晶体管、第十一晶体管和第十二晶体管；第十晶体管的源极连接Qn节点，栅极连接第一复位信号，漏极连接低电压信号VGL；第十一晶体管的源极连接输出端Gn，栅极和漏极均连接第一复位信号，第十二晶体管的源极连接Pn节点，栅极连接第一复位信号，漏极连接低电压信号VGL。
8.如权利要求7所述的栅极驱动电路，其特征在于，所述第二复位单元包括第十三晶体管，第十三晶体管的源极连接输出端Gn，栅极连接第二复位信号，漏极连接低电压信号VGL。
9.一种基于权利要求1-8中任一项所述的栅极驱动电路的驱动方法，其特征在于：
正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平；
阶段a，第一输入信号Qn-1与第二输入信号Qn+1交叠为高电平时，第一、二晶体管串联导通，第三、四晶体管也串联导通，同时对Qn节点进行预充电；
阶段b，在阶段a中，Qn节点被预充电，Qn节点上拉单元中的第一电容维持Qn节点处于高电平状态，Gn输出单元中的第八晶体管处于导通状态，第二时钟信号的高电平输出到输出端Gn；
阶段c，Qn节点上拉单元中的第一电容继续维持Qn节点处于高电平状态，而此时第二时钟信号的低电平将Gn输出端电平拉低，当第一输入信号Qn-1与第二输入信号Qn+1同时为高电平时，第一、二、三、四晶体管均处于串联导通状态，Qn节点被补充充电；
阶段d，当第一时钟信号为高电平时，Pn节点上拉单元中的第六晶体管处于导通的状态，Pn节点电平被拉高，Qn节点下拉单元中的第五晶体管导通，此时Qn节点电平被拉低到端VGL；
阶段e，当Qn节点变为低电平后，Pn节点下拉单元的第七晶体管处于截止状态，当第一时钟跳变为高电平时第六晶体管导通，Pn节点被充电，那么五晶体管和Gn输出端下拉单元的第九晶体管均处于导通的状态，可以保证Qn节点及Gn输出端低电平的稳定，同时第二电容对Pn节点的高电平具有一定的保持作用；
在正常显示状态下，第一复位信号Reset1及第二复位信号Reset2均保持低电平，因此第十晶体管、第十一晶体管和第十二晶体管及第十三晶体管均处于关闭状态；
全部栅极打开显示状态时，第一复位信号Reset1为高电平，第二复位信号Reset2为低电平：当第一复位信号Reset1跳变为高电平时，第十晶体管、第十一晶体管和第十二晶体管均处于导通状态，第十三晶体管均处于截断状态，此时，Qn节点、Pn节点均被拉至低电平，输出端Gn被拉至高电平；
全部栅极关闭显示状态时，第一复位信号Reset1为低电平，第二复位信号Reset2为高电平：当第一复位信号Reset1为低电平时，第十晶体管、第十一晶体管和第十二晶体管均处于截断状态，第十三晶体管均处于导通状态，此时，输出端Gn被拉至低电平。
10.一种显示装置，其特征在于，包含如权利要求1-8中任一项所述的栅极驱动电路。
CN201611161043.3A 2016-12-15 2016-12-15 一种栅极驱动电路及其驱动方法、显示装置 Active CN106782366B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611161043.3A CN106782366B (zh) 2016-12-15 2016-12-15 一种栅极驱动电路及其驱动方法、显示装置
PCT/CN2016/113033 WO2018107534A1 (zh) 2016-12-15 2016-12-29 一种栅极驱动电路及其驱动方法、显示装置
US15/327,304 US10803809B2 (en) 2016-12-15 2016-12-29 Gate driving circuit, driving method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611161043.3A CN106782366B (zh) 2016-12-15 2016-12-15 一种栅极驱动电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN106782366A true CN106782366A (zh) 2017-05-31
CN106782366B CN106782366B (zh) 2018-09-25

Family

ID=58887687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611161043.3A Active CN106782366B (zh) 2016-12-15 2016-12-15 一种栅极驱动电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US10803809B2 (zh)
CN (1) CN106782366B (zh)
WO (1) WO2018107534A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507595A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN107610631A (zh) * 2017-09-12 2018-01-19 武汉天马微电子有限公司 扫描驱动单元、电路、方法及显示面板
CN108766380A (zh) * 2018-05-30 2018-11-06 武汉华星光电技术有限公司 Goa电路
CN110767146A (zh) * 2019-10-25 2020-02-07 福建华佳彩有限公司 多级驱动电路
CN111754950A (zh) * 2020-07-10 2020-10-09 武汉华星光电技术有限公司 Goa电路、显示面板和显示装置
CN112992097A (zh) * 2021-03-31 2021-06-18 昆山龙腾光电股份有限公司 驱动方法、驱动电路及显示装置
US11238823B1 (en) 2020-07-30 2022-02-01 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit, display panel and display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010495B (zh) * 2017-11-17 2019-12-13 武汉华星光电技术有限公司 一种goa电路
CN111081183B (zh) * 2019-12-19 2023-07-25 武汉华星光电技术有限公司 Goa器件及显示面板
WO2021240574A1 (ja) * 2020-05-25 2021-12-02 シャープ株式会社 表示装置
US11869435B2 (en) * 2020-05-25 2024-01-09 Shar Kabushiki Kaisha Display device and proximity sensor control method
CN112885286B (zh) * 2021-02-25 2024-01-19 福建华佳彩有限公司 一种减少显示缺陷的gip电路及其控制方法
CN112885284B (zh) * 2021-02-25 2024-01-19 福建华佳彩有限公司 一种触控显示屏的gip电路及其控制方法
CN113053291B (zh) * 2021-03-23 2024-04-12 福建华佳彩有限公司 一种gip电路及其驱动方法
TWI770999B (zh) * 2021-05-12 2022-07-11 友達光電股份有限公司 電壓調變電路及其操作方法
CN113436580B (zh) * 2021-06-18 2022-06-10 武汉华星光电半导体显示技术有限公司 栅极驱动电路及显示面板
CN113823242B (zh) * 2021-10-14 2023-09-12 福建华佳彩有限公司 一种低功耗高稳定性的gip电路及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316189A1 (en) * 2007-06-25 2008-12-25 Choi Uk-Chul Display device
CN102915698A (zh) * 2012-10-18 2013-02-06 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104715732A (zh) * 2015-03-17 2015-06-17 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
CN106023946A (zh) * 2016-08-04 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN103928001B (zh) * 2013-12-31 2016-12-07 上海天马微电子有限公司 一种栅极驱动电路和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316189A1 (en) * 2007-06-25 2008-12-25 Choi Uk-Chul Display device
CN102915698A (zh) * 2012-10-18 2013-02-06 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104715732A (zh) * 2015-03-17 2015-06-17 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
CN106023946A (zh) * 2016-08-04 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610631A (zh) * 2017-09-12 2018-01-19 武汉天马微电子有限公司 扫描驱动单元、电路、方法及显示面板
CN107507595A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN108766380A (zh) * 2018-05-30 2018-11-06 武汉华星光电技术有限公司 Goa电路
CN110767146A (zh) * 2019-10-25 2020-02-07 福建华佳彩有限公司 多级驱动电路
CN111754950A (zh) * 2020-07-10 2020-10-09 武汉华星光电技术有限公司 Goa电路、显示面板和显示装置
US11238823B1 (en) 2020-07-30 2022-02-01 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit, display panel and display device
CN112992097A (zh) * 2021-03-31 2021-06-18 昆山龙腾光电股份有限公司 驱动方法、驱动电路及显示装置

Also Published As

Publication number Publication date
US10803809B2 (en) 2020-10-13
CN106782366B (zh) 2018-09-25
WO2018107534A1 (zh) 2018-06-21
US20190259338A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
CN106782366B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN103208262B (zh) 栅极驱动电路以及具有栅极驱动电路的显示装置
CN104464628B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN104517575B (zh) 移位寄存器及级传栅极驱动电路
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN103985363B (zh) 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN106782365B (zh) 一种栅极驱动电路及驱动方法、显示装置
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108010498A (zh) 一种goa电路及液晶面板、显示装置
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN106683631A (zh) 一种igzo薄膜晶体管的goa电路及显示装置
CN108231005A (zh) Amoled像素驱动电路、驱动方法、显示面板及终端
CN106652918A (zh) 一种goa单元及其驱动方法、goa电路、显示装置
CN105225635B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN109935188A (zh) 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN107958649A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106098002B (zh) 扫描驱动电路及具有该电路的平面显示装置
CN105609054B (zh) 一种发光控制电路及移位寄存器
CN107799062A (zh) 一种像素电路及其驱动方法、显示装置
CN109712552A (zh) Goa电路及显示面板
CN109698006A (zh) 移位寄存器及其驱动方法、级联驱动电路和显示装置
CN108766357A (zh) 信号合并电路、栅极驱动单元、栅极驱动电路和显示装置
CN105096811B (zh) Goa单元、栅极驱动电路及显示装置
CN106448588A (zh) Goa驱动电路及液晶显示装置
CN106652876A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant