CN105609054B - 一种发光控制电路及移位寄存器 - Google Patents

一种发光控制电路及移位寄存器 Download PDF

Info

Publication number
CN105609054B
CN105609054B CN201610110792.7A CN201610110792A CN105609054B CN 105609054 B CN105609054 B CN 105609054B CN 201610110792 A CN201610110792 A CN 201610110792A CN 105609054 B CN105609054 B CN 105609054B
Authority
CN
China
Prior art keywords
film transistor
clock signal
tft
thin film
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610110792.7A
Other languages
English (en)
Other versions
CN105609054A (zh
Inventor
阮伟文
吴锦坤
胡君文
田栋协
谢志生
苏君海
李建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201610110792.7A priority Critical patent/CN105609054B/zh
Publication of CN105609054A publication Critical patent/CN105609054A/zh
Application granted granted Critical
Publication of CN105609054B publication Critical patent/CN105609054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种发光控制电路，作为移位寄存器单元电路，包括：第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端，信号输入端、发光控制信号输出端和恒定高电平电压信号端和恒定低电平电压信号端，在信号输入端与发光控制信号输出端之间连接有输入控制单元、第一下拉单元和第二下拉单元、第一上拉单元和第二上拉单元；本发明还提供一种移位寄存器，输出级TFT第九薄膜晶体管和第十薄膜晶体管的栅极控制节点在各个工作阶段均有稳定可控的工作电压，而且第九薄膜晶体管和第十薄膜晶体管轮流导通，不存在同时关断的情况，本申请的技术方案实现电路输出信号波形稳定，栅极可靠性高，经过仿真验证，各级级联电路的输出信号波形稳定。

Description

一种发光控制电路及移位寄存器
技术领域
本发明涉及平板显示技术领域，具体涉及一种针对阵列基板驱动的发光控制电路及移位寄存器。
背景技术
有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，简称：AMOLED)是近年来发展比较迅速的平板显示技术。由于驱动有机发光二极管(OLED)需要较大电流，因受制于电子迁移率的影响，非晶硅(a-Si)技术很难满足需求；低温多晶硅(LTPS)技术的电子迁移率可达300cm2/V·s，适用于中小尺寸的AMOLED中。
由于工艺或者技术方面的原因，像素驱动电路需要通过像素补偿电路实现阈值电压补偿的功能。为了实现更好的显示效果，像素补偿电路工作在复位、数据写入、补偿等动作的时候不希望有机发光二极管(OLED)发光，故通常使用开关TFT控制主回路关断，避免OLED异常发光。
现有技术中，控制OLED发光的方案一般通过产生顺序脉冲信号，然后把顺序脉冲信号作逻辑运算产生移位发光控制信号，具体地，通过触发器产生顺序脉冲信号，再由PMOS构成的逻辑电路产生移位发光控制信号。例如公开号为CN100514419C的中国专利申请公开的技术方案，这类方案没有考虑到级联输出阈值电压损失的问题，导致若干级级联后波形电压可能无法维持。
还有的现有技术方案提到通过产生顺序脉冲信号，通过使用两路级联分别控制基数和偶数行，两路级联输出波形有一定的相位差，从而产生移位发光控制信号，例如公开号为CN102760406A的中国专利申请公开的技术方案。这类方案的缺点在于所需时钟信号倍增，对稳定性和可靠性有不利影响。
还有例如公开号为CN103886836B的中国专利申请公开的技术方案可以直接产生移位发光控制信号，但是存在输出级TFT同时关断的时刻(高阻态)，只能够靠寄生电容维持输出，可能会受到其他信号线的串扰影响。
发明内容
针对上述现有技术的不足，本发明提供一种发光控制电路及移位寄存器，解决了各级级联电路输出信号波形稳定，可靠性高的技术问题。
为解决上述问题，本发明采用的技术方案为：
本发明提供一种发光控制电路，作为移位寄存器单元电路，包括：第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端，信号输入端、发光控制信号输出端和恒定高电平电压信号端和恒定低电平电压信号端，在信号输入端与发光控制信号输出端之间连接有输入控制单元、第一下拉单元和第二下拉单元、第一上拉单元和第二上拉单元；
所述输入控制单元连接输入端、第二时钟信号输入端、第三时钟信号输入端，所述输入控制单元的两个输出端分别连接第一下拉单元和第二下拉单元的输入端，第一下拉单元和第二下拉单元的输出端分别连接第一、第二输出级薄膜晶体管的栅极，第一、第二输出级薄膜晶体管的第一源极/漏极分别连接恒定高电平电压信号端和恒定低电平电压信号端，第一、第二输出级薄膜晶体管的第二源极/漏极相连接为所述发光控制信号输出端，第一下拉单元和第二下拉单元的输出端之间还并联连接有第一上拉单元和第二上拉单元。
进一步地，所述输入控制单元设有第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管；
所述第一薄膜晶体管的栅极连接信号输入端，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接第一连接节点；
所述第二薄膜晶体管的栅极连接第二时钟信号输入端，其第一源极/漏极连接信号输入端，其第二源极/漏极连接第一电路节点；
所述第三薄膜晶体管的栅极连接第三时钟信号输入端，其第一源极/漏极连接信号输入端，其第二源极/漏极连接所述第一电路节点。
进一步地，所述第一下拉单元设有第四薄膜晶体管和第一电容、第二电容，所述第四薄膜晶体管的栅极连接所述第一连接节点，其第一源极/漏极连接恒定低电平电压信号端，其第二源极/漏极连接第二电路节点；
所述第一电容的第一节点连接所述第一连接节点，所述第一电容的第二节点连接第二时钟信号输入端；所述第二电容的第一节点连接第二电路节点，所述第二电容的第二节点连接第三时钟信号输入端。
进一步地，所述第二下拉单元设有第五薄膜晶体管、第六薄膜晶体管和第三电容、第四电容；
所述第五薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接所述第二连接节点，其第二源极/漏极连接第三时钟信号输入端；
所述第六薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接第三连接节点，其第二源极/漏极连接第一时钟信号输入端；
所述第三电容的第一节点连接所述第一电路节点，所述第三电容的第二节点连接所述第二连接节点；
所述第四电容的第一节点连接所述第一电路节点，所述第四电容的第二节点连接所述第三连接节点。
进一步地，所述第一上拉单元设有第七薄膜晶体管，所述第七薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接第二电路节点。
进一步地，所述第二上拉单元设有第八薄膜晶体管，所述第八薄膜晶体管的栅极连接所述第二电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接所述第一电路节点。
进一步地，所述发光控制电路还设有第九薄膜晶体管和第十薄膜晶体管，第九薄膜晶体管和第十薄膜晶体管分别为所述第一、第二输出级薄膜晶体管；
所述第九薄膜晶体管的栅极连接所述第二电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接发光控制信号输出端；
所述第十薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接发光控制信号输出端，其第二源极/漏极连接恒定低电平电压信号端。
本发明还提供一种移位寄存器，由所述发光控制电路组成，将所述发光控制电路级联形成移位寄存器，将前一级发光控制电路的发光控制信号输出端连接后一级发光控制电路的输入端。
进一步地，第一级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第一时钟信号输出端、第二时钟信号输出端和第三时钟信号输出端；
第二级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第二时钟信号输出端、第三时钟信号输出端和第一时钟信号输出端；
第三级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第三时钟信号输出端、第一时钟信号输出端和第二时钟信号输出端；
后面级联的每三级发光控制电路的时钟信号连接均以上述第一级至第三级发光控制电路的连接方式循环。
本发明的有益效果在于：
本发明针对AMOLED像素驱动电路提出一种普遍适用的移位寄存器电路。输出级TFT第九薄膜晶体管和第十薄膜晶体管的栅极控制节点在各个工作阶段均有稳定可控的工作电压，而且第九薄膜晶体管和第十薄膜晶体管轮流导通，不存在同时关断的情况，本申请的技术方案实现电路输出信号波形稳定，栅极可靠性高，经过仿真验证，各级级联电路的输出信号波形稳定。
附图说明
图1是本发明的发光控制电路的结构示意图；
图2是本发明的发光控制电路的电路连接图；
图3是本发明的发光控制电路的时序图；
图4是本发明的移位寄存器的级联连接结构示意图；
图5是本发明的移位寄存器的输出波形示意图。
具体实施方式
下面结合附图具体阐明本发明的实施方式，附图仅供参考和说明使用，不构成对本发明专利保护范围的限制。
如图1所示，本实施例提供一种发光控制电路，作为移位寄存器单元电路，包括：第一时钟信号输入端CK1、第二时钟信号输入端CK2、第三时钟信号输入端CK3，信号输入端IN、发光控制信号输出端OUT和恒定高电平电压信号端VGH和恒定低电平电压信号端VGL，在信号输入端IN与发光控制信号输出端OUT之间连接有输入控制单元1、第一下拉单元2和第二下拉单元3、第一上拉单元4和第二上拉单元5；
在本实施例中，如图1所示，所述发光控制电路共设有10个P沟道薄膜晶体管(M1～M10)和4个电容(C1～C4)。为了电路原理图的简洁起见，即使没有直接连线，图中所有具有相同标识的节点均表示连接在一起。该电路原理图的结构描述如下：
所述输入控制单元1连接输入端IN、第二时钟信号输入端CK2、第三时钟信号输入端CK2，所述输入控制单元1的两个输出端分别连接第一下拉单元2和第二下拉单元3的输入端，第一下拉单元2和第二下拉单元3的输出端分别连接第一、第二输出级薄膜晶体管的栅极，第一、第二输出级薄膜晶体管的第一源极/漏极分别连接恒定高电平电压信号端VGH和恒定低电平电压信号端VGL，第一、第二输出级薄膜晶体管的第二源极/漏极相连接为所述发光控制信号输出端OUT，第一下拉单元2和第二下拉单元3的输出端之间还并联连接有第一上拉单元4和第二上拉单元5。
在本实施例中，所述输入控制单元1设有第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3；
所述第一薄膜晶体管M1的栅极连接信号输入端IN，其第一源极/漏极连接恒定高电平电压信号端VGH，其第二源极/漏极连接第一连接节点NET1；
所述第二薄膜晶体管M2的栅极连接第二时钟信号输入端CK2，其第一源极/漏极连接信号输入端IN，其第二源极/漏极连接第一电路节点A；
所述第三薄膜晶体管M3的栅极连接第三时钟信号输入端CK3，其第一源极/漏极连接信号输入端IN，其第二源极/漏极连接所述第一电路节点A；
在本实施例中，所述第一下拉单元2设有第四薄膜晶体管M4和第一电容C1、第二电容C2，所述第四薄膜晶体管M4的栅极连接所述第一连接节点NET1，其第一源极/漏极连接恒定低电平电压信号端VGL，其第二源极/漏极连接第二电路节点B；
所述第一电容C1的第一节点连接所述第一连接节点NET1，所述第一电容C1的第二节点连接第二时钟信号输入端CK2；所述第二电容C2的第一节点连接第二电路节点B，所述第二电容C2的第二节点连接第三时钟信号输入端CK3。
在本实施例中，所述第二下拉单元3设有第五薄膜晶体管M5、第六薄膜晶体管M6和第三电容、第四电容；
所述第五薄膜晶体管M5的栅极连接所述第一电路节点A，其第一源极/漏极连接所述第二连接节点NET2，其第二源极/漏极连接第三时钟信号输入端CK3；
所述第六薄膜晶体管M6的栅极连接所述第一电路节点A，其第一源极/漏极连接第三连接节点NET3，其第二源极/漏极连接第一时钟信号输入端CK1；
所述第三电容C3的第一节点连接所述第一电路节点A，所述第三电容的第二节点连接所述第二连接节点NET2；
所述第四电容C4的第一节点连接所述第一电路节点A，所述第四电容的第二节点连接所述第三连接节点NET3。
在本实施例中，所述第一上拉单元4设有第七薄膜晶体管M7，所述第七薄膜晶体管M7的栅极连接所述第一电路节点A，其第一源极/漏极连接恒定高电平电压信号端VGH，其第二源极/漏极连接第二电路节点B。
在本实施例中，所述第二上拉单元5设有第八薄膜晶体管M8，所述第八薄膜晶体管M8的栅极连接所述第二电路节点B，其第一源极/漏极连接恒定高电平电压信号端VGH，其第二源极/漏极连接所述第一电路节点A。
在本实施例中，为了有效降低漏电流，维持第一电路节点A和第二电路节点B的电压稳定，第七薄膜晶体管M7和第八薄膜晶体管M8可以为双栅结构。
在本实施例中，所述发光控制电路还设有第九薄膜晶体管M9和第十薄膜晶体管M10，第九薄膜晶体管和第十薄膜晶体管分别为所述第一、第二输出级薄膜晶体管；
所述第九薄膜晶体管M9的栅极连接所述第二电路节点B，其第一源极/漏极连接恒定高电平电压信号端VGH，其第二源极/漏极连接发光控制信号输出端OUT；
所述第十薄膜晶体管M10的栅极连接所述第一电路节点A，其第一源极/漏极连接发光控制信号输出端OUT，其第二源极/漏极连接恒定低电平电压信号端VGL。
图3提供了该发光控制电路，即移位寄存器单元电路的时序波形。在这里，第一时钟信号波形为WCK1，第二时钟信号波形为WCK2，第三时钟信号波形为WCK3。WCK1、WCK2和WCK3的时钟频率和时钟周期均一致，WCK1、WCK2和WCK3是顺序并循环地输出低电平脉冲。在任意时刻中，WCK1、WCK2和WCK3最多只有一个时钟信号输出低电平。这三个时钟信号的高电平为VGH、低电平为VGL。
为了依次地产生扫描信号，把上述发光控制电路，即移位寄存器单元电路级联。由此，如图4所示，本发明还提供一种移位寄存器，由所述发光控制电路级联形成，将前一级(第N级)发光控制电路的发光控制信号输出端OUT连接后一级(第N+1级)发光控制电路的输入端IN，EM(N)为第N级发光控制电路的输出信号，同时也作为第N+1级发光控制电路的输入信号。每级发光控制电路的时钟信号输入端连接有所不同。各级的三个时钟信号输入端口连接描述如下：
第一级发光控制电路的第一时钟信号输入端CK1、第二时钟信号输入端CK2和第三时钟信号输入端CK3分别连接第一时钟信号输出端CK10、第二时钟信号输出端CK20和第三时钟信号输出端CK30；
第二级发光控制电路的第一时钟信号输入端CK1、第二时钟信号输入端CK2和第三时钟信号输入端CK3分别连接第二时钟信号输出端CK20、第三时钟信号输出端CK30和第一时钟信号输出端CK10；
第三级发光控制电路的第一时钟信号输入端CK1、第二时钟信号输入端CK2和第三时钟信号输入端CK3分别连接第三时钟信号输出端CK30、第一时钟信号输出端CK10和第二时钟信号输出端CK20；
其中，第一时钟信号输出端CK10、第二时钟信号输出端CK20和第三时钟信号输出端CK30未在图4中示出。
第四级发光控制电路的连接方法与第一级相同，第五级发光控制电路的连接方法与第二级相同，第六级发光控制电路的连接方法与第三级相同，后面级联的每三级发光控制电路的时钟信号连接均以上述第一级至第三级发光控制电路的连接方式循环。图5示出了图4中前四级发光控制电路的级联输出波形。
结合所述发光控制电路的电路原理图(图2)以及时序图(图3)，就该移位寄存器电路的工作过程进行推导分析。
T1阶段，信号输入端IN输入低电平(VGL)，第三时钟信号输入端CK3也为低电平，第一时钟信号输入端CK1和第二时钟信号输入端CK2为高电平(VGH)。这时第三薄膜晶体管M3导通，节点A低电平，节点B由于第七薄膜晶体管M7导通而拉高。第一薄膜晶体管M1导通，第一连接节点NET1为高电平，第四薄膜晶体管M4关断。此阶段节点B高电平，第九薄膜晶体管M9关断；节点A低电平，第十薄膜晶体管M10导通，故发光控制信号输出端OUT输出低电平。
T2阶段，信号输入端IN、第二时钟信号输入端CK2和第三时钟信号输入端CK3输入高电平，第一时钟信号输入端CK1为低电平。相对于T1阶段，第三时钟信号输入端CK3转变为高电平，第三薄膜晶体管M3关断。由于第一时钟信号输入端CK1由高电平跳变为低电平，第四电容C4和第六薄膜晶体管M6构成的自举电路把节点A拉低，节点B由于第七薄膜晶体管M7导通，为高电平。此阶段节点B高电平，第九薄膜晶体管M9关断；节点A电压比低电平更低，第十薄膜晶体管M10导通，发光控制信号输出端OUT输出低电平。
T3阶段，信号输入端IN、第一时钟信号输入端CK1和第三时钟信号输入端CK3输入高电平，第二时钟信号输入端CK2为低电平。这个阶段第一薄膜晶体管M1被关断，第二时钟信号输入端CK2从T2阶段的高电平跳变为低电平，第一连接节点NET1被拉低，第四薄膜晶体管M4导通，节点B为低电平。节点A由于第二薄膜晶体管M2、第八薄膜晶体管M8导通，为高电平。此阶段节点B低电平，第九薄膜晶体管M9导通；节点A高电平，第十薄膜晶体管M10关断，故发光控制信号输出端OUT输出高电平。
T4阶段，信号输入端IN、第一时钟信号输入端CK1和第二时钟信号输入端CK2输入高电平，第三时钟信号输入端CK3为低电平。这个阶段第一薄膜晶体管M1继续关断，由于第二时钟信号输入端CK2由低电平跳变为高电平，第一连接节点NET1节点被拉高，第四薄膜晶体管M4截止。第三时钟信号输入端CK3由高电平跳变为低电平，节点B电压被拉得更低。第三薄膜晶体管M3、第八薄膜晶体管M8导通，节点A为高电平。此阶段节点B电压比低电平更低，第九薄膜晶体管M9导通；节点A高电平，第十薄膜晶体管M10关断，故发光控制信号输出端OUT输出高电平。
T5阶段，信号输入端IN、第一时钟信号输入端CK1输入低电平，第二时钟信号输入端CK2和第三时钟信号输入端CK3输入高电平。这个阶段第一薄膜晶体管M1导通，第一连接节点NET1节点为高电平，第四薄膜晶体管M4继续关断。第三时钟信号输入端CK3由低电平跳变为高电平，节点B恢复为低电平。节点A由于第八薄膜晶体管M8导通继续维持T4阶段的高电平。此阶段节点B低电平，第九薄膜晶体管M9导通；节点A高电平，第十薄膜晶体管M10关断，故发光控制信号输出端OUT输出高电平。
T6阶段，信号输入端IN、第二时钟信号输入端CK2输入低电平，第一时钟信号输入端CK1和第三时钟信号输入端CK3输入高电平。第二薄膜晶体管M2导通，节点A为低电平。在第七薄膜晶体管M7的上拉作用下节点B为高电平。第一薄膜晶体管M1导通，第一连接节点NET1为高电平，故第四薄膜晶体管M4截止。此阶段节点B高电平，第九薄膜晶体管M9关断；节点A低电平，第十薄膜晶体管M10导通，故发光控制信号输出端OUT输出低电平。
T7阶段，信号输入端IN、第三时钟信号输入端CK3输入低电平，第一时钟信号输入端CK1和第二时钟信号输入端CK2输入高电平。第三时钟信号输入端CK3由高电平跳变为低电平，在第五薄膜晶体管M5和第三电容C3构成的自举电路使得A节点电压拉得更低。此阶段第三薄膜晶体管M3的源极和栅极均为低电平，而漏极节点A的电压更低，故第三薄膜晶体管M3工作在截止状态。在第七薄膜晶体管M7的上拉作用下，节点B为高电平。此阶段节点B高电平，第九薄膜晶体管M9关断；节点A电压比低电平更低，第十薄膜晶体管M10导通，故发光控制信号输出端OUT输出低电平。
T8阶段，信号输入端IN、第一时钟信号输入端CK1输入低电平，第二时钟信号输入端CK2和第三时钟信号输入端CK3输入高电平。此阶段与T7阶段类似，由第六薄膜晶体管M6和第四电容C4构成的自举电路使得A节点电压拉得更低。此阶段节点B高电平，第九薄膜晶体管M9关断；节点A电压比低电平更低，第十薄膜晶体管M10导通，故发光控制信号输出端OUT输出低电平。
后续阶段实际上就是重复T6～T8阶段的过程，故不再赘述。
如上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，在不偏离上述工作过程的前提下，对本申请的电路结构(图1)作各种修饰、电路元件的删减或者等效替换，应当予以保护。其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (8)

1.一种发光控制电路，作为移位寄存器单元电路，其特征在于，包括：第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端，信号输入端、发光控制信号输出端和恒定高电平电压信号端和恒定低电平电压信号端，在信号输入端与发光控制信号输出端之间连接有输入控制单元、第一下拉单元和第二下拉单元、第一上拉单元和第二上拉单元；
所述输入控制单元连接输入端、第二时钟信号输入端、第三时钟信号输入端，所述输入控制单元的两个输出端分别连接第一下拉单元和第二下拉单元的输入端，第一下拉单元和第二下拉单元的输出端分别连接第一、第二输出级薄膜晶体管的栅极，第一、第二输出级薄膜晶体管的第一源极/漏极分别连接恒定高电平电压信号端和恒定低电平电压信号端，第一、第二输出级薄膜晶体管的第二源极/漏极相连接为所述发光控制信号输出端，第一下拉单元和第二下拉单元的输出端之间还并联连接有第一上拉单元和第二上拉单元；
所述输入控制单元设有第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管；
所述第一薄膜晶体管的栅极连接信号输入端，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接第一连接节点；
所述第二薄膜晶体管的栅极连接第二时钟信号输入端，其第一源极/漏极连接信号输入端，其第二源极/漏极连接第一电路节点；
所述第三薄膜晶体管的栅极连接第三时钟信号输入端，其第一源极/漏极连接信号输入端，其第二源极/漏极连接所述第一电路节点。
2.根据权利要求1所述的发光控制电路，其特征在于：
所述第一下拉单元设有第四薄膜晶体管和第一电容、第二电容，所述第四薄膜晶体管的栅极连接所述第一连接节点，其第一源极/漏极连接恒定低电平电压信号端，其第二源极/漏极连接第二电路节点；
所述第一电容的第一节点连接所述第一连接节点，所述第一电容的第二节点连接第二时钟信号输入端；所述第二电容的第一节点连接第二电路节点，所述第二电容的第二节点连接第三时钟信号输入端。
3.根据权利要求2所述的发光控制电路，其特征在于：
所述第二下拉单元设有第五薄膜晶体管、第六薄膜晶体管和第三电容、第四电容；
所述第五薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接第二连接节点，其第二源极/漏极连接第三时钟信号输入端；
所述第六薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接第三连接节点，其第二源极/漏极连接第一时钟信号输入端；
所述第三电容的第一节点连接所述第一电路节点，所述第三电容的第二节点连接所述第二连接节点；
所述第四电容的第一节点连接所述第一电路节点，所述第四电容的第二节点连接所述第三连接节点。
4.根据权利要求3所述的发光控制电路，其特征在于：
所述第一上拉单元设有第七薄膜晶体管，所述第七薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接第二电路节点。
5.根据权利要求4所述的发光控制电路，其特征在于：
所述第二上拉单元设有第八薄膜晶体管，所述第八薄膜晶体管的栅极连接所述第二电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接所述第一电路节点。
6.根据权利要求5所述的发光控制电路，其特征在于：
还设有第九薄膜晶体管和第十薄膜晶体管，第九薄膜晶体管和第十薄膜晶体管分别为所述第一、第二输出级薄膜晶体管；
所述第九薄膜晶体管的栅极连接所述第二电路节点，其第一源极/漏极连接恒定高电平电压信号端，其第二源极/漏极连接发光控制信号输出端；
所述第十薄膜晶体管的栅极连接所述第一电路节点，其第一源极/漏极连接发光控制信号输出端，其第二源极/漏极连接恒定低电平电压信号端。
7.一种移位寄存器，由权利要求1至6中任一项所述的发光控制电路组成，其特征在于：将所述发光控制电路级联形成移位寄存器，将前一级发光控制电路的发光控制信号输出端连接后一级发光控制电路的输入端。
8.根据权利要求7所述的移位寄存器，其特征在于：
第一级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第一时钟信号输出端、第二时钟信号输出端和第三时钟信号输出端；
第二级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第二时钟信号输出端、第三时钟信号输出端和第一时钟信号输出端；
第三级发光控制电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接第三时钟信号输出端、第一时钟信号输出端和第二时钟信号输出端；
后面级联的每三级发光控制电路的时钟信号连接均以上述第一级至第三级发光控制电路的连接方式循环。
CN201610110792.7A 2016-02-29 2016-02-29 一种发光控制电路及移位寄存器 Active CN105609054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610110792.7A CN105609054B (zh) 2016-02-29 2016-02-29 一种发光控制电路及移位寄存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610110792.7A CN105609054B (zh) 2016-02-29 2016-02-29 一种发光控制电路及移位寄存器

Publications (2)

Publication Number Publication Date
CN105609054A CN105609054A (zh) 2016-05-25
CN105609054B true CN105609054B (zh) 2018-05-08

Family

ID=55988945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610110792.7A Active CN105609054B (zh) 2016-02-29 2016-02-29 一种发光控制电路及移位寄存器

Country Status (1)

Country Link
CN (1) CN105609054B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818749B (zh) * 2016-09-13 2020-12-15 上海和辉光电股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN106991984B (zh) * 2017-05-12 2018-05-18 惠科股份有限公司 移位元暂存电路及其应用的显示面板
CN107560769A (zh) * 2017-08-23 2018-01-09 上海交通大学 一种基于薄层面光源与压敏漆的全场压力测试系统
CN109427285B (zh) * 2017-08-31 2022-06-24 乐金显示有限公司 选通驱动电路和使用该选通驱动电路的电致发光显示器
CN107657918B (zh) 2017-09-29 2019-10-01 上海天马微电子有限公司 发光控制信号生成电路、其驱动方法及装置
CN108898988B (zh) * 2018-08-23 2022-04-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN113516949B (zh) * 2021-07-27 2022-04-26 武汉华星光电半导体显示技术有限公司 像素控制电路及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646992B1 (ko) * 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
TWI493557B (zh) * 2011-04-28 2015-07-21 Au Optronics Corp 移位暫存器電路
CN102760406B (zh) * 2012-07-13 2015-01-28 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
TWI497474B (zh) * 2013-12-25 2015-08-21 Au Optronics Corp 發光控制電路
CN104282285B (zh) * 2014-10-29 2016-06-22 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN104318904B (zh) * 2014-11-20 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
CN104835475B (zh) * 2015-06-08 2017-03-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置

Also Published As

Publication number Publication date
CN105609054A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105609054B (zh) 一种发光控制电路及移位寄存器
CN104318897B (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN107170407A (zh) 像素单元电路、像素电路、驱动方法和显示装置
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN106782366B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN103544917B (zh) 发光二极管像素单元电路、其驱动方法及显示面板
CN103400548B (zh) 像素驱动电路及其驱动方法、显示装置
CN107591125A (zh) 一种电致发光元件的驱动电路和驱动方法、显示装置
CN103198794B (zh) 像素电路及其驱动方法、有机发光显示面板及显示装置
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN107068066A (zh) 像素补偿电路及显示装置、驱动方法
CN105895003B (zh) 移位寄存器及其驱动方法、驱动电路
CN106652903A (zh) 一种oled像素电路及其驱动方法、显示装置
CN106652918A (zh) 一种goa单元及其驱动方法、goa电路、显示装置
CN103325338B (zh) 一种amoled驱动电路、驱动方法和显示装置
CN105405399B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN104680980A (zh) 像素驱动电路及其驱动方法、显示装置
CN107452338A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN106782322A (zh) Amoled像素驱动电路及amoled像素驱动方法
CN106067291A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN203480810U (zh) 一种像素电路及显示器
CN203311818U (zh) 发光二极管像素单元电路及显示面板
CN108039150A (zh) 移位寄存电路及移位寄存单元
CN109817165A (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN104200776A (zh) 改善OLED面板Mura缺陷的像素驱动电路及驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant