CN113823242B - 一种低功耗高稳定性的gip电路及其驱动方法 - Google Patents
一种低功耗高稳定性的gip电路及其驱动方法 Download PDFInfo
- Publication number
- CN113823242B CN113823242B CN202111197745.8A CN202111197745A CN113823242B CN 113823242 B CN113823242 B CN 113823242B CN 202111197745 A CN202111197745 A CN 202111197745A CN 113823242 B CN113823242 B CN 113823242B
- Authority
- CN
- China
- Prior art keywords
- kln
- point
- vgl
- electrode
- ckl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开一种低功耗高稳定性的GIP电路及其驱动方法，电路其包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14和电容C1；不仅降低了GIP电路的功耗，同时提高了GIP电路的稳定性，使得GIP电路中的Vth Shift范围达到‑4V~7V。
Description
技术领域
本发明涉及面板技术领域，尤其涉及一种低功耗高稳定性的GIP电路及其驱动方法。
背景技术
随着时代的发展与技术的进步，人们对手机等产品的外观要求也日趋挑剔，这就促进了电子类产品朝着轻、薄和省功耗的方向不断的发展。全面屏显示器不仅提升了产品的颜值，让产品的看上去更有科技感，并且让产品正面的面积可以容纳更大的屏幕，提升用户的视觉体验。所以说全面屏技术已经成为目前显示装置的一种流行趋势
为了提高屏幕的屏占比，缩减屏幕的边框已经成为当前技术发展的必然趋势。在主动式矩阵液晶显示器(Active Matrix Liquid Crystal Display)中每个像素具有一个TFT，其栅极(Gate)连接至水平方向扫描线，源极(Drain)连接至垂直方向的资料线，而源极(Source)則连接至像素电极。若在水平方向的某一条扫描线上施加足够的正电压，会使得該条线上所有的TFT打开，此时该条线上的像素电极会与垂直方向的资料线连接，而将资料线上的视讯信号电压写入像素中，控制不同液晶的透光度进而达到控制色彩的效果。在对面板的扫描驱动进行设计时，传统技术采用的而是的COF和COG工艺，这种技术得到的产品不仅左右边框大，而且成本也高。而另一种新的GIP技术即Gate In Panel，基本概念是将LCD Panel的栅极驱动器集成在玻璃基板上，来代替由外接硅晶片的一种技术，不仅节省成本降低边框，同时也可以省去栅极方向绑定的工艺，对提升产能极为有利，并提高TFT-LCD面板的集成度。
GIP技术不仅减少了栅极驱动IC的使用量，同时能够缩减显示面板的边框，实现窄边框的设计，是一种值得重视技术。在目前的GIP电路面板中，GIP电路占有较大比率的功耗，并且存在随着使用时间的增长，GIP电路中的TFT Vth（阈值电压）会产生漂移，从而造成GIP失效的问题。
发明内容
本发明的目的在于提供一种低功耗高稳定性的GIP电路及其驱动方法。
本发明采用的技术方案是：
一种低功耗高稳定性的GIP电路，其包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14和电容C1；
T1的栅极连接KLn-1，T1的漏极连接Q点，T1的源极连接VGH；
T2的栅极连接KLn+1(RST)，T2的漏极连接VGL，T2的源极连接KLn；
T3的栅极连接P点，T3的漏极连接KLN，T3的源极连接VGL；
T4的栅极连接Q点，T4的漏极连接VGH，T4的源极连接Gn；
T5的栅极连接P点，T5的漏极连接Gn，T5的源极连接VGL；
T6的栅极连接P点，T6的漏极连接KLn，T6的源极连接VGL；
T7的栅极连接Q点，T7的漏极连接P点，T7的源极连接VGL；
T8的栅极和源极分别连接CKL，T8的漏极连接P点；
T9的栅极连接CKLB，T9的漏极连接P点，T9的源极连接VGL；
T10的栅极连接KLn+1，T10的漏极连接Gn，T10的源极连接VGL；
T11的栅极连接KLn+1，T11的漏极连接KLn，T11的源极连接VGL；
T12的栅极连接KLn+1(RST)，T12漏极连接KLN，T12的源极连接Q点；
T13的栅极连接P点，T13的漏极连接Q点，T13的源极连接KLn；
T14的栅极连接Q点，T14的漏极连接CKL，T14的源极连接KLn；
C1的一极板连接Q点，C1的另一极板连接KLn。
进一步地，GIP驱动电路阵列设置于显示面板上，且位于所述显示面板的一侧。
进一步地，显示面板为OLED显示面板或者LCD显示面板。
进一步地，还包括驱动IC，KLn-1、Gn和KLn +1与驱动IC连接。
进一步地，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14均为薄膜晶体管。
一种低功耗高稳定性的GIP电路的驱动方法，应用于所述的一种低功耗高稳定性的GIP电路，方法包括以下步骤：
在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位。
在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；
在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；
在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。
本发明采用以上技术方案，为了进一步的降低GIP电路的功耗，同时提高GIP电路的稳定性，改善由于Vth Shift（阈值电压漂移）造成的GIP电路失效的问题，本发明的14T1CGIP电路结构，不仅降低了GIP电路的功耗，同时提高了GIP电路的稳定性，使得GIP电路中的Vth Shift范围达到-4V~7V。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为本发明一种低功耗高稳定性的GIP电路的结构示意图；
图2为本发明一种低功耗高稳定性的GIP电路的区块图；
图3为本发明一种低功耗高稳定性的GIP电路的时序图；
图4为本发明一种低功耗高稳定性的GIP电路的预充阶段示意图；
图5为本发明一种低功耗高稳定性的GIP电路的输出阶段示意图；
图6为本发明一种低功耗高稳定性的GIP电路的下拉阶段示意图；
图7为本发明一种低功耗高稳定性的GIP电路的下拉维持阶段示意图；
图8为本发明一种低功耗高稳定性的GIP电路的仿真模拟结果；
图9为本发明一种低功耗高稳定性的GIP电路的TFT Vth负向漂移仿真模拟结果；
图10为本发明一种低功耗高稳定性的GIP电路的TFT Vth正向漂移仿真模拟结果；
图11为现有技术的8T1C的GIP电路示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
在目前的GIP电路面板中，GIP电路占有较大比率的功耗，并且存在随着使用时间的增长，GIP电路中的TFT Vth（阈值电压）会产生漂移，从而造成GIP失效的问题。
为了进一步的降低GIP电路的功耗，同时提高GIP电路的稳定性，改善由于VthShift（阈值电压漂移）造成的GIP电路失效的问题，如图1至10之一所示，本发明公开了一种低功耗高稳定性的GIP电路，不仅降低了GIP电路的功耗，同时提高了GIP电路的稳定性，使得GIP电路中的Vth Shift范围达到-4V~7V。
本发明一种低功耗高稳定性的GIP电路，其包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14和电容C1；
T1的栅极连接KLn-1，T1的漏极连接Q点，T1的源极连接VGH；
T2的栅极连接KLn+1(RST)，T2的漏极连接VGL，T2的源极连接KLn；
T3的栅极连接P点，T3的漏极连接KLN，T3的源极连接VGL；
T4的栅极连接Q点，T4的漏极连接VGH，T4的源极连接Gn；
T5的栅极连接P点，T5的漏极连接Gn，T5的源极连接VGL；
T6的栅极连接P点，T6的漏极连接KLn，T6的源极连接VGL；
T7的栅极连接Q点，T7的漏极连接P点，T7的源极连接VGL；
T8的栅极和源极分别连接CKL，T8的漏极连接P点；
T9的栅极连接CKLB，T9的漏极连接P点，T9的源极连接VGL；
T10的栅极连接KLn+1，T10的漏极连接Gn，T10的源极连接VGL；
T11的栅极连接KLn+1，T11的漏极连接KLn，T11的源极连接VGL；
T12的栅极连接KLn+1(RST)，T12漏极连接KLN，T12的源极连接Q点；
T13的栅极连接P点，T13的漏极连接Q点，T13的源极连接KLn；
T14的栅极连接Q点，T14的漏极连接CKL，T14的源极连接KLn；
C1的一极板连接Q点，C1的另一极板连接KLn。
进一步地，GIP驱动电路阵列设置于显示面板上，且位于所述显示面板的一侧。
进一步地，显示面板为OLED显示面板或者LCD显示面板。
进一步地，还包括驱动IC，KLn-1、Gn和KLn +1与驱动IC连接。
进一步地，晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14均为薄膜晶体管。
一种低功耗高稳定性的GIP电路的驱动方法，应用于所述的一种低功耗高稳定性的GIP电路，方法包括以下步骤：
在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位。
在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；
在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；
在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。
下面就本发明的具体工作原理做详细说明：
如图1所示为本发明提出的14T1C的GIP电路；如图11所示为一般的8T1C GIP电路。对比可知： 在14T1C GIP电路中，共有14个TFT和1个电容组成，在8T1C中有8个TFT和1个电容组成。在14T1C和8T1C的GIP电路图中，T4均为提供输出信号Gn的输出TFT，所以T4的W/L比较大（即TFT整体大小较大），根据功率计算公式P=fCKL*CCKL*VCKL 2+VCKLI，fCKL*CCKL*VCKL 2为动态功率（fCKL为频率；CCKL为CKL上的寄生电容，VCKL为电压摆动），VCKLI为静态功率（I为电流），在8T1C电路中，由于CKL连接在T4源极上（面积较大，其寄生电容较大），而在14T1C电路中CKL连接在T14源极上，且T4是靠直流电进行输出驱动，所以本发明提出的14T1C GIP电路中CKL所消耗的功率将远小于其对比电路8T1C，本发明通过在输出TFT的源极引入直流电的方式，达到了降低GIP电路功耗的目的，同时利用T14输出的KLn和串联TFT T2/T12、T3/T13共同作用，实现Q点稳压电路，达到提高GIP稳定性的目的。
图2是本发明提出的14T1C GIP电路区块图： 在该GIP电路中，主要分由4个模块组成，即由T1组成的预充模块A，由T4和T14/C1组成的输出和输出稳压模块B，由T2/T12/T10/T11组成的下拉模块C。由T3/T5/T6/T7/T8/T9/T13稳压模块D。
图3是本发明GIP电路的时序图：在该时序图中，将其分割为四个时间段，即预充期间t1、输出期间t2、下拉期间t3、下拉维持期间t4，每个阶段对应的TFT工作状态不一，下面会有详细的图文介绍。
图4 14T1C预充阶段示意图：该示意图对应图3的t1时刻，此时CKLB、STV/KLn-1和VGH为高电位，KLn+1/RST、CKL和VGL此时为低电位。T1打开，Q点通过T1被VGH充至高电位，由于此时Q点为高电位， T4/T7/T14打开，Gn通过T4被VGH充至高电位V1，KLn通过T14被CKL下拉维持在低电位，同时由于CKLB为高电位T9被打开，P点通过T7和T9被VGL下拉维持在低电位。
图5 14T1C输出阶段示意图：该示意图对应图3的t2时刻，此时VGH、CKL和Q点为高电位，STV/KLn-1、KLn+1/RST 、CKLB和VGL此时为低电位。此时由于Q点高电位，对应的T4/T7/T14打开，P点通过T7被VGL下拉维持在低电位，由于此时CKL为高电位，KLn通过T14输出高电位，C1的Q点被耦合至2H的高电位。由于此时T4打开，Q点变为两倍压，此时的Gn通过T4电位由V1升至V2。
图6 14T1C下拉阶段示意图：该示意图对应图3的t3时刻，此时VGH、CKLB和KLn+1/RST为高电位，VGL、CKL和STV/KLn-1为低电位。此时由于KLn+1/RST为高电位，对应的T2/T10/T11/T12打开，Q点通过T2和T12被VGL下拉至低电位，KLn通过T11被VGL下拉至低电位。Gn通过T10被VGL下拉至低电位，P点通过T9被VGL下拉维持在低电位。
图7 14T1C下拉维持阶段示意图：该示意图对应图3的t4时刻，此时VGH和CKL为高电位，其余信号均为为低电位。此时由于CKL为高电位，T8被打开，P点通过T8被CKL上拉至高电位，由于此时P点为高电位，T3/T5/T6/T13均被打开，使得Q点通过T3/T13被VGL下拉维持在低电位，KLn和Gn分别通过T6和T5被VGL下拉维持在低电位。
图8 14T1C仿真模拟结果示意图：该图表示采用该GIP电路设计，各节点能够稳定维持在相应的工作状态，输出信号Gn和KLn能够稳定的输出。
图9 14T1C Vth负向漂移的仿真模拟结果示意图：该图表示采用该GIP电路设计，当GIP电路的Vth往负向漂移4V时，电路中的各节点能够稳定维持在相应的工作状态，输出信号Gn和KLn能够稳定的输出。
图10 14T1C Vth正向漂移的仿真模拟结果示意图：该图表示采用该GIP电路设计，当GIP电路的Vth往正向漂移7V时，电路中的各节点能够稳定维持在相应的工作状态，输出信号Gn和KLn能够稳定的输出。
本发明采用以上技术方案，为了进一步的降低GIP电路的功耗，同时提高GIP电路的稳定性，改善由于Vth Shift（阈值电压漂移）造成的GIP电路失效的问题，本发明的14T1CGIP电路结构，不仅降低了GIP电路的功耗，同时提高了GIP电路的稳定性，使得GIP电路中的Vth Shift范围达到-4V~7V。
Claims (6)
1.一种低功耗高稳定性的GIP电路的驱动方法，电路包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14和电容C1；
T1的栅极连接KLn-1，T1的漏极连接Q点，T1的源极连接VGH；
T2的栅极连接KLn+1(RST)，T2的漏极连接VGL，T2的源极连接KLn；
T3的栅极连接P点，T3的漏极连接KLN，T3的源极连接VGL；
T4的栅极连接Q点，T4的漏极连接VGH，T4的源极连接Gn；
T5的栅极连接P点，T5的漏极连接Gn，T5的源极连接VGL；
T6的栅极连接P点，T6的漏极连接KLn，T6的源极连接VGL；
T7的栅极连接Q点，T7的漏极连接P点，T7的源极连接VGL；
T8的栅极和源极分别连接CKL，T8的漏极连接P点；
T9的栅极连接CKLB，T9的漏极连接P点，T9的源极连接VGL；
T10的栅极连接KLn+1，T10的漏极连接Gn，T10的源极连接VGL；
T11的栅极连接KLn+1，T11的漏极连接KLn，T11的源极连接VGL；
T12的栅极连接KLn+1(RST)，T12漏极连接KLN，T12的源极连接Q点；
T13的栅极连接P点，T13的漏极连接Q点，T13的源极连接KLn；
T14的栅极连接Q点，T14的漏极连接CKL，T14的源极连接KLn；
C1的一极板连接Q点，C1的另一极板连接KLn；其特征在于：方法包括以下步骤：
在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位；
在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；
在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；
在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。
2.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：GIP驱动电路阵列设置于显示面板上，且位于所述显示面板的一侧。
3.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：显示面板为OLED显示面板或者LCD显示面板。
4.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：还包括驱动IC，KLn-1、Gn和KLn +1与驱动IC连接。
5.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14均为薄膜晶体管。
6.一种低功耗高稳定性的GIP电路的驱动方法，采用权利要求1至5之一所述的一种低功耗高稳定性的GIP电路，其特征在于：方法包括以下步骤：
在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位；
在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；
在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；
在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111197745.8A CN113823242B (zh) | 2021-10-14 | 2021-10-14 | 一种低功耗高稳定性的gip电路及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111197745.8A CN113823242B (zh) | 2021-10-14 | 2021-10-14 | 一种低功耗高稳定性的gip电路及其驱动方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113823242A CN113823242A (zh) | 2021-12-21 |
| CN113823242B true CN113823242B (zh) | 2023-09-12 |
Family
ID=78916505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111197745.8A Active CN113823242B (zh) | 2021-10-14 | 2021-10-14 | 一种低功耗高稳定性的gip电路及其驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113823242B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170136089A (ko) * | 2016-05-31 | 2017-12-11 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 이를 이용한 표시 장치 |
| CN213545875U (zh) * | 2020-10-28 | 2021-06-25 | 福建华佳彩有限公司 | 一种单级多输出gip驱动电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078019B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN106782366B (zh) * | 2016-12-15 | 2018-09-25 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及其驱动方法、显示装置 |
-
2021
- 2021-10-14 CN CN202111197745.8A patent/CN113823242B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170136089A (ko) * | 2016-05-31 | 2017-12-11 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 이를 이용한 표시 장치 |
| CN213545875U (zh) * | 2020-10-28 | 2021-06-25 | 福建华佳彩有限公司 | 一种单级多输出gip驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113823242A (zh) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019134221A1 (zh) | Goa电路 | |
| CN108766380B (zh) | Goa电路 | |
| KR101310378B1 (ko) | 액정표시장치 | |
| US9721522B2 (en) | Array substrate including a charge sharing unit, driving method thereof, and display device | |
| CN108564930B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| WO2016161694A1 (zh) | 基于p型薄膜晶体管的goa电路 | |
| CN109509459B (zh) | Goa电路及显示装置 | |
| JPH0981089A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US11482184B2 (en) | Row drive circuit of array substrate and display device | |
| US10796780B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display apparatus | |
| WO2019090875A1 (zh) | Goa电路 | |
| US20150009113A1 (en) | Gate Driver on Array Circuit | |
| CN106531107B (zh) | Goa电路 | |
| US7561138B2 (en) | Liquid crystal display device and method of driving the same | |
| CN213545875U (zh) | 一种单级多输出gip驱动电路 | |
| US10386663B2 (en) | GOA circuit and liquid crystal display device | |
| CN112447151A (zh) | 一种单级多输出gip驱动电路及驱动方法 | |
| US11462187B2 (en) | Row drive circuit of array substrate and display device | |
| CN213519205U (zh) | 一种新型双输出gip电路 | |
| CN112150960A (zh) | 一种双输出gip电路 | |
| CN112527149A (zh) | 一种提升显示稳定性的gip电路及驱动方法 | |
| CN113724668A (zh) | 一种提高gip稳定性的多输出gip电路及其驱动方法 | |
| CN113823242B (zh) | 一种低功耗高稳定性的gip电路及其驱动方法 | |
| CN213844093U (zh) | 一种gip电路 | |
| CN113763902A (zh) | 一种16t1c多输出gip电路及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |