CN106663505B - 电气配线构件的制造方法、以及电气配线构件 - Google Patents

电气配线构件的制造方法、以及电气配线构件 Download PDF

Info

Publication number
CN106663505B
CN106663505B CN201580043893.0A CN201580043893A CN106663505B CN 106663505 B CN106663505 B CN 106663505B CN 201580043893 A CN201580043893 A CN 201580043893A CN 106663505 B CN106663505 B CN 106663505B
Authority
CN
China
Prior art keywords
layer
cuno
layers
blackening layer
systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580043893.0A
Other languages
English (en)
Other versions
CN106663505A (zh
Inventor
滩秀明
上藤弘明
滋野博誉
坂田喜博
松井佑树
高山久弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissha Printing Co Ltd
Original Assignee
Nissha Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014225611A external-priority patent/JP2016091832A/ja
Priority claimed from JP2015067616A external-priority patent/JP6041922B2/ja
Application filed by Nissha Printing Co Ltd filed Critical Nissha Printing Co Ltd
Publication of CN106663505A publication Critical patent/CN106663505A/zh
Application granted granted Critical
Publication of CN106663505B publication Critical patent/CN106663505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/082—Compounds containing nitrogen and non-metals and optionally metals
    • C01B21/0821—Oxynitrides of metals, boron or silicon
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/003—Apparatus or processes specially adapted for manufacturing conductors or cables using irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0094—Shielding materials being light-transmitting, e.g. transparent, translucent
    • H05K9/0096—Shielding materials being light-transmitting, e.g. transparent, translucent for television displays, e.g. plasma display panel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明的课题为通过探索维持蚀刻控制性并且蚀刻速度与铜配线相近的材料作为黑化层的材料，从而提供具有铜配线与黑化层的层叠结构的电气配线构件的制造方法、以及电气配线构件。关于作为解决本发明课题的方法，本发明的电气配线构件的制造方法具有：在基材的至少一个主面上形成Cu层3和CuNO系黑化层(2a、2b)的层叠膜6的工序、在层叠膜6上的规定区域形成抗蚀剂层4a的工序、通过使层叠膜6与蚀刻液接触从而除去层叠膜6的一部分区域的工序。

Description

电气配线构件的制造方法、以及电气配线构件
技术领域
本发明涉及电气配线构件的制造方法、以及电气配线构件，涉及例如形成于触摸面板、电磁波屏蔽材料的电气配线构件。
背景技术
近年来，随着显示装置的功能高度化和利用增加，安装于显示装置表面的触摸面板、电磁波屏蔽材料的改良开发的必要性日益增加。特别是，智能手机、平板终端等小型设备由于使用者与显示装置的距离近，因此对显示装置的目视确认性的提高要求越来越高。例如，在安装于显示装置表面的触摸面板的领域中，正在研究代替作为配线材料历来主要使用的导电性透明材料(ITO、IZO等)，使用成本平衡优异且电阻值比ITO、IZO等低1～2位数的铜配线。在使用铜配线的情况下，当从外部目视确认触摸面板时，由于因铜配线的表面反射而会使得铜配线的存在引人注目，因此为了防止它，对铜配线的表面进行黑化处理。在电磁波屏蔽材料的领域中，也出于同样的目的对铜配线图案的表面进行了黑化处理。
在触摸面板、电磁波屏蔽材料的制造过程中，包含黑化处理的制造方法存在各种各样的方法，已知有例如以下所示的方法。
例如，专利文献1中记载了一种透明导电材料的制造方法，其包含如下工序：准备层叠体的工序，所述层叠体在透明基材的一面侧具有由包含银粒子和粘合剂树脂的导电性组合物构成的导电性图案层；以及使上述层叠体与金属黑化处理液接触，形成黑化层的工序，所述金属黑化处理液为溶解有碲的盐酸溶液，该盐酸溶液中的碲的浓度(氧化物换算浓度)为0.01～0.45重量％，盐酸浓度为0.05～8重量％。
此外，专利文献2中记载了如下方法：在预处理槽中进行导电性基材的脱脂或酸处理等预处理，然后在镀敷槽中，使金属析出于导电性基材上，进而，依次使其通过水洗槽、黑化处理槽、水洗槽、防锈处理槽、水洗槽，在各槽中，将析出于导电性基材上的金属表面进行黑化。
进而，专利文献3中记载了一种触摸面板的制造方法，其特征在于，按照如下步骤形成上部传感器电极的网格状导电性细线，所述网格状导电性细线具有金属或合金的层以及在该层上形成的黑化层，所述制造方法包含下述步骤：在透明基体上形成金属层或合金层的步骤、在金属层或合金层形成电极图案的步骤、在金属层或合金层上形成黑化层的步骤、除去电极以外的部分的黑化层的步骤。
现有技术文献
专利文献
专利文献1:日本特开2011-82211号公报
专利文献2:日本特开2013-239722号公报
专利文献3:日本特开2012-94115号公报
发明内容
发明所要解决的课题
在使用铜配线(Cu层)与黑化层的层叠结构的技术中，当通过蚀刻将铜配线、黑化层这样的化学性质不同的材料进行图案形成时，由于铜配线和黑化层的蚀刻速度不同，因此蚀刻量会产生偏差，这种情况会造成问题。例如，如果(A)铜配线的蚀刻速度比黑化层的蚀刻速度快，则Cu层容易在大面积上被除去，因此铜配线变细，作为其结果，电阻会升高。另一方面，如果(B)黑化层的蚀刻速度比铜配线的蚀刻速度快，则黑化层容易在大面积上被除去，因此铜配线的表面的一部分无法完全被黑化层覆盖而会露出。因此，黑化层的原本的目的即抑止铜配线的表面反射变得不充分。也可以考虑分开使用用于将铜配线图案形成的蚀刻液和用于将黑化层图案形成的蚀刻液，但在该情况下蚀刻工序增多，工序变得复杂，这也是大问题。
通常，黑化层比铜配线更难以被蚀刻，因此导致上述(A)，即铜配线变细，电阻会增加。也可以考虑对蚀刻液下功夫，但如果使用例如侵蚀力强的蚀刻液，则蚀刻控制性变低，因此想要应用于近年来要求的线宽细的铜配线时，无法保持所设计那样的线宽。
鉴于这样的情况，本发明的目的在于，通过探索维持蚀刻控制性并且蚀刻速度与铜配线相近的材料作为黑化层的材料，从而提供具有铜配线与黑化层的层叠结构的电气配线构件的制造方法、以及电气配线构件。
用于解决课题的方法
本发明人进行了利用湿式蚀刻除去通过将作为铜配线的材料的Cu层与黑化层进行层叠而构成的各种膜的一部分区域的试验，结果发现了作为维持蚀刻控制性并且蚀刻速度与Cu相近的黑化层的材料，使用CuNO系的组合物(CuNO、CuO、CuN)为佳。
能够解决上述课题的本发明的电气配线构件的制造方法具有下述工序：在基材的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜的工序、在上述层叠膜上的规定区域形成抗蚀剂层的工序、通过使上述层叠膜与蚀刻液接触从而除去上述层叠膜的一部分区域的工序。由于Cu层与CuNO系黑化层的蚀刻速度相近，因而能够使得通过蚀刻除去Cu层与CuNO系黑化层的层叠膜的一部分区域而残留的Cu层的宽度和残留的CuNO系黑化层的宽度相近。因此，能够改善因Cu层变得过窄而导致电阻升高、或者因黑化层变得过窄而导致Cu层露出这样的问题。
上述电气配线构件的制造方法中，CuNO系黑化层优选为CuNO黑化层。这是因为能够使铜配线与黑化层的蚀刻速度更相近。
上述电气配线构件的制造方法中，进一步优选将CuNO黑化层设为CuNxOy层(0.01≤x≤0.05，0.01≤y≤0.35)。
上述电气配线构件的制造方法中，形成上述CuNO系黑化层的工序优选通过在至少存在氮气和氧气的气氛中溅射Cu来进行。由此，能够容易地形成包含了氮和氧原子的Cu层即CuNO系黑化层。
上述电气配线构件的制造方法中，优选在上述基材的至少一个主面上形成第一CuNO系黑化层、在该第一CuNO系黑化层上形成Cu层、在该Cu层上形成第二CuNO系黑化层。
上述电气配线构件的制造方法中，上述层叠膜中的CuNO系黑化层的合计膜厚优选为10～400nm。
上述电气配线构件的制造方法中，优选通过除去上述层叠膜的一部分区域的工序将上述层叠膜制成网格图案。通过将Cu层和CuNO系黑化层形成为网格图案，从而能够提高电气配线构件的光透过率，因而能够抑制反射率。
能够解决上述课题的本发明的电气配线构件具有基材、以及在该基材的至少一个主面上形成的层叠膜，该层叠膜包含Cu层与CuNO系黑化层并且形成了图案。
上述电气配线构件中，上述CuNO系黑化层优选为CuNO黑化层。
上述电气配线构件中，上述CuNO黑化层优选为CuNxOy层(0.01≤x≤0.05，0.01≤y≤0.35)。
能够解决上述课题的电气配线构件的制造装置具有：密闭壳体、形成于该密闭壳体内的基材卷出卷盘、基材卷取卷盘、形成于该密闭壳体内的第一隔室、与该第一隔室相邻的第二隔室、与该第二隔室相邻的第三隔室，在上述第一隔室～第三隔室中均配置有Cu靶材，在上述第一隔室～第三隔室中的至少一个隔室形成有氧气和/或氮气的导入口。
上述电气配线构件的制造装置中，希望上述导入口形成于上述第一隔室以及第三隔室。
此外，本发明人等如后述实施例所示，研究了在改变氧气以及氮气的导入量的条件并利用溅射形成各种黑化层时的、各黑化层的消光系数和反射率。其结果是可知如果使用通过控制导入气体的组成比而得到的消光系数1.0以上1.8以下的黑化层，则能够抑制反射率。并且发现了，通过除了这样的黑化层以外，还层叠折射率与黑化层不同的电介质层，从而能够进一步抑制反射率。
(2955)
即，此时的电气配线构件的制造方法的宗旨在于，具有：在基材的至少一个主面上形成依次层叠有Cu层与CuNO系黑化层的层叠膜的工序、在层叠膜上的规定区域形成抗蚀剂层的工序、通过使层叠膜与蚀刻液接触从而除去层叠膜的未被抗蚀剂层覆盖的区域的工序、在基材和形成了图案的层叠膜上形成电介质层的工序，CuNO系黑化层在波长400nm～700nm时的消光系数为1.0以上1.8以下。本发明的电气配线构件的制造方法中，由于使用蚀刻速度与Cu层接近的CuNO系黑化层作为黑化层，因此即使蚀刻除去Cu层与CuNO系黑化层的层叠膜的一部分区域，也能够使得残留的Cu层与CuNO系黑化层各自的宽度相近。此外，本发明的电气配线构件的制造方法中，使用消光系数在可见光线的波长区域即400nm～700nm时为1.0以上1.8以下的CuNO系黑化层，因此能够在该波长区域整体抑制反射率。进而，为了防止可见光线的反射，在基材和层叠膜上层叠有电介质层，因此能够使得反射率成为5％以下。
在层叠折射率与黑化层不同的电介质层的上述电气配线构件的制造方法中，电介质层还优选为SiO2层。这是因为SiO2容易制造，结构也稳定，因此容易处理。
此外，能够解决上述课题的本发明的电气配线构件的宗旨可以在于：具有基材、在该基材的至少一个主面上依次层叠有Cu层与CuNO系黑化层且形成了图案的层叠膜、在基材和形成了图案的层叠膜上形成的电介质层，上述CuNO系黑化层在波长400nm～700nm时的消光系数为1.0以上1.8以下。本发明的电气配线构件由于使用蚀刻速度与Cu层相近的CuNO系黑化层作为黑化层，因此即使蚀刻除去Cu层与CuNO系黑化层的层叠膜的一部分区域，也能够使得残留的Cu层与CuNO系黑化层各自的宽度相近。此外，本发明的电气配线构件中，使用消光系数在可见光线的波长区域即400nm～700nm时为1.0以上1.8以下的CuNO系黑化层，因此能够抑制该波长区域整体的反射率。进而，为了防止可见光线的反射，在基材和层叠膜上层叠有电介质层，因此能够使得反射率为5％以下。
上述电气配线构件中，电介质层还优选为SiO2层。这是因为SiO2容易制造，结构也稳定，因此容易处理。
上述电气配线构件中，CuNO系黑化层与电介质层的合计膜厚还优选为100nm以下。这是因为如果CuNO系黑化层和电介质层的合计膜厚超过100nm，则用于将FPC(柔性印刷基板)等基材与Cu层进行电连接以及机械连接的ACF(各向异性导电性膜)内的导电粒子难以贯通CuNO系黑化层和电介质层，难以进行基材与Cu层的电连接。
发明的效果
本发明中，由于Cu层与CuNO系黑化层的蚀刻速度相近，因此通过蚀刻除去Cu层与CuNO系黑化层的层叠膜的一部分，从而能够使残留的Cu层的宽度与残留的CuNO系黑化层的宽度相近。因此，能够改善因Cu层变得过窄而导致的电阻上高，或者因黑化层变得过窄而导致的Cu层露出，以及来自Cu层的反射光增大这样的问题。此外，由于CuNO系黑化层与Cu层的蚀刻速度相近，因而无需如以往那样对Cu层和黑化层的各层进行分为多次的湿式蚀刻。
附图说明
图1为本发明实施方式所涉及的静电容量式触摸传感器的平面图。
图2为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图3为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图4为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图5为可以在本发明实施方式的电气配线构件的制造方法中应用的溅射装置的截面图。
图6为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图7为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图8为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图9为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图10为使用了通常的黑化层的电气配线构件的制造方法的工序截面图。
图11为使用了通常的黑化层的另一电气配线构件的制造方法的工序截面图。
图12为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图13为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图14为本发明的另一实施方式所涉及的电气配线构件的截面图。
图15为本发明的另一实施方式所涉及的电气配线构件的截面图。
图16为与图9对应的电气配线构件的表面的光学显微镜照片。
图17为与图10对应的电气配线构件的表面的光学显微镜照片。
图18为与图11对应的电气配线构件的表面的光学显微镜照片。
图19表示通过XPS分析得到的距作为测定对象的被检膜的表面的深度与测定得到的原子密度(％)的关系。
图20为对实施例中所用的试样进行蚀刻处理后，从CuN黑化层侧拍摄的SEM照片。
图21为对实施例中所用的试样进行蚀刻处理后，从CuNO黑化层侧拍摄的SEM照片。
图22为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图23为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图24为可以在本发明实施方式所涉及的电气配线构件的制造方法中应用的溅射装置的截面图(一部分侧视图)。
图25为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图26为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图27为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图28为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图29为本发明实施方式所涉及的电气配线构件的制造方法的工序截面图。
图30为本发明实施方式所涉及的另一电气配线构件的截面图。
图31为本发明实施方式所涉及的另一电气配线构件的截面图。
图32为本发明实施方式所涉及的另一电气配线构件的截面图。
图33为本发明实施方式所涉及的另一电气配线构件的截面图。
图34为表示本发明所涉及的试样的单面反射率和透过率的测定方法的示意图。
图35为表示本发明所涉及的试样的单面反射率和透过率的测定方法的示意图。
图36为表示本发明所涉及的实施例1在波长400nm～700nm时的消光系数的图表。
图37为表示本发明所涉及的比较例1在波长400nm～700nm时的消光系数的图表。
图38为表示本发明所涉及的比较例2在波长400nm～700nm时的消光系数的图表。
图39为表示本发明所涉及的实施例1在波长400nm～700nm时的反射率的图表。
图40为表示本发明所涉及的比较例1在波长400nm～700nm时的反射率的图表。
图41为表示本发明所涉及的比较例2在波长400nm～700nm时的反射率的图表。
图42为表示本发明所涉及的比较例3在波长400nm～700nm时的反射率的图表。
图43为表示本发明所涉及的比较例4在波长400nm～700nm时的反射率的图表。
图44为表示本发明所涉及的比较例5在波长400nm～700nm时的反射率的图表。
图45为表示本发明所涉及的比较例6在波长400nm～700nm时的反射率的图表。
图46为表示本发明所涉及的比较例7在波长400nm～700nm时的反射率的图表。
图47为表示本发明所涉及的比较例8在波长400nm～700nm时的反射率的图表。
具体实施方式
以下，基于实施方式对本发明进行更具体的说明，本发明固然不受下述实施方式的限制，当然能够在可符合前后记载的主旨的范围内施加变更而实施，它们均包含在本发明的技术范围内。此外，由于优先促进对本发明特征的理解，因此附图中的各种构件的尺寸比例有时与实际尺寸比例不同。
本发明不限于应用于触摸面板、电磁波屏蔽材料等用途，还可以应用于具有CuNO系黑化层的电气配线构件，在此，举出静电容量式触摸传感器为例对本发明进行说明。
图1为本发明的电气配线构件的一个例子即静电容量式触摸传感器100的平面图。如图1所示，本实施方式所涉及的静电容量式触摸传感器100主要具备例如由聚碳酸酯构成的树脂片111、形成于树脂片111表面的用于检测纵向的键输入的导电部112、形成于树脂片111背面的用于检测横向的键输入的导电部113、连接器部115、将各导电部112、113与连接器部115连接的引线电极114。连接器部115与控制部116连接，静电容量式触摸传感器100的动作由控制部116来控制。各导电部112、113为了使光能够透过，因此如图1中的部分放大图所示，形成为网格图案。除了网格图案以外，还可以形成为条纹图案、条纹呈波浪状的波浪图案、以及具有多个孔的冲孔图案。
形成于树脂片111表面和背面的各导电部112、113由Cu层形成，为了抑制由Cu层造成的光的反射，在各导电部112、113形成黑化层。在树脂片111表面和背面上形成有各导电部112、113的形态只不过是能够应用本发明的静电容量式触摸传感器的一个例子，以下，说明包含在树脂片111(基材)的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜的工序的本发明。
1.关于蚀刻控制
本实施方式所涉及的电气配线构件的制造方法具有下述工序：(1-1)在基材的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜的工序、(1-2)在层叠膜上的规定区域形成抗蚀剂层的工序、(1-3)通过使蚀刻液与层叠膜接触从而除去层叠膜的一部分区域(Cu层的一部分区域以及CuNO系黑化层的一部分区域)的工序。本发明中“CuNO系黑化层”为含有Cu、N(氮)和/或O(氧)、以及剩余部分的不可避免的杂质的化合物，典型地是CuNO、Cu3N、CuO、Cu2O的各组合物。
在使蚀刻液与包含Cu层和CuNO系黑化层的层叠膜接触的工序中，由于CuNO系黑化层的通过湿式蚀刻时的蚀刻速度相近，因此通过一定时间的湿式蚀刻，Cu层和CuNO系黑化层受到同等程度的侵蚀。由此，能够改善因Cu层变得过窄而导致的电阻升高、或者因黑化层变得过窄而导致的Cu层露出、以及来自Cu层的反射光增大这样的问题。
另外，对于上述工序中形成Cu层的工序和形成CuNO系黑化层的工序，没有特定的顺序，不分先后。其主旨在于，通过这些工序来形成至少1层Cu层和至少1层CuNO系黑化层，从而在基材的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜。
以下，对于本实施方式所涉及的电气配线构件的制造方法的优选例，使用附图进行详细说明。图2～4为表示本实施方式所涉及的电气配线构件的制造方法的一部分(上述(1))的工序截面图。
(1-1)形成Cu层与CuNO系黑化层的层叠膜的工序
如图2所示，首先，在基材1的至少一个主面上形成第一CuNO系黑化层2a。接着，如图3所示，在第一CuNO系黑化层2a上形成Cu层3。进而，如图4所示，在Cu层3上形成第二CuNO系黑化层2b。通过这些工序，在基材1的至少一个主面上形成Cu层与CuNO系黑化层的层叠膜。CuNO系黑化层在基材1的至少一个主面上包含至少1层即可，如图3所示，可以仅1层，也可以如图4所示包含2层。其中，在基材的至少一个主面上形成的CuNO系黑化层的合计膜厚优选为10～400nm。更优选为18～200nm，进一步优选为36～120nm。对于CuNO系黑化层每1层，优选为5～200nm，更优选为9～100nm，进一步优选为18～60nm。
黑化层具有使传播内部的光的强度衰减的作用，主要还具有利用反射可见光的干涉的作用而抑制反射光的因素。为了利用这样的干涉来减弱反射可见光的强度，厚度优选设为上述范围。以下，有时将第一CuNO系黑化层2a简称为CuNO系黑化层2a，将第二CuNO系黑化层2b简称为CuNO系黑化层2b。
为了确保所需要的电导率，Cu层3的厚度例如为20nm以上，优选为40nm以上，进一步优选为60nm以上。但是，如果Cu层3过厚，则蚀刻所花费的时间会过多，因此例如为2μm以下，优选为1μm以下，更优选为400nm以下。
作为用于基材1的材料，只要是非导电物质就没有特别限制，例如可使用聚对苯二甲酸乙二醇酯系树脂(PET)、脂肪族环状聚烯烃系树脂(COP)、玻璃、聚碳酸酯系树脂(PC)、丙烯酸系树脂(PMMA)等。将电气配线构件用于显示装置的情况下，基材1希望是实质上透明的。基材1的厚度没有特别限制，例如为15μm～200μm、优选为20μm～150μm、进一步优选为25μm～125μm。
对形成Cu层3、CuNO系黑化层2a、2b的方法没有特别限定，可通过溅射法、蒸镀法、CVD法等来形成，此外，也可以通过对Cu层的表面进行改性来形成。本实施方式中，作为例子，说明使用了溅射法的层叠膜形成法。
图5为本实施方式的电气配线构件的制造装置即溅射装置50的截面图。溅射装置50具有密闭壳体51、形成于密闭壳体51内的基材卷出卷盘52、基材卷取卷盘53、形成于密闭壳体51内的由隔壁54分隔的第一隔室55、与第一隔室55相邻的第二隔室56、与第二隔室56相邻的第三隔室57。在第一隔室55～第三隔室57中均配置有Cu靶材58。此外，在第一隔室55和第三隔室57形成有氧气和/或氮气的导入口59。在第二隔室56形成有用于使Cu靶材58碰撞的氩气的导入口60。另外，也可以在导入口59处供给氩气。在导入口59、导入口60处，除了氩气以外，还可以为了促进氮气进入黑化层而导入氢气(H2)。此外，在密闭壳体51处设置有低真空吸引口66和高真空吸引口67。低真空吸引口66与例如油封旋转真空泵(未图示)连接，能够将密闭壳体51内快速减压至某种程度的真空度。高真空吸引口67与例如涡轮分子泵(未图示)连接，能够将密闭壳体51内减压至能够进行溅射的程度的高真空度。
上述基材1以卷状保持在基材卷出卷盘52上。基材1从基材卷出卷盘52出发，经由夹辊61、内滚筒62、夹辊63，最终被卷绕到基材卷取卷盘53上。
在第一隔室55～第三隔室57中配置的Cu靶材58，为了施加规定的电位，通过导线64与控制器65连接。作为溅射方法，可使用将直流电压施加于2个电极之间的DC溅射、施加高频的RF溅射、以及磁控溅射、离子束溅射。
对于从基材卷出卷盘52放出并进入第一隔室55内的基材1，通过Cu靶材58的溅射来成膜Cu的层。此时，第一隔室55从导入口59接受氧气和/或氮气的供给，因此在基材1上成膜的是包含了氧(O)和/或氮(N)原子的Cu层即CuNO系黑化层2a(图2)。
接着，如果基材1进入第二隔室56，则通过Cu靶材58的溅射，成膜Cu层3(图3)。在第二隔室56中，仅形成了作为非活性气体的氩气的导入口60，因此基本上氧和/或氮不会进入Cu层3中(除了不可避免地混入的情况以外)。
接着，如果基材1进入第三隔室57，则通过Cu靶材58的溅射，成膜Cu的层。与第一隔室55的情况同样地，第三隔室57从导入口59接受氧气和/或氮气的供给，因此在基材1上成膜的是包含了氧(O)和/或氮(N)原子的Cu层即CuNO系黑化层2b(图4)。通过以上工序，形成Cu层3与CuNO系黑化层(2a、2b)的层叠膜6。
按照同样的步骤，在基材1的背面侧也能够形成Cu层3与CuNO系黑化层(2a、2b)的层叠膜6。例如，将完成至上述图4的工序后被卷绕到基材卷取卷盘53上的基材卷以基材1的背面侧朝向Cu靶材58侧的方式设置在基材卷出卷盘52上。从基材卷出卷盘52引出基材1，经由夹辊61、内滚筒62、夹辊63，最后设置于基材卷取卷盘53。在该状态下运行溅射装置50，从而如图6所示在基材1的背面侧也能够形成层叠体6。
从有效利用一个制造装置的观点出发，可以优选实施如上所述那样将基材卷从基材卷取卷盘53移装至基材卷出卷盘52上的方法，从加快电气配线构件的制造速度的观点出发，可以在同一个密闭壳体51内设置还能够在基材1的背面侧成膜的隔室(例如，接着第三隔室57的第四隔室～第六隔室(未图示))，也可以除了溅射装置50以外，另行设置还能够在基材1的背面侧成膜的另一溅射装置(未图示)。
上述说明中，在第一隔室55和第三隔室57设置氧气和/或氮气的导入口59，是为了按照图4所示的CuNO系黑化层2a/Cu层3/CuNO系黑化层2b的顺序形成层叠膜6，可以根据层叠的顺序适当变更导入口59的位置，例如变更至第二隔室56。
(1-2)在层叠膜6上的规定区域形成抗蚀剂层的工序
图7～8为表示本实施方式所涉及的电气配线构件的制造方法的一部分(上述(3)的工序)的工序截面图。首先，如图7所示那样在层叠膜6上均匀地形成光致抗蚀剂层4。用于光致抗蚀剂层4的材料也没有限制，可以使用半固体状(糊剂状)的材料、固体状(膜状)的材料。
接着，使用光刻法等如图8所示那样将光致抗蚀剂层4形成了图案。部分地除去光致抗蚀剂层的工序，典型地，以如下方式实现：对光致抗蚀剂层的一部分照射光，利用显影液除去照射光的部分(正型光致抗蚀剂)，或者，利用显影液除去没有照射光的部分(负型光致抗蚀剂)。
(1-3)层叠膜6的一部分的除去工序
图9为表示本实施方式所涉及的电气配线构件的制造方法的一部分的工序截面图。通过使蚀刻液与未被光致抗蚀剂层4a覆盖而露出的层叠膜6接触，从而能够除去层叠膜6的一部分(Cu层的一部分以及CuNO系黑化层的一部分)。对于所用的蚀刻液，只要能够对Cu层和CuNO系黑化层的双方进行蚀刻就没有特别限制，为了维持一定程度的蚀刻控制性，需要控制蚀刻速度，因此，希望调整温度、浓度、pH等。
本实施方式中，由于使用CuNO系黑化层(2a、2b)作为黑化层，因而与Cu的蚀刻速度差小，如图9所示，由于Cu层3与CuNO系黑化层(2a、2b)以同样的速度被蚀刻，因而层叠膜6整齐地沿着垂直方向形成开口，但使用CuNO系以外的黑化层时，由于与Cu的蚀刻速度差大，因而难以成为如图8那样的蚀刻形状。为了参考，图16为与图9对应的电气配线构件的表面的光学显微镜照片。Cu层3的宽度和CuNO系黑化层(2a、2b)的宽度几乎相同，观察不到来自Cu层3的反射光。
图10和图11为将使用CuNO系黑化层(2a、2b)以外(将蚀刻速度比Cu慢的黑化层暂时称为“黑化层2c”，将蚀刻速度比Cu快的黑化层暂时称为“黑化层2d”)的材料作为黑化层时的、层叠膜6的蚀刻后的形状放大的工序截面图。
在使用黑化层2c(蚀刻速度比Cu慢的黑化层)作为黑化层的图10的例子中，黑化层2c不易被蚀刻，因此Cu层3的蚀刻在此期间进行。由于Cu层3在广大面积上被除去，因而铜配线变细，作为其结果，电阻会升高。为了参考，图17为与图10对应的电气配线构件的表面的光学显微镜照片。相对于Cu层3的宽度，黑化层2c的宽度残留得宽。
相反地，在使用黑化层2d(蚀刻速度比Cu快的黑化层)作为黑化层的图11的例子中，黑化层2d的蚀刻会进行，导致Cu层3的上面或下面的主表面露出。因此，黑化层的原本的目的即抑止Cu层(铜配线)的表面反射变得不充分。为了参考，图18为与图11对应的电气配线构件的表面的光学显微镜照片。黑化层2d的宽度被削薄，Cu层3露出，观察到来自Cu层3的反射光。
作为最终处理，优选如图12所示，使用清洗液除去残留的光致抗蚀剂层4a。此外，优选如图13所示，用保护层5覆盖基板1和层叠膜6，保护电气配线构件不受来自外部的水分、氧损害。
另外，形成有CuNO系黑化层(2a、2b)时的反射率低于未形成CuNO系黑化层(2a、2b)时的反射率(Cu层3的反射率)。这是由于如上所述反射光通过干涉作用而相互削弱的效果，还由于CuNO系黑化层(2a、2b)自身具有使光强度衰减的作用。形成有CuNO系黑化层(2a、2b)时的反射率，例如为Cu层3的反射率的60％以下，更优选为30％以下，进一步优选为15％以下。
本实施方式所涉及的电气配线构件的层叠膜6的层结构设为CuNO系黑化层2a/Cu层3/CuNO系黑化层2b，但不限于此，只要包含至少1层Cu层和至少1层CuNO系黑化层就能够同样地实施。图14为本发明的另一实施方式所涉及的电气配线构件的截面图，如图14所示，CuNO系黑化层2可以仅设置在与基材1相反的一侧。该情况下，由于与基材1相反一侧的CuNO系黑化层2和蚀刻液接触的时间长，因此，使用与Cu层的蚀刻速度接近的CuNO系黑化层2并不一定能够形成笔直的形状的开口，优选使用蚀刻速度相对于Cu层3的蚀刻速度为2～5倍的CuNO系黑化层2。
图15为本发明的另一实施方式所涉及的电气配线构件的截面图，如图15所示，CuNO系黑化层2也可以相对于Cu层3仅设置在可见者侧。
2.关于更优异的反射率抑制
此外，实施了作为现有技术的专利文献1～3那样的黑化处理的电极，具有降低对可见光线的一部分波长的反射率的效果，但不会对可见光线的波长区域整体抑止反射率，用于获得可见性更良好的电极的低反射化处理的方法尚有改善的余地。
鉴于这样的情况，本发明人等提供电气配线构件的制造方法、以及电气配线构件，所述电气配线构件如目前为止说明的那样不仅维持良好蚀刻控制性并且消除铜配线与黑化层的蚀刻量偏差，进而能够在可见光线的波长区域整体抑制反射率。
此时的电气配线构件由于使用消光系数在可见光线的波长区域即400nm～700nm时为1.0以上1.8以下的CuNO系黑化层，因此能够抑制在该波长区域整体的反射率。进而，为了防止可见光线的反射而在基材和CuNO系黑化层上也层叠了电介质层，因此能够使得作为层叠膜的反射率成为5％以下。
图1所示的形成于树脂片111的表面和背面的各导电部112、113由Cu层形成，为了抑制因Cu层产生的光反射，在各导电部112、113形成CuNO系黑化层以及电介质层。在树脂片111的表面和背面形成有各导电部112、113的形态，只不过是能够应用本发明的静电容量式触摸传感器的一个例子，以下，说明包含在树脂片111(基材)的至少一个主面上形成Cu层与CuNO系黑化层和电介质层的层叠膜的工序的本发明。
该实施方式所涉及的电气配线构件的制造方法具有下述工序：(2-1)在基材的至少一个主面上形成依次层叠有Cu层与CuNO系黑化层的层叠膜的工序、(2-2)在CuNO系黑化层上的规定区域形成抗蚀剂层的工序、(2-3)通过使蚀刻液与Cu层以及CuNO系黑化层的层叠膜接触从而除去层叠膜的未被上述抗蚀剂层覆盖的区域的工序、以及(2-4)在基材和形成了图案的层叠膜上形成电介质层的工序，CuNO系黑化层在波长400nm～700nm时的消光系数为1.0以上1.8以下。
此外，本发明实施方式所涉及的电气配线构件具有基材、在该基材的至少一个主面上依次层叠Cu层与CuNO系黑化层而成的形成了图案的层叠膜、以及在基材和形成了图案的层叠膜上形成的电介质层，CuNO系黑化层在波长400nm～700nm时的消光系数为1.0以上1.8以下。
本发明的电气配线构件的制造方法、以及电气配线构件中，由于使用蚀刻速度与Cu层相近的CuNO系黑化层作为黑化层，因而即使蚀刻除去Cu层与CuNO系黑化层的一部分区域，也能够使得残留的Cu层与CuNO系黑化层各自的宽度相近。此外，由于使用消光系数在可见光线的波长区域即400nm～700nm时为1.0以上1.8以下的CuNO系黑化层，因而能够抑制在该波长区域整体的反射率。进而，为了防止可见光线的反射，在基材以及CuNO系黑化层上层叠有电介质层，因此能够使得反射率成为5％以下。
本发明中的CuNO系黑化层是含有Cu、N(氮)和/或O(氧)以及剩余部分的不可避免的杂质的化合物，典型地，是CuNO、Cu3N、CuO、Cu2O的各组合物。黑化层具有使在内部传播的光强度衰减的作用，但主要具有利用反射可见光的干涉的作用而抑制反射光的因素。
电介质层使可见光线的透过率增加，使反射率降低。电介质层的最小的反射波长取决于电介质层材料的折射率和膜厚。本发明中，由于将CuNO系黑化层和折射率与该黑化层不同的电介质层进行组合，因此在可见光线的波长400nm～700nm时将反射率抑制得低。
本发明所涉及的CuNO系黑化层在波长400nm～700nm时的消光系数为1.0以上1.8以下。通过将CuNO系黑化层中的氮的存在比例设为0.8at％～4at％、将氧的存在比例设为4at％～10at％，从而能够使CuNO系黑化层的消光系数成为1.0以上1.8以下。
以下，使用附图，对于使用消光系数为1.0以上1.8以下的CuNO系黑化层的实施方式所涉及的电气配线构件的制造方法的优选例进行详细说明。图22～图23为表示本实施方式所涉及的电气配线构件的制造方法的一部分的工序截面图。
(2-1)形成依次层叠有Cu层与CuNO系黑化层的层叠膜的工序
如图22所示，在基材21的至少一个主面上形成Cu层22。其次，如图23所示，在Cu层22上形成CuNO系黑化层23。通过这些工序，在基材21的至少一个主面上形成Cu层22与CuNO系黑化层23的层叠膜。此外，CuNO系黑化层23可以是如图23所示那样仅1层，也可以包含2层。但是，在基材的至少一个主面上形成的CuNO系黑化层的合计膜厚优选为5nm～150nm。更优选为12nm～115nm，进一步优选为18nm～80nm。
黑化层还具有使在内部传播的光强度衰减的作用，但主要具有利用反射可见光的干涉的作用而抑制反射光的因素。如果CuNO系黑化层与电介质层的合计膜厚超过100nm，则用于将FPC等基材与Cu层进行电连接以及机械连接的ACF内的导电粒子难以贯通CuNO系黑化层和电介质层，基材与Cu层难以进行电连接，因此，CuNO系黑化层23的膜厚优选设为上述范围。
CuNO系黑化层还优选为CuNO黑化层。这是因为能够使Cu层与黑化层的蚀刻速度更相近。
为了确保所需的电导率，Cu层22的厚度例如为20nm以上，优选为40nm以上，进一步优选为60nm以上。但是，如果Cu层22过厚则蚀刻所花费的时间过多，因此例如为2μm以下，优选为1μm以下，更优选为400nm以下。
作为用于基材21的材料，只要是非导电物质就没有特别限制，可使用例如聚对苯二甲酸乙二醇酯系树脂(PET)、脂肪族环状聚烯烃系树脂(COP)、玻璃、聚碳酸酯系树脂(PC)、丙烯酸系树脂(PMMA)等。将电气配线构件用于显示装置时，基材21希望是实质上透明的。基材21的厚度没有特别限制，例如为15μm～200μm，优选为20μm～150μm，进一步优选为25μm～125μm。
形成Cu层22、CuNO系黑化层23的方法没有特别限定，可以通过溅射法、蒸镀法、CVD法等形成，此外，也可以通过对Cu层的表面进行改性来形成。本实施方式中，作为例子，说明使用溅射法的层叠膜形成法。
图24为本实施方式的电气配线构件的制造装置即溅射装置250的截面图。溅射装置250具有：密闭壳体251、形成于密闭壳体251内的基材卷出卷盘252、基材卷取卷盘253、由形成于密闭壳体251内的隔壁254隔开的第一隔室255、与第一隔室255相邻的第二隔室256。在第一隔室255、第二隔室256中配置有Cu靶材257。此外，在第一隔室255形成有用于使氩气与Cu靶材257碰撞的氩气的导入口258。在第二隔室256也形成有氧气和/或氮气的导入口259，但也可以供给氩气。在导入口259处，除了氩气以外，也可以为了促进氮进入黑化层中而导入氢气(H2)。
此外，在密闭壳体251设置有低真空吸引口65和高真空吸引口266。低真空吸引口65与例如油封旋转真空泵(未图示)连接，能够将密闭壳体251内快速减压至一定程度的真空度。高真空吸引口266与例如涡轮分子泵(未图示)连接，能够将密闭壳体251内减压至能够进行溅射的程度的高真空度。
上述基材21以卷状保持在基材卷出卷盘252上。基材21从基材卷出卷盘252出发，经由夹辊260、内滚筒261、夹辊262而最终被卷绕到基材卷取卷盘253上。
在第一隔室255～第二隔室256配置的Cu靶材257，为了施加规定的电位，通过导线263与控制器264连接。作为溅射方法，还可以使用将直流电压施加于2个电极之间的DC溅射、施加高频的RF溅射、以及磁控溅射、离子束溅射。
在从基材卷出卷盘252卷出并进入第一隔室255内的基材21上，通过Cu靶材257的溅射而成膜Cu层(图22)。由于第一隔室255只形成有作为非活性气体的氩气的导入口258，因而Cu层22中基本上不会进入氧和/或氮(除了不可避免地混入的情况以外)。
接着，如果基材21进入至第二隔室256，则通过Cu靶材257的溅射而成膜Cu的层。此时，第二隔室256由于从导入口259接受氧气和/或氮气的供给，因而在Cu层22上成膜的是，包含了氧(O)和/或氮(N)原子的Cu层即CuNO系黑化层23(图23)。即，形成CuNO系黑化层的工序，优选在至少存在氮气和氧气的气氛中通过溅射Cu来进行。氮气/氧气的存在比例例如可以设为21％/9％、15％/12％。
按照同样的步骤，在基材21的背面侧也可以形成Cu层22与CuNO系黑化层23。例如，将完成至上述图23的工序被卷绕到基材卷取卷盘53上的基材卷以基材21的背面侧朝向Cu靶材257侧的方式设置在基材卷出卷盘252上。从基材卷出卷盘252引出基材21，经由夹辊61、内滚筒62、夹辊63，最后设置在基材卷取卷盘253上。通过在该状态下运行溅射装置250，从而如图25所示，能够在基材21的背面侧也形成Cu层22与CuNO系黑化层23。
从有效利用一个制造装置的观点出发，也可以优选实施如上所述将基材卷从基材卷取卷盘253移装至基材卷出卷盘252上的方法，从加快电气配线构件的制造速度的观点出发，可以在同一个密闭壳体251内设置还能够在基材21的背面侧成膜的隔室(例如，接着第二隔室的、第三隔室～第4隔室(未图示))；也可以除了溅射装置250以外，另外设置还能够在基材21的背面侧成膜的另一溅射装置(未图示)。
上述说明中，在第二隔室256设置了氧气和/或氮气的导入口259是为了按照图23所示的Cu层22/CuNO系黑化层23的顺序使它们层叠。
(2-2)在CuNO系黑化层上的规定区域形成抗蚀剂层的工序
图26～图29为表示本实施方式所涉及的电气配线构件的制造方法的一部分的工序截面图。首先，如图26所示，在CuNO系黑化层上的规定区域均匀形成抗蚀剂层210。用于抗蚀剂层210的材料没有特别限制，可以使用半固体状(糊剂状)的材料、固体状(膜状)的材料。
接着，使用光刻法等，如图27所示那样将抗蚀剂层210形成了图案。部分地除去抗蚀剂层的工序，典型地，通过对抗蚀剂层的一部分照射光，利用显影液除去照射光的部分(正型光致抗蚀剂)来实现，或者通过利用显影液除去没有照射光的部分(负型光致抗蚀剂)来实现。
(2-3)除去Cu层和CuNO系黑化层的一部分区域的工序
如图28所示，通过使未被抗蚀剂层210覆盖而露出的Cu层22以及CuNO系黑化层23与蚀刻液接触，从而能够除去Cu层22的一部分以及CuNO系黑化层23的一部分区域。对于所用的蚀刻液，只要能够蚀刻Cu层和CuNO系黑化层的双方就没有特别限制，但为了一定程度地维持蚀刻控制性，需要控制蚀刻速度，为此，希望调整温度、浓度、pH等。除去Cu层22以及CuNO系黑化层23的一部分区域后，使用清洗液除去残留的抗蚀剂层210。
在除去Cu层22与CuNO系黑化层23的一部分区域的工序中，Cu层22和CuNO系黑化层23也优选形成为网格图案、条纹图案、条纹为波浪状的波浪图案、以及具有多个孔的冲孔(punching)图案。由此，能够提高电气配线构件的光透过率。
(2-4)在基材和形成了图案的层叠膜上形成电介质层的工序
如图29所示，在露出的基材21和形成了图案的层叠膜上形成电介质层24。即，电气配线构件中，从与基材相对的一侧依次层叠有Cu层22、CuNO系黑化层23、电介质层24。为了抑制因Cu层22导致的光的反射，将CuNO系黑化层23层叠在Cu层22上。此外，通过对防止反射有效的电介质层24进一步层叠在基材21和形成了图案的层叠膜上，从而能够降低作为Cu层22、CuNO系黑化层23和电介质层24整体的反射率。
电介质层24的材料没有特别限制，可以使用例如SiO、SiO2、TiO2、Al2O3、Ta2O5、Nb2O5、ZrO2、HfO2、La2O3、Cr2O3、CeO2、Y2O3、ZnO、ITO等氧化物、CaF2、MgF2等氟化物、Si3N4等氮化物。其中，电介质层24优选为SiO2层。这是因为，SiO2容易制造，结构也稳定，因而容易处理。
电介质层24的膜厚优选设为10nm～200nm。更优选为18nm～100nm，进一步优选为36nm～70nm。也优选CuNO系黑化层23与电介质层24的合计膜厚为100nm以下。这是因为，如果CuNO系黑化层23与电介质层24的合计膜厚超过100nm，则CuNO系黑化层23与电介质层24的压接变得困难，不易与Cu层22导通。
关于在基材21和形成了图案的层叠膜上形成电介质层24的方法，与在基材21上形成Cu层22、CuNO系黑化层23的方法同样地，可以通过溅射法、蒸镀法、CVD法等来形成。例如，如果在真空状态的溅射装置的隔室内，导入氧气的同时溅射Si靶材，则能够在基材21和CuNO系黑化层23上形成作为电介质层24的SiO2层。
对于与图29所示的电气配线构件不同形态的电气配线构件，一边参照图30～图33一边进行说明。另外，在图30～图33的说明中，对于与上述说明重复的部分省略说明。图30～图33表示本发明实施方式所涉及的电气配线构件的截面图。
图30所示的电气配线构件，在基材21的一个主面上依次层叠有Cu层22a与CuNO系黑化层23a，该层叠膜形成了图案，在基材21和形成了图案的层叠膜上形成有电介质层24a。此外，在基材21的另一个主面上依次层叠有Cu层22b与CuNO系黑化层23b，该层叠膜形成了图案，在基材21和形成了图案的层叠膜上形成有电介质层24b。另外，CuNO系黑化层23a、3b在波长400nm～700nm时的消光系数分别为1.0以上1.8以下。图30所示的电气配线构件，由于在基材21的一个主面上形成的Cu层22a上层叠有CuNO系黑化层23a、电介质层24a，因而能够使从图30的电介质层24a侧入射可见光线时的反射率成为5％以下。此外，在基材21的另一个主面上形成的Cu层22b上也层叠有CuNO系黑化层23b、电介质层24b，因而即使从图30的电介质层24b侧入射可见光线，也能够使反射率成为5％以下。即，通过如图30所示构成电气配线构件，从而能够使入射可见光线时的反射率在电气配线构件的两面上成为5％以下。
图31所示的电气配线构件是如下的例子：在图29所示的电气配线构件的基材21与Cu层22之间，进一步层叠有电介质层5与CuNO系黑化层23b。该电气配线构件中，在基材21的一个主面上依次层叠有电介质层5、CuNO系黑化层23b、Cu层22和CuNO系黑化层23a，在电介质层5、形成了图案的CuNO系黑化层23b、Cu层22与CuNO系黑化层23a的层叠膜上形成有电介质层24。这样，图31所示的电气配线构件，在Cu层22的上方侧层叠有CuNO系黑化层23a与电介质层24，因此能够使从基材21的一个主面侧(图31的电介质层24侧)入射可见光线时的反射率低。此外，电气配线构件由于在Cu层22的下侧也层叠有CuNO系黑化层23b与电介质层5，因此即使从基材21的另一个主面侧(图31的基材21侧)入射可见光线，也能够使反射率低。这样构成电气配线构件的情况下，电介质层24的材料没有特别限制，为了使从基材21的一个主面侧入射可见光线时的反射率成为5％以下，优选使用具有低折射率的SiO2、Al2O3。相对于此，对于电介质层5的材料，为了使从基材21的另一个主面侧入射可见光线时的反射率低，可以使用具有高折射率的TiO2、Ta2O5、Nb2O5、ZrO2、HfO2、La2O3、Cr2O3、CeO2、Y2O3、ZnO、ITO、SiO、Si3N4等，为了使从基材21的另一个主面侧入射可见光线时的反射率成为5％以下，优选使用它们中具有更高的折射率的材料，例如TiO2。
图32所示的电气配线构件是如下的例子：在图29所示的电气配线构件的基材21的另一个主面上依次层叠有电介质层5、CuNO系黑化层23b与Cu层22b，并且CuNO系黑化层23b与Cu层22b形成了图案。图32所示的电气配线构件与图29所示的电气配线构件同样地，在基材21的一个主面上的Cu层22a的上方形成有CuNO系黑化层23a和电介质层24，因此能够使从基材21的一个主面侧(图32的电介质层24侧)入射可见光线时的Cu层22a上侧面的反射率低。此外，该电气配线构件由于在基材21的另一个主面上形成有电介质层5和CuNO系黑化层23b，因此还能够使从基材21的一个主面侧(图32的电介质层24侧)入射可见光线时的Cu层22b的上侧面的反射率低。这样的电气配线构件适合在基材的两个主面上配置Cu层且想要降低从基材21的一个主面侧入射可见光线时的Cu层的反射率的情况。另外，电介质层24的材料与图31所示的电气配线构件的电介质层24同样地没有特别限制，优选使用具有低折射率的SiO2、Al2O3。相对于此，电介质层5的材料与图31所示的电气配线构件的电介质层5同样地，可以使用具有高折射率的TiO2、Ta2O5、Nb2O5、ZrO2、HfO2、La2O3、Cr2O3、CeO2、Y2O3、ZnO、ITO、SiO、Si3N4等，优选使用它们中具有更高的折射率的材料，例如TiO2。
图33所示的电气配线构件为如下的例子：将在图31所示的电气配线构件的在基材21的一个主面上形成的构成，同样地也构成于基材21的另一个主面上。图33所示的电气配线构件中，在基材21的一个主面上依次层叠有电介质层5a、CuNO系黑化层23b、Cu层22a与CuNO系黑化层23a，在电介质层5a、形成了图案的CuNO系黑化层23b、Cu层22a与CuNO系黑化层23a的层叠膜上形成有电介质层24a。此外，在基材21的另一个主面上，依次层叠有电介质层5b、CuNO系黑化层23c、Cu层22b与CuNO系黑化层23d，在电介质层5b、形成了图案的CuNO系黑化层23c、Cu层22b与CuNO系黑化层23d的层叠膜上形成有电介质层24b。因此，从基材21的一个主面侧(图33的电介质层24a侧)入射可见光线时，能够降低在Cu层22a的上侧面和Cu层22b的上侧面的反射率。此外，即使从基材21的另一个主面侧(图33的电介质层24b侧)入射可见光线，也能够降低Cu层22a的下侧面和Cu层22b的下侧面的反射率。这样的电气配线构件适合于在基材的两个主面上配置Cu层且想要降低从基材的两个主面侧入射可见光线时的反射率的情况。另外，电介质层24a、4b的材料与图31所示的电气配线构件的电介质层24同样地没有特别限制，优选使用具有低折射率的SiO2、Al2O3。相对于此，电介质层5的材料与图31所示的电气配线构件的电介质层5同样地，可使用具有高折射率的TiO2、Ta2O5、Nb2O5、ZrO2、HfO2、La2O3、Cr2O3、CeO2、Y2O3、ZnO、ITO、SiO、Si3N4等，优选使用它们中具有更高的折射率的材料，例如TiO2。
实施例
以下，举出实施例对本发明进行更具体的说明，但本发明不受以下实施例的限制，当然能够在可符合上述、后述的主旨的范围内适当施加变更而实施，它们均包含在本发明的技术范围内。
1.关于蚀刻控制
为了确认CuNO系黑化层的蚀刻速度，进行如下试验：制作各种组成的CuNO系黑化层，使其浸渍于蚀刻液规定时间，测定直到CuNO系黑化层溶出为止所花费的时间。
[试样制作]
制作在厚度50μm、宽度20mm×70mm的PET基材上通过溅射形成了厚度70nm的CuNO系黑化层(CuO黑化层、CuN黑化层、CuNO黑化层)的试样。此外，为了比较，还制作形成了NiCu黑化层来替代CuNO系黑化层的试样。黑化层形成时的溅射条件如下。
输入电力：9kW(9.4W/cm2)
[蚀刻试验]
在装入有室温的液态蚀刻剂的烧杯中浸渍试样，确认直到通过溅射形成的黑化层溶解为止所花费的时间。测定的结果如下述表1所示。表1中，显示了将蚀刻Cu所需的时间设为1时的每一个试样的蚀刻所需要的时间。表1中，在“黑化层组成(原子％)”栏中，以原子％表示利用X射线光电子分光分析器(XPS)得到的各元素的存在比例。在其右旁的“CuNxOy标示”栏的x栏中记载了氮原子的存在比例(原子％)除以铜原子(Cu)的存在比例(原子％)所得到的数值。此外，在“CuNxOy标示”栏的y栏中记载了氧原子的存在比例(原子％)除以铜原子(Cu)的存在比例(原子％)所得到的数值。另外，关于试样编号2、3，根据用于形成黑化层的气体种类，黑化层的化学式明显为CuO，因此没有进行XPS测定。
[最大反射率测定试验]
此外，表1中，“最大反射率(％)”为黑化层的光反射率，详细地说，如下确定。即，对蚀刻黑化层之前的各试样从黑化层侧垂直地照射可见光线，将该可见光线的波长从400nm扫描至700nm时得到的最大光反射率(％)设为“最大反射率(％)”。用于测定反射率的设备为分光测色仪(型号：CM-3500d；KONICA MINOLTA公司制)。另外，用于测定最大反射率的试样在PET基材与黑化层之间夹着Cu层，在这点与上述蚀刻试验中制作的试样不同。
表1
[黑化层的XPS分析]
利用X射线光电子分光分析器(XPS)对所制作的试样(试样编号4～13)进行成分分析。XPS分析器的规格如下。
[装置规格]
产品名：ULVAC-PHI公司制Quantum2000
X射线源：mono-AlKa(hv：1486.6ev)
检测深度：几nm～几十nm
接受角：约45°
分析区域：约处
[分析溅射条件]
离子种类：Ar+
加速电压：1kV
扫描范围：2×2mm
溅射速度：1.5nm/min(SiO2换算值)
图19表示通过XPS分析得到的、距离作为测定对象的被检膜的表面的深度与所测定的原子密度(％)的关系的一个例子。如图19所示，被检膜的表面受到表面氧化的影响而富含氧。此外，如果距离被检膜表面的深度达到20nm以上，则可观察到基底层的Cu的组成比增加。因此，为了尽量确定黑化层本身的组成，在本发明中，对于黑化层的组成比，将距离被检膜表面的深度7nm～13nm范围内的任意5处的组成比进行平均而得到。
由表1可知，在使用了非CuNO系黑化层的NiCu黑化层的样品的情况下，蚀刻时间成为10以上，相对于此，在使用CuNO系黑化层时，蚀刻时间小，即接近Cu的蚀刻时间。
由表1可知，在使用CuO黑化层时，蚀刻时间倾向于变长，此外，最大反射率也倾向于变高，因此作为黑化层的材料，与CuO相比，可认为CuNO、CuN更优异。
此外，根据表1，CuNO黑化层中，满足0.01≤x≤0.05以及0.01≤y≤0.35的CuNO黑化层(试样编号5～13)的最大反射率被抑制于小于40％。
图20是从CuN黑化层侧拍摄蚀刻处理后的试样(试样编号14)而得到的SEM照片。图20中，用黑色的双箭头显示的“A”表示光致抗蚀剂层(参照图9的“4a”)的宽度，是光致抗蚀剂层直线性地形成的部位。但是，CuN黑化层端部没有成为直线性的蚀刻形状，而用白色的箭头所示形成蚀刻从点扩散那样的痕迹，对于CuN黑化层可观察到曲折形状。这样，使用CuN作为黑化层的材料时，难以控制Cu层的线宽。此外，存在如下问题：CuN黑化层和CuN层的宽度变得比目标值(上述A的宽度)粗，而相应地变得容易可见。
与此相对，图21是黑化层的材料为CuNO的例子，是从CuNO黑化层侧拍摄蚀刻处理后的试样(试样编号6)所得到的SEM照片。图21中，用黑色双箭头显示的“A”与图20时同样地表示光致抗蚀剂层的宽度。由图21可知，CuNO黑化层端部成为直线性的蚀刻形状，能够得到作为目标的蚀刻图案。据此，就黑化层端部的蚀刻控制性这一观点而言，可认为CuNO黑化层比CuN黑化层更优异。
如上所示，本发明中，通过使用CuNO系黑化层作为黑化层的材料，从而能够改善因Cu层变得过窄而导致的电阻升高、或者因黑化层变得过窄而导致的Cu层露出、以及来自Cu层的反射光增大这样的问题，产业上的利用价值非常高。
2.关于更优异的反射率抑制
[试验方法]
制作具有基材和层叠膜的各种电气配线构件(试样)，进行确认(A)在波长400nm～700nm时的消光系数、(B)在波长400nm～700nm时的反射率、(C)黑化层与Cu层的蚀刻控制性的试验。
[试样制作]
在厚度50μm、宽度20mm×70mm的PET基材上通过溅射形成厚度100nm的Cu层后，层叠黑化层(CuNO黑化层、CuO黑化层、CuN黑化层或NiCu黑化层)。接着，在装入有室温的液态蚀刻剂的烧杯中浸渍试样，对通过溅射形成的黑化层进行蚀刻。在经过蚀刻的Cu层和黑化层上形成电介质层(SiO2层、或者SiO2层和TiO2层)。另外，根据试样的不同，没有形成黑化层和/或电介质层的层叠。作为试样，使用了试样1：SiO2/CuNO/Cu、试样2：CuNO/Cu、试样3：SiO2/CuO/Cu、试样4：Cu、试样5：CuO/Cu、试样6：CuN/Cu、试样7：SiO2/TiO2/Cu、试样8：SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/SiO2/TiO2/Cu、试样9：NiCu/Cu这9种。另外，黑化层形成时的溅射条件如下。
输入电力：9kW(9.4W/cm2)
(A)消光系数测定试验
表2中，“消光系数”是黑化层在波长400nm～700nm时的消光系数，详细地说，如下确定。根据通过观察CuNO系黑化层的截面而得到的膜厚d(nm)、以及通过分光测定而得到的单面反射率R0(％)、透过率T(％)来求出消光系数。按照以下所示的(A-1)～(A-4)的步骤算出消光系数。本试验中，确认了消光系数k在波长400nm～700nm时是否为1.0以上。
(A-1)测定用试样的制作
将在膜厚200μm的聚烯烃共聚物膜基材上成膜了厚度40nm～100nm的CuNO系黑化层的试样作为消光系数k的测定用试样(以下，有时也简称为“试样”)。
(A-2)CuNO系黑化层的膜厚的测定
通过使用聚焦离子束加工观察装置(型号：FB2200；日立高新技术公司制)以及超分辨率场发射型扫描电子显微镜(型号：SU8010；日立高新技术公司制)进行CuNO系黑化层的截面观察，从而求出CuNO系黑化层的膜厚d。
(A-3)试样的单面反射率以及透过率的测定
使用分光光度仪(型号：U-4100；日立高新技术公司制)，测定在波长400nm～700nm时的试样的单面反射率R0(％)和透过率T(％)。图34和图35是表示本发明所涉及的试样的单面反射率R0和透过率T的测定方法的示意图。如图34所示，使入射光220(可见光线)从由基材21和CuNO系黑化层23构成的试样的CuNO系黑化层23侧入射时，在CuNO系黑化层23的表面产生反射光221，在基材21与CuNO系黑化层23的界面产生反射光222，并在基材背面产生反射光223。出射光224是入射光透过CuNO系黑化层23后的出射光，出射光225是入射光220透过CuNO系黑化层23和基材21后的出射光。
试样的单面反射率R0是反射光221的反射率与反射光222的反射率之和。如图35所示，在单面反射率R0的测定中，通过在基材21的背面进行消光处理以及涂墨，形成防反射层226，从而能够除去在基材背面产生的反射光223。试样的透过率T为出射光225的强度相对于入射光220的强度的比例。
(A-4)消光系数的计算
消光系数k根据以下数学式1和2求出。Ti是CuNO系黑化层23的内部透过率，如以下数学式2所示。R0f是CuNO系黑化层23的单面反射率(％)，表示为R0f＝R0/2。如图34所示，CuNO系黑化层23的单面反射率R0f是在CuNO系黑化层23表面产生的反射光221的反射率。Tf是CuNO系黑化层23的透过率(％)，表示为Tf＝T。如图35所示，CuNO系黑化层23的透过率Tf为出射光224的强度相对于入射光220的强度的比例。
[数1]
[数2]
另外，在基材上形成有电极、保护层时、黑化层的组成为未知时，在上述(A-1)的“测定用试样的制作方法”中，以通过以下(A-5)的方法得到的厚度和组成比成为相同条件的方式制作黑化层的厚度和组成。在该情况下，省略步骤(A-2)。
(A-5)未知试样的黑化层的膜厚测定和XPS分析
通过进行未知试样的截面观察，从而测定未知试样的黑化层的膜厚du。对于未知试样的膜厚du的测定，使用聚焦离子束加工观察装置(型号：FB2200；日立高新技术公司制)以及超分辨率场发射型扫描电子显微镜(型号：SU8010；日立高新技术公司制)。
通过利用X射线光电子分光分析器(XPS)对未知试样的黑化层进行成分分析，从而求出未知试样的黑化层的组成比。未知试样的黑化层的组成比为在任意5处的组成比的平均值。XPS分析器的规格如下。
[装置规格]
产品名：ULVAC-PHI公司制的Quantum2000
X射线源：mono-AlKa(hv：1486.6ev)
检测深度：几nm～几十nm
接受角：约45°
分析区域：约处
[分析溅射条件]
离子种类：Ar+
加速电压：1kV
扫描范围：2×2mm
溅射速度：1.5nm/min(SiO2换算值)
(B)反射率测定试验
表2中，“反射率”是对各试样从黑化层侧垂直地照射可见光线，并将该可见光线的波长从400nm扫描至700nm时所得到的反射率。用于测定反射率的设备为分光测色仪(型号：CM-3500d；KONICA MINOLTA公司制)。本试验中，确认了反射率在波长400nm～700nm时是否为5％以下。
(C)蚀刻控制性测定试验
表2中，“蚀刻控制性”如下进行：对各试样使用光学显微镜或SEM从黑化层侧观察CuNO系黑化层和Cu层(或仅Cu层)的蚀刻形状。本试验中，如果黑化层和Cu层(或仅Cu层)的端部的蚀刻形状为直线性的，则判定为蚀刻控制性良好，如果为曲折形状，则判定为难以进行蚀刻控制。
表2中，作为本试验的试验条件和结果，示出试样编号；电介质层、黑化层、Cu层的各材料；电介质层、黑化层、Cu层的膜厚(nm)；黑化层形成时的N2气、O2气的导入量(％)；消光系数；反射率(％)；蚀刻形状。图36～图38为表示实施例1～比较例2的在波长400nm～700nm时的消光系数的图表。图39～图47为表示实施例1～比较例8的在波长400nm～700nm时的反射率的图表。
[表2]
(实施例1)
制作了电介质层为SiO2、黑化层为CuNO、电介质层和黑化层的膜厚分别为66.8nm、40.1nm的试样1。如图36所示，在波长400nm～700nm时，试样1的CuNO的消光系数k为1.17～1.38。此外，如图39所示，在波长400nm～700nm时的试样1的反射率为0.4％～4.8％。观察了SEM照片，结果黑化层的端部为直线性的蚀刻形状。
(比较例1)
制作了未设置电介质层而膜厚为40nm并具有CuNO的黑化层的试样2。如图37所示，在波长400nm～700nm时，试样2的CuNO的消光系数k为1.26～1.57。然而，如图40所示，在波长400nm～700nm时的试样2的反射率为15.0％～28.7％。观察了SEM照片，结果黑化层的端部为直线性的蚀刻形状。
(比较例2)
制作了电介质层为SiO2、黑化层为CuO、电介质层和黑化层的膜厚分别为10nm、39.9nm的试样3。如图38所示，在波长400nm～700nm时，试样3的CuO的消光系数k为0.31～0.81。此外，如图41所示，在波长400nm～700nm时试样3的反射率为8.0％～16.1％。观察了SEM照片，结果在黑化层的端部观察到曲折形状。
(比较例3)
制作了未设置电介质层和黑化层的试样4。消光系数k是相对于黑化层的值，因此没有测量。如图42所示，在波长400nm～700nm时，试样4的反射率为38.1％～87.2％。观察了SEM照片，结果Cu层的端部为直线性的蚀刻形状，但这是由于在基材上仅形成有Cu层。
(比较例4)
制作了未设置电介质层而膜厚为30nm并具有CuO的黑化层的试样5。如图38所示，在波长400nm～700nm时，试样5的CuO的消光系数k为0.31～0.81。然而，如图43所示，在波长400nm～700nm时试样2的反射率为3.3％～17.3％。观察了SEM照片，结果在黑化层的端部观察到曲折形状。
(比较例5)
制作了未设置电介质层而膜厚为30nm并具有CuN的黑化层的试样6。如图44所示，在波长400nm～700nm时试样2的反射率为9.0％～18.3％。观察了SEM照片，结果在黑化层的端部观察到曲折形状。
(比较例6)
制作了未设置黑化层而具有170.5nm的SiO2和29.5nm的TiO2的电介质层的试样7。SiO2和TiO2的消光系数k为0。如图45所示，在波长400nm～700nm时试样7的反射率为11.5％～89.1％。观察了SEM照片，结果Cu层的端部为直线性的蚀刻形状，但这是由于在仅对Cu进行蚀刻后成膜了电介质层。
(比较例7)
制作了未设置黑化层而具有将SiO2和TiO2交替层叠各4层，合计层叠8层而成的电介质层的试样8。SiO2和TiO2的消光系数k为0。如图46所示，在波长400nm～700nm时试样8的反射率为0.6％～96.5％。观察了SEM照片，结果Cu层的端部为直线性的蚀刻形状，但这是由于在仅对Cu进行蚀刻后成膜了电介质层。
(比较例8)
制作了未设置电介质层而具有膜厚35nm的NiCu黑化层的试样9。如图47所示，在波长400nm～700nm时，试样9的反射率为12.3％～20.6％。观察了SEM照片，结果在黑化层的端部观察到曲折形状。
由上述试验结果可知，如果使用蚀刻速度与Cu层相近的CuNO系黑化层作为黑化层，则会成为Cu层和CuNO系黑化层各自的宽度相近的直线性的蚀刻形状。此外，得到如下结论：通过将消光系数在可见光线的波长区域即400nm～700nm时为1.0以上的CuNO系黑化层和电介质层的双方进行层叠，从而能够使得该波长区域整体的反射率成为5％以下。
符号说明
1：基材，2、2a、2b：CuNO系黑化层，2c、2d：通常的黑化层，3：Cu层，4：光致抗蚀剂层，5：保护层，6：层叠膜，50：溅射装置，51：密闭壳体，52：基材卷出卷盘，53：基材卷取卷盘，54：隔壁，55：第一隔室，56：第二隔室，57：第三隔室，58：Cu靶材，59：导入口，60：导入口，61：夹辊，62：内滚筒，63：夹辊，64：导线，65：控制器，66：低真空吸引口，67：高真空吸引口，21：基材，22、22a、22b：Cu层，23、23a、23b：CuNO系黑化层，24、24a、24b、24c、24d、25、25a、25b：电介质层，210：抗蚀剂层，250：溅射装置，251：密闭壳体，252：基材卷出卷盘，253：基材卷取卷盘，254：隔壁，255：第一隔室，256：第二隔室，257：Cu靶材，258、259：导入口，260：夹辊，261：内滚筒，262：夹辊，263：导线，264：控制器，265：低真空吸引口，266：高真空吸引口。

Claims (3)

1.反射率5％以下的电气配线构件的制造方法，其具有下述工序：
在基材的至少一个主面上形成依次层叠有Cu层和在波长400nm～700nm时的消光系数为1.0以上1.8以下的CuNO黑化层的层叠膜的工序、
在所述层叠膜上的规定区域形成抗蚀剂层的工序、
通过使所述层叠膜与蚀刻液接触从而除去所述层叠膜的未被所述抗蚀剂层覆盖的区域的工序、以及
在所述基材和形成了图案的所述层叠膜上，形成作为折射率与所述CuNO黑化层不同的电介质层的SiO2层的工序。
2.反射率5％以下的电气配线构件，其具有：
基材、
在该基材的至少一个主面上形成的层叠膜，所述层叠膜依次层叠有Cu层和在波长400nm～700nm时的消光系数为1.0以上1.8以下的CuNO黑化层并且形成了图案、以及
在所述基材和形成了图案的所述层叠膜上形成的、作为折射率与所述CuNO黑化层不同的电介质层的SiO2层。
3.根据权利要求2所述的反射率5％以下的电气配线构件，所述CuNO黑化层和所述SiO2层的合计膜厚为100nm以下。
CN201580043893.0A 2014-11-05 2015-10-22 电气配线构件的制造方法、以及电气配线构件 Active CN106663505B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014225611A JP2016091832A (ja) 2014-11-05 2014-11-05 電気配線部材の製造方法、および電気配線部材
JP2014-225611 2014-11-05
JP2015-067616 2015-03-27
JP2015067616A JP6041922B2 (ja) 2015-03-27 2015-03-27 電気装置の製造方法、および電気装置
PCT/JP2015/079789 WO2016072274A1 (ja) 2014-11-05 2015-10-22 電気配線部材の製造方法、および電気配線部材

Publications (2)

Publication Number Publication Date
CN106663505A CN106663505A (zh) 2017-05-10
CN106663505B true CN106663505B (zh) 2018-01-23

Family

ID=55909001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580043893.0A Active CN106663505B (zh) 2014-11-05 2015-10-22 电气配线构件的制造方法、以及电气配线构件

Country Status (5)

Country Link
US (1) US10527938B2 (zh)
KR (1) KR102378773B1 (zh)
CN (1) CN106663505B (zh)
TW (1) TWI673728B (zh)
WO (1) WO2016072274A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917968A (zh) * 2019-03-28 2019-06-21 京东方科技集团股份有限公司 一种导电结构、触控结构及触控显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6626238B2 (ja) * 2017-08-30 2019-12-25 Ｎｉｓｓｈａ株式会社 電極フィルムおよびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101445331A (zh) * 2008-12-22 2009-06-03 清华大学 一种太阳能选择性吸收涂层及其制备方法
CN103168285A (zh) * 2010-10-19 2013-06-19 Lg化学株式会社 包括导电图形的触摸面板及其制备方法
CN103370748A (zh) * 2011-03-04 2013-10-23 Lg化学株式会社 导电结构体及其制备方法
CN103460303A (zh) * 2011-03-28 2013-12-18 Lg化学株式会社 导电结构、触控面板及其制造方法
TW201423771A (zh) * 2012-08-31 2014-06-16 Lg Chemical Ltd 導電結構體及其製造方法
TW201426767A (zh) * 2012-08-31 2014-07-01 Lg Chemical Ltd 導電結構體及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288235B2 (ja) * 2002-08-08 2009-07-01 大日本印刷株式会社 電磁波遮蔽用シート
KR100509764B1 (ko) * 2003-04-10 2005-08-25 엘지전자 주식회사 전자파 차폐 필터 및 그 제조 방법
TWI236023B (en) * 2003-04-18 2005-07-11 Dainippon Printing Co Ltd Electromagnetic shielding sheet, front plate for display, and method for producing electromagnetic shielding sheet
US7521860B2 (en) * 2005-08-29 2009-04-21 Chunghwa Picture Tubes, Ltd. Organic electro-luminescence display with multiple protective films
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP2009176761A (ja) 2006-12-27 2009-08-06 Hitachi Chem Co Ltd めっき用導電性基材、その製造方法及びそれを用いた導体層パターン付き基材の製造方法、導体層パターン付き基材、透光性電磁波遮蔽部材
JP5128841B2 (ja) * 2007-04-16 2013-01-23 日本写真印刷株式会社 透明薄板
JP5418121B2 (ja) 2009-10-02 2014-02-19 大日本印刷株式会社 透明導電材
JP4780254B2 (ja) * 2009-12-10 2011-09-28 凸版印刷株式会社 導電性基板およびその製造方法ならびにタッチパネル
KR101165948B1 (ko) * 2010-07-12 2012-07-18 (주) 태양기전 터치 검지용 패널 및 그 제조 방법
JP5667938B2 (ja) 2010-09-30 2015-02-12 富士フイルム株式会社 静電容量方式タッチパネル
KR20130070165A (ko) * 2011-12-19 2013-06-27 삼성전기주식회사 터치센서 및 그 제조방법
TWI486260B (zh) * 2012-11-16 2015-06-01 Nanya Plastics Corp 具有黑色極薄銅箔之銅箔結構及其製造方法
JP5888255B2 (ja) * 2013-01-31 2016-03-16 大日本印刷株式会社 電極フィルム、その製造方法および画像表示装置
CN104216547B (zh) * 2013-06-04 2017-12-01 宸鸿科技(厦门)有限公司 一种触控面板及其制造方法
KR102069179B1 (ko) * 2013-06-26 2020-02-12 삼성디스플레이 주식회사 편광 소자, 이를 포함하는 표시 패널 및 이의 제조 방법
CN105144045B (zh) * 2013-11-04 2017-10-31 Lg化学株式会社 导电结构及其制造方法
KR101548824B1 (ko) * 2013-12-17 2015-08-31 삼성전기주식회사 터치 패널
CN104976802A (zh) * 2014-04-11 2015-10-14 太浩科技有限公司 一种太阳光谱选择性吸收涂层及其制备方法
US9122336B1 (en) * 2014-08-05 2015-09-01 T-Kingdom Co., Ltd. Conductive electrode structure
CN106662950A (zh) * 2014-09-24 2017-05-10 株式会社Lg化学 导电结构及其制造方法
ES2724023T3 (es) * 2015-02-25 2019-09-05 Vts Touchsensor Co Ltd Cuerpo laminado conductor para panel táctil y método para fabricar un cuerpo laminado conductor para panel táctil
WO2018163672A1 (ja) * 2017-03-06 2018-09-13 富士フイルム株式会社 タッチパネル、タッチパネル用導電性シートおよびタッチセンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101445331A (zh) * 2008-12-22 2009-06-03 清华大学 一种太阳能选择性吸收涂层及其制备方法
CN103168285A (zh) * 2010-10-19 2013-06-19 Lg化学株式会社 包括导电图形的触摸面板及其制备方法
CN103370748A (zh) * 2011-03-04 2013-10-23 Lg化学株式会社 导电结构体及其制备方法
CN103460303A (zh) * 2011-03-28 2013-12-18 Lg化学株式会社 导电结构、触控面板及其制造方法
TW201423771A (zh) * 2012-08-31 2014-06-16 Lg Chemical Ltd 導電結構體及其製造方法
TW201426767A (zh) * 2012-08-31 2014-07-01 Lg Chemical Ltd 導電結構體及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917968A (zh) * 2019-03-28 2019-06-21 京东方科技集团股份有限公司 一种导电结构、触控结构及触控显示装置

Also Published As

Publication number Publication date
US20170307974A1 (en) 2017-10-26
TW201633332A (zh) 2016-09-16
US10527938B2 (en) 2020-01-07
KR20170084006A (ko) 2017-07-19
KR102378773B1 (ko) 2022-03-28
TWI673728B (zh) 2019-10-01
WO2016072274A1 (ja) 2016-05-12
CN106663505A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN104303240B (zh) 带有透明电极的基板及其制造方法以及触摸面板
CN103597427B (zh) 导电基板和具有该导电基板的触摸屏
CN104603886B (zh) 导电结构及其制造方法
US7858194B2 (en) Extreme low resistivity light attenuation anti-reflection coating structure in order to increase transmittance of blue light and method for manufacturing the same
Hudec et al. Impact of plasma treatment on electrical properties of TiO2/RuO2 based DRAM capacitor
CN105706182A (zh) 导电性基板、导电性基板的制造方法
CN106663505B (zh) 电气配线构件的制造方法、以及电气配线构件
KR20070111493A (ko) 전자파 차폐 적층체 및 이것을 이용한 디스플레이 장치
JP4893097B2 (ja) 導電性積層体およびプラズマディスプレイ用保護板
CN104459862A (zh) 栅偏振元件及栅偏振元件制造方法
TWI571779B (zh) 觸控感應單元及觸控裝置
CN104795131A (zh) 透明导电体以及触摸面板
Hudec et al. Interface engineered HfO2-based 3D vertical ReRAM
JP6597621B2 (ja) 積層体フィルムと電極基板フィルムおよびこれ等の製造方法
JP6262483B2 (ja) 導電性フィルム基板およびその製造方法
CN105590662B (zh) 透明导电体以及触摸屏
CN104851516B (zh) 导电图形的制作方法及导电膜
JP6041922B2 (ja) 電気装置の製造方法、および電気装置
JP2016091832A (ja) 電気配線部材の製造方法、および電気配線部材
CN102543266B (zh) 具有铜导线的透明导电膜
TW201626408A (zh) 透明導電體及觸控面板
CN104614908B (zh) 一种阵列基板及液晶显示面板
CN110506335A (zh) 用于电子器件中金属化的电流诱导暗层形成
Kondoh et al. In situ ellipsometry of Cu surfaces immersed in benzotriazole–hydrogen peroxide solutions
WO2015146503A1 (ja) 無機薄膜積層フィルム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant