CN106611697B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106611697B
CN106611697B CN201510703668.7A CN201510703668A CN106611697B CN 106611697 B CN106611697 B CN 106611697B CN 201510703668 A CN201510703668 A CN 201510703668A CN 106611697 B CN106611697 B CN 106611697B
Authority
CN
China
Prior art keywords
layer
oxygen
oxygen doping
forming method
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510703668.7A
Other languages
English (en)
Other versions
CN106611697A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510703668.7A priority Critical patent/CN106611697B/zh
Publication of CN106611697A publication Critical patent/CN106611697A/zh
Application granted granted Critical
Publication of CN106611697B publication Critical patent/CN106611697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底内形成第一氮掺杂层;采用含氧等离子体离子注入工艺在第一氮掺杂层表面形成氧掺杂层,所述含氧等离子体至少包括水等离子体;在所述氧掺杂层上形成第二氮掺杂层;对所述半导体衬底进行热处理,使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散,形成第一氮氧化硅层和第二氮氧化硅层。上述方法可以提高形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部11,鳍部11一般是通过对半导体衬底10刻蚀后得到的;介质层12,覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分;栅极结构13,横跨在所述鳍部11上,覆盖所述鳍部11的部分顶部和侧壁,栅极结构13包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于鳍式场效应晶体管,鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
在体硅上形成的鳍式场效应晶体管往往具有较大的漏电流,所述鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,形成性能较高的绝缘体上硅(SOI)衬底,从而提高在绝缘体上硅衬底上形成的鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供半导体衬底;在所述半导体衬底内形成第一氮掺杂层;采用含氧等离子体离子注入工艺在第一氮掺杂层表面形成氧掺杂层,所述含氧等离子体至少包括水等离子体;在所述氧掺杂层上形成第二氮掺杂层;对所述半导体衬底进行热处理,使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散,形成第一氮氧化硅层和第二氮氧化硅层。
可选的,仅采用水等离子体离子注入工艺形成所述氧掺杂层。
可选的,所述水等离子体离子注入采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为200nm~300nm,注入能量为60keV~300keV
可选的,所述氧掺杂层包括第一氧掺杂层和位于所述第一氧掺杂层表面的第二氧掺杂层;采用第一水等离子体离子注入工艺形成所述第一氧掺杂层;采用氧气等离子体离子注入工艺在所述第一氧掺杂层表面形成第二氧掺杂层。
可选的,所述氧掺杂层还包括位于第二氧掺杂层表面的第三氧掺杂层,采用第二水等离子体离子注入工艺形成所述第三氧掺杂层。
可选的,所述第一水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~300nm,注入能量为60keV~300keV。
可选的,所述氧气等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为260nm~290nm,注入能量为60keV~300keV。
可选的,所述第二水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。
可选的,第一氧掺杂层的厚度为第二氧掺杂层的厚度为第三氧掺杂层的厚度为
可选的,采用第一氮离子注入工艺形成所述第一氮掺杂层。
可选的,所述第一氮离子注入工艺所采用的氮离子注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~350nm,注入能量为60keV~300keV。
可选的,采用第二氮离子注入工艺形成所述第二氮掺杂层。
可选的,所述第二氮离子注入工艺所采用的氮离子注入剂量为1015atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。
可选的,所述第一氮掺杂层的厚度为第二氮掺杂层的厚度为
可选的,所述热处理为退火工艺,退火温度为500℃~1200℃,时间为5s~5min。
可选的,所述退火工艺包括炉管退火、尖峰退火或快速热退火。
可选的,所述热处理为在半导体衬底表面进行的半导体外延工艺。
可选的,还包括:刻蚀所述半导体衬底至第二氮掺杂层表面,形成鳍部。
可选的,刻蚀所述半导体衬底至第二氮掺杂层表面的方法包括:在所述半导体衬底表面形成硬掩膜层;在所述硬掩膜层表面形成图形化光刻胶层;以所述图形化光刻胶层为掩膜刻蚀所述硬掩膜层,形成图形化硬掩膜层;以所述图形化硬掩膜层为掩膜刻蚀所述半导体衬底至第二氮氧化硅层表面。
可选的,刻蚀所述半导体衬底的方法包括:采用干法刻蚀工艺,刻蚀部分厚度的半导体衬底,然后采用湿法刻蚀工艺,继续刻蚀所述半导体衬底至第二氮氧化硅层表面。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在半导体衬底内形成第一氮掺杂层、位于第一氮掺杂层表面的氧掺杂层以及在氧掺杂层表面形成第二氮掺杂层之后,再进行热处理,使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散,形成第一氮氧化硅层和第二氮氧化硅层。由于氮化硅的扩散系数较低,所述第一氮掺杂层和第二氮掺杂层能够阻挡氧掺杂层内的氧离子扩散至半导体衬底的其他区域,使得氧掺杂层内的氧离子分布较为集中。同时在热处理过程中,第一氮掺杂层和第二氮掺杂层能够吸收扩散的氧离子,形成第一氮氧化硅层和第二氮氧化硅层,阻挡氧离子扩散至半导体衬底其他区域。并且,采用至少包括水等离子在内的含氧等离子体离子注入工艺形成所述氧掺杂层,由于水等离子体体系中,主要包括H2O+、HO+和O+这三种含氧离子,这三种含氧离子的质量数相差较小,在进行离子注入的过程中,在相同能量的情况下,三种含氧离子的速度以及注入深度接近,从而使得形成的氧掺杂层内的氧分布较为集中,提高形成的氧掺杂层的隔离性能。
进一步,所述氧掺杂层包括第一氧掺杂层和位于所述第一氧掺杂层表面的第二氧掺杂层;采用第一水等离子体离子注入工艺形成所述第一氧掺杂层;采用氧气等离子体离子注入工艺在所述第一氧掺杂层表面形成第二氧掺杂层。氧气等离子体离子注入工艺采用氧气作为工作气体,氧浓度较高,与水等离子体离子注入相比,掺杂效率更高,可以提高形成氧掺杂层的效率。并且可以通过第一水等离子体离子注入形成第一氧掺杂层来抑制氧气等离子体离子注入工艺形成的第二氧掺杂层内的氧分布弥散问题。
进一步,所述氧掺杂层还包括位于第二氧掺杂层表面的第三氧掺杂层,采用第二水等离子体离子注入工艺形成所述第三氧掺杂层。能够进一步抑制采用氧气等离子体离子注入形成第二氧掺杂层过程中的氧分布弥散。从而提高形成的氧掺杂层整体的氧分布均匀性。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图;
图2至图10是本发明的实施例的半导体结构的形成过程的结构示意图;
具体实施方式
绝缘体上硅衬底的结构包括:底层硅层、位于底层硅层表面的埋氧层以及位于埋氧层表面的顶层硅层。在绝缘提上硅衬底上形成半导体器件,可以有效减少半导体器件的漏电流,提高半导体器件的性能。
可以通过离子注入工艺在体硅中注入氧离子而在体硅中形成埋氧层,从而形成绝缘体上硅结构,但是离子注入采用的离子注入机通常需要较长的时间才能达到形成埋氧层所需要的注入剂量,从而导致形成绝缘体上硅衬底的效率较低,且价格较为昂贵。而在等离子体注入工艺中,具有较大对的注入剂量,并且注入剂量与注入时间、注入面积无关,采用这种方法在体硅中注入氧离子形成绝缘体上硅衬底可以提高效率,并且节约成本。
研究发现,在采用氧等离子体离子注入工艺形成绝缘体上硅衬底的过程中,氧等离子中主要包含O+和O2 +两种氧离子,但是由于这两种氧离子的质量数相差较大,导致在硅衬底中形成的氧埋层内的氧分布弥散,浓度分布不均匀,从而导致形成的绝缘体上硅衬底的性能较差,从而影响在该绝缘体上硅衬底上形成的半导体器件的性能。
本发明的实施例中,采用含氧离子体离子注入工艺形成氧掺杂层,且所述含氧等离子体中至少包括水等离子体,可以抑制氧分布弥散的问题,并且所述氧掺杂层形成在第一氮掺杂层和第二氮掺杂层之间,可以阻挡氧离子扩散至半导体衬底的其他位置。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图2,提供半导体衬底100,在所述半导体衬底100内形成第一氮掺杂层101。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择合适的半导体衬底100。本实施例中,所述半导体衬底100的材料为单晶硅。
可以采用离子注入工艺形成所述第一氮掺杂层101。本实施例中,采用第一氮离子注入工艺形成所述第一氮掺杂层101,其中,所述第一氮离子注入工艺所采用的氮离子注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~350nm,注入能量为60keV~300keV。
后续在所述第一氮掺杂层101上形成氧掺杂层,由于氮化硅的扩散系数较低,所述第一氮掺杂层101能够阻挡氧掺杂层内的氧离子向下扩散,使得氧掺杂层内的氧离子分布较为集中。所述第一氮掺杂层101需要有足够的厚度,以阻挡氧离子的扩散,本实施例中,所述第一氮掺杂层101的厚度为
形成所述第一氮掺杂层101之后,采用含氧等离子体离子注入工艺在第一氮掺杂层101表面形成氧掺杂层,所述含氧等离子体中至少包括水等离子体离子体。
图3至图5是本发明的一个实施例中,形成所述氧掺杂层的过程示意图。该实施例中,所述氧掺杂层包括第一氧掺杂层、位于第一氧掺杂层表面的第二氧掺杂层以及位于第二氧掺杂层表面的第三氧掺杂层。
请参考图3,在所述第一氮掺杂层101表面形成第一氧掺杂层201。
采用第一水等离子体离子注入工艺,形成所述第一氧掺杂层201。
可以采用水等离子体离子注入工艺形成所述第一氧掺杂层201。所述水等离子体离子注入工艺采用水蒸气作为工作气体,形成的水等离子体体系中,主要包括H2O+、HO+和O+这三种含氧离子,这三种含氧离子的质量数相差较小,在进行离子注入的过程中,在相同能量的情况下,三种含氧离子的速度以及注入深度接近,从而使得形成的第一氧掺杂层201内的氧分布较为集中。
与采用氧气等离子体离子注入相比,由于以氧气作为工作气体形成的氧气等离子体体系中,主要包括O2+、O+和O3+等含氧离子,这三种含氧离子的质量数相差较大,在进行离子注入的过程中,不同离子的注入速率、深度相差较大,容易使得形成的第一氧掺杂层内的氧分布弥散,从而影响形成的氧掺杂层的隔离作用。
本实施例中,采用第一水等离子体离子注入工艺形成所述第一氧掺杂层201。所述第一水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~300nm,注入能量为60keV~300keV。所述第一氧掺杂层201的厚度为
请参考图4,采用氧气等离子体离子注入工艺在所述第一氧掺杂层201表面形成第二氧掺杂层202。
氧气等离子体离子注入工艺采用氧气作为工作气体,氧浓度较高,与水等离子体离子注入相比,掺杂效率更高,可以提高形成氧掺杂层的效率。虽然采用氧气等离子体离子注入会存在氧分布弥散的问题,但是由于在采用氧气等离子体离子注入工艺之前,已经采用水等离子体离子注入工艺形成了氧分布较为集中均匀的第一氧掺杂层,从而可以一定程度上改善最终形成的氧掺杂层的氧分布弥散的问题。
本实施例中,采用的氧气等离子体离子注入工艺中,采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为260nm~290nm,注入能量为60keV~300keV。
所述第二氧掺杂层202的厚度不能过大,避免第二氧掺杂层202内的氧分布弥散问题对整个氧掺杂层的性能造成较大的影响。作为一个较佳的选择,所述第二氧掺杂层202的厚度小于第一氧掺杂层201的厚度。
本实施例中,所述第二氧掺杂层202的厚度为
请参考图5,采用第二水等离子体离子注入工艺形成所述第三氧掺杂层203。
所述第二水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。采用第二水等离子体离子注入工艺形成所述第三掺杂层203能够进一步抑制采用氧气等离子体离子注入形成第二氧掺杂层202过程中的氧分布弥散。从而提高形成的氧掺杂层整体的氧分布均匀性。
为了对第二氧掺杂层202内的氧的弥散分布起到足够的抑制作用,所述第三氧掺杂层203的厚度越大抑制效果越明显,本实施例中,所述第三氧掺杂层203的厚度为
本实施例中,所述氧掺杂层包括采用第一水等离子体离子注入工艺形成的第一氧掺杂层201、采用氧气等离子体离子注入工艺形成的第二氧掺杂层202以及采用第二水等离子体离子注入工艺形成的第三氧掺杂层203。
在本发明的其他实施例中,所述氧掺杂层也可以仅包括第一氧掺杂层和位于所述第一氧掺杂层表面的第二氧掺杂层;采用第一水等离子体离子注入工艺形成所述第一氧掺杂层;采用氧气等离子体离子注入工艺在所述第一氧掺杂层表面形成第二氧掺杂层。通过第一水等离子体离子注入形成第一氧掺杂层来抑制氧气等离子体离子注入工艺形成的第二氧掺杂层内的氧分布弥散问题。
在本发明的其他实施例中,所述氧掺杂层还可以是单层结构,仅采用水等离子体离子注入工艺形成所述氧掺杂层,完全避免了氧掺杂过程中的氧分布弥散问题,使得整个氧掺杂层内的氧分布均匀。此时采用的水等离子体离子注入采用的注入剂量可以为1017atom/cm2~1018atom/cm2,注入深度为200nm~300nm,注入能量为60keV~300keV。
请参考图6,在所述氧掺杂层上形成第二氮掺杂层102。
可以采用离子注入工艺形成所述第二氮掺杂层102。由于氮化硅的扩散系数较低,所述第二氮掺杂层102能够阻挡氧掺杂层内的氧离子向上扩散,使得氧掺杂层内的氧离子分布较为集中。
本实施例中,采用第二氮离子注入工艺形成所述第二氮掺杂层102,其中,所述第二氮离子注入工艺所采用的氮离子注入剂量为1015atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。
所述第二氮掺杂层102需要有足够的厚度,以阻挡氧离子的扩散,本实施例中,所述第二氮掺杂层102的厚度为具有较好的扩散阻挡作用。
请参考图7,对所述半导体衬底100进行热处理,使氧掺杂层内的氧原子向第一氮掺杂层101(请参考图6)和第二氮掺杂层102(请参考图6)内扩散,形成第一氮氧化硅层101a和第二氮氧化硅层102a。
所述热处理过程用于激活掺杂离子,并会加速氧掺杂层内的氧扩散速率,使得氧掺杂层内的氧离子重新分布,形成氧离子均匀分布的氧掺杂层200。由于所述氧掺杂层200位于第一氮掺杂层101和第二氮掺杂层102之间,在热处理过程中,氧离子也会向第一氮掺杂层101和第二氮掺杂层102内扩散,氧离子被所述第一氮掺杂层101和第二氮掺杂层102吸收,形成第一氮氧化硅层101a和第二氮氧化硅层102a,从而避免在热处理过程中,氧离子扩散至半导体衬底100的其他区域。
本实施例中,所述热处理为退火工艺,退火温度为500℃~1200℃,时间为5s~5min。所述退火工艺包括炉管退火、尖峰退火或快速热退火。
在本发明的其他实施例中,后续会在半导体衬底100表面再外延形成半导体层,然后再在所述半导体层表面形成半导体器件。由于半导体外延工艺一般需要较高的反应温度,所以,所述热处理还可以是在半导体衬底表面进行的半导体外延工艺,例如硅外延工艺、锗硅外延工艺。在本发明的一个实施例中,所述半导体外延工艺可以是硅外延工艺,所述硅外延工艺采用的反应气体包括SiH4或SiH2Cl2等硅源气体,还包括氢气,反应温度为600℃~1100℃摄氏度,压强为1~500托,硅源气体的流量为10sccm~1000sccm,氢气的流量是0.1slm~50slm。
本实施例中,后续还包括:刻蚀所述半导体衬底100至第二氮掺杂层102表面,形成鳍部。具体请参考图8至图10。
请参考图8,在所述半导体衬底100表面形成硬掩膜层103。
所述硬掩膜层103的材料可以为氮化硅、氮氧化硅、氮碳化硅、无定形碳、TiN或TaN等。本实施例中所述硬掩膜层103的材料为氮化硅,可以采用化学气相沉积工艺、高密度等离子体沉积工艺等形成所述硬掩膜层103。
请参考图9,在所述硬掩膜层103表面形成图形化光刻胶层104。
可以采用旋涂工艺在所述硬掩膜层103表面形成光刻胶层之后,对所述光刻胶层进行曝光显影,形成所述图形化光刻胶层104。所述图形化光刻胶层104的位置和尺寸限定了待形成的鳍部位置和尺寸。
请参考图10,以所述图形化光刻胶层104(请参考图9)为掩膜刻蚀所述硬掩膜层103(请参考图9),形成图形化硬掩膜层103a,以所述图形化硬掩膜层103a为掩膜刻蚀所述半导体衬底100至第二氮氧化硅层102a表面,形成鳍部100a。
以所述图形化光刻胶层104为掩膜刻蚀所述硬掩膜层103,将图形化光刻胶层104的图形转移至硬掩膜层103内,形成图形化硬掩膜层103a。由于所述图形化硬掩膜层103a的硬度较大,后续在以所述硬掩膜层103a作为掩膜刻蚀半导体衬底100形成鳍部100a的过程中,图形化硬掩膜层103a的图形不会发生变化,可以确保形成的鳍部100a的图形准确性。
可以采用干法刻蚀工艺刻蚀所述硬掩膜层103,所述干法刻蚀工艺可以采用CHF3或Cl2等作为刻蚀气体。
以所述图形化硬掩膜层103a为掩膜刻蚀所述半导体衬底100的方法包括:采用干法刻蚀工艺,刻蚀部分厚度的半导体衬底100;然后采用湿法刻蚀工艺,继续刻蚀所述半导体衬底100至第二氮氧化硅层102a表面,形成鳍部100a。
所述干法刻蚀工艺可以是等离子体刻蚀工艺、反应离子刻蚀工艺等,具有较高的刻蚀选择性和方向性。本实施例中,所述干法刻蚀工艺可以采用HBr和Cl2的混合气体作为刻蚀气体。首先采用干法刻蚀工艺对半导体衬底100进行刻蚀,可以确保刻蚀形成的鳍部100a的侧壁形貌较佳,且刻蚀速率较快。
在刻蚀一定厚度之后,为了避免干法刻蚀过程的离子轰击作用第二氮氧化硅层102a以及氧掺杂层200造成损伤,采用湿法刻蚀工艺继续刻蚀所述半导体衬底100至所述第二氮氧化硅层102a的表面。由于湿法刻蚀工艺的选择性较高,且刻蚀速率较慢,刻蚀过程可控性提高,从而可以避免对所述第二氮氧化硅层102a造成损伤。所述湿法刻蚀工艺可以采用氢氧化钠或硝酸与氢氟酸的混合溶液作为刻蚀溶液。
在刻蚀所述硬掩膜层103和半导体衬底100的过程中,所述图形化光刻胶层104通常会被消耗,暴露出图形化硬掩膜层103的表面。在本发明的其他实施例中,也可以在形成鳍部100a之后,采用湿法刻蚀工艺去除剩余的图形化光刻胶层104。后续还可以根据实际需求,保留或去除所述图形化硬掩膜层103a。
后续在所述鳍部100a的基础上形成鳍式场效应晶体管,鳍式场效应晶体管与半导体衬底100之间有第二氮氧化硅层102a、氧掺杂层200以及第一氮氧化硅层101隔离,能够有效抑制鳍式场效应晶体管的漏电流问题。并且本实施例中,形成的氧掺杂层200的氧分布均匀,隔离效果更佳。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底内形成第一氮掺杂层;
采用含氧等离子体离子注入工艺在第一氮掺杂层表面形成氧掺杂层,所述含氧等离子体至少包括水等离子体;
在所述氧掺杂层上形成第二氮掺杂层;
对所述半导体衬底进行热处理,使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散,形成第一氮氧化硅层和第二氮氧化硅层。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,仅采用水等离子体离子注入工艺形成所述氧掺杂层。
3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述水等离子体离子注入采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为200nm~300nm,注入能量为60keV~300keV。
4.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述氧掺杂层包括第一氧掺杂层和位于所述第一氧掺杂层表面的第二氧掺杂层;采用第一水等离子体离子注入工艺形成所述第一氧掺杂层;采用氧气等离子体离子注入工艺在所述第一氧掺杂层表面形成第二氧掺杂层。
5.根据权利要求4所述的半导体结构的形成方法,其特征在于,所述氧掺杂层还包括位于第二氧掺杂层表面的第三氧掺杂层,采用第二水等离子体离子注入工艺形成所述第三氧掺杂层。
6.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述第一水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~300nm,注入能量为60keV~300keV。
7.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述氧气等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为260nm~290nm,注入能量为60keV~300keV。
8.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述第二水等离子体离子注入工艺采用的注入剂量为1017atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。
9.根据权利要求5所述的半导体结构的形成方法,其特征在于,第一氧掺杂层的厚度为第二氧掺杂层的厚度为第三氧掺杂层的厚度为
10.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用第一氮离子注入工艺形成所述第一氮掺杂层。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,所述第一氮离子注入工艺所采用的氮离子注入剂量为1017atom/cm2~1018atom/cm2,注入深度为250nm~350nm,注入能量为60keV~300keV。
12.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用第二氮离子注入工艺形成所述第二氮掺杂层。
13.根据权利要求12所述的半导体结构的形成方法,其特征在于,所述第二氮离子注入工艺所采用的氮离子注入剂量为1015atom/cm2~1018atom/cm2,注入深度为200nm~250nm,注入能量为60keV~300keV。
14.根据权利要求5所述的半导体结构的形成方法,其特征在于,所述第一氮掺杂层的厚度为第二氮掺杂层的厚度为
15.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述热处理为退火工艺,退火温度为500℃~1200℃,时间为5s~5min。
16.根据权利要求15所述的半导体结构的形成方法,其特征在于,所述退火工艺包括炉管退火、尖峰退火或快速热退火。
17.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述热处理为在半导体衬底表面进行的半导体外延工艺。
18.根据权利要求1所述的半导体结构的形成方法,其特征在于,还包括:刻蚀所述半导体衬底至第二氮掺杂层表面,形成鳍部。
19.根据权利要求18所述的半导体结构的形成方法,其特征在于,刻蚀所述半导体衬底至第二氮掺杂层表面的方法包括:在所述半导体衬底表面形成硬掩膜层;在所述硬掩膜层表面形成图形化光刻胶层;以所述图形化光刻胶层为掩膜刻蚀所述硬掩膜层,形成图形化硬掩膜层;以所述图形化硬掩膜层为掩膜刻蚀所述半导体衬底至第二氮氧化硅层表面。
20.根据权利要求19所述的半导体结构的形成方法,其特征在于,刻蚀所述半导体衬底的方法包括:采用干法刻蚀工艺,刻蚀部分厚度的半导体衬底,然后采用湿法刻蚀工艺,继续刻蚀所述半导体衬底至第二氮氧化硅层表面。
CN201510703668.7A 2015-10-26 2015-10-26 半导体结构的形成方法 Active CN106611697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510703668.7A CN106611697B (zh) 2015-10-26 2015-10-26 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510703668.7A CN106611697B (zh) 2015-10-26 2015-10-26 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106611697A CN106611697A (zh) 2017-05-03
CN106611697B true CN106611697B (zh) 2019-11-05

Family

ID=58613969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510703668.7A Active CN106611697B (zh) 2015-10-26 2015-10-26 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106611697B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
CN101044611A (zh) * 2004-11-12 2007-09-26 英特尔公司 用于制造具有蚀刻终止层的绝缘体上硅(soi)晶片的方法
CN100350561C (zh) * 2003-09-03 2007-11-21 国际商业机器公司 制作亚稳绝缘体上sige衬底材料的方法及衬底材料
CN101685777A (zh) * 2008-09-22 2010-03-31 台湾积体电路制造股份有限公司 半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194846A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corp. Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process
US20070063279A1 (en) * 2005-09-16 2007-03-22 Tolchinsky Peter G Insulation layer for silicon-on-insulator wafer
US20100155880A1 (en) * 2008-12-23 2010-06-24 Intel Corporation Back gate doping for SOI substrates
JP6032963B2 (ja) * 2012-06-20 2016-11-30 キヤノン株式会社 Soi基板、soi基板の製造方法および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
CN100350561C (zh) * 2003-09-03 2007-11-21 国际商业机器公司 制作亚稳绝缘体上sige衬底材料的方法及衬底材料
CN101044611A (zh) * 2004-11-12 2007-09-26 英特尔公司 用于制造具有蚀刻终止层的绝缘体上硅(soi)晶片的方法
CN101685777A (zh) * 2008-09-22 2010-03-31 台湾积体电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
CN106611697A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
KR101822267B1 (ko) Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성
US10431671B2 (en) Fin field-effect transistor
CN105448990B (zh) Ldmos晶体管及其形成方法
US9966470B2 (en) FinFET structure
US20160233105A1 (en) Method of forming a trench in a semiconductor device
CN106952818B (zh) 半导体结构的形成方法
CN106856170B (zh) 鳍式场效应晶体管的形成方法
CN100570884C (zh) 半导体结构及其制造方法
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN105097525B (zh) 半导体器件的形成方法
CN106816414B (zh) 鳍式场效应晶体管的形成方法
CN106328707A (zh) 晶体管及其制作方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN106611697B (zh) 半导体结构的形成方法
CN105336613A (zh) 半导体结构的形成方法
CN104064469A (zh) 半导体器件制造方法
CN107799418A (zh) 半导体结构及其形成方法
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN106298522B (zh) 半导体结构的形成方法
CN110957361B (zh) 半导体器件及其形成方法
CN109148370B (zh) 半导体结构及其形成方法
CN110098151B (zh) 半导体器件及其形成方法
CN106328691B (zh) 半导体结构的形成方法
CN101930924B (zh) Mos晶体管的制作方法
CN109786457B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant