CN106611644B - 电感器件及其制造方法 - Google Patents

电感器件及其制造方法 Download PDF

Info

Publication number
CN106611644B
CN106611644B CN201610955882.6A CN201610955882A CN106611644B CN 106611644 B CN106611644 B CN 106611644B CN 201610955882 A CN201610955882 A CN 201610955882A CN 106611644 B CN106611644 B CN 106611644B
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
metal
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610955882.6A
Other languages
English (en)
Other versions
CN106611644A (zh
Inventor
堀川泰爱
中西元
传田达明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN106611644A publication Critical patent/CN106611644A/zh
Application granted granted Critical
Publication of CN106611644B publication Critical patent/CN106611644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/042Printed circuit coils by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers

Abstract

公开了电感器件及其制造方法。一种电感器件,包括:第一绝缘层,其具有第一过孔;第一金属层,其形成在所述第一绝缘层的上表面上并且在所述第一过孔的上端侧处具有下垂部分;第二金属层,其形成在所述第一绝缘层的下表面上并且具有暴露于所述第一过孔的底表面的第一连接部;和第一金属镀层,其形成在所述第一过孔中并且构造为将所述第一连接部与所述第一金属层的所述下垂部分连接。

Description

电感器件及其制造方法
技术领域
本公开涉及电感器件及其制造方法。
背景技术
在现有技术中,已知用于各种电子装置的高频电路等的电感器件。该电感器件的结构包括缠绕电线的绕线型、在平面上形成螺旋形线圈导体的平面型等。
[专利文献1]日本专利申请公开第2015-32625A号
[专利文献2]日本专利申请公开第2015-32626A号
[专利文献3]日本专利申请公开第2015-76597A号
如稍后在引文段落中描述的那样,在电感器件中,在绝缘层的两面上形成的由铜箔制成的金属层经由在该绝缘层的过孔中形成的金属镀层而彼此连接。
在该过孔结构中,当产生热应力时,该应力易于集中在绝缘层的在过孔上端处的部位。由于这个原因,在绝缘层中易于产生裂纹并且无法获得足够的过孔连接的可靠性。
发明内容
本发明的示例性实施例提供了一种用于确保电感器件中的过孔连接的高可靠性的新结构及其制造方法,该电感器件中上下金属层经由过孔中的金属镀层而彼此连接。
根据示例性实施例的电感器件,包括:
第一绝缘层,其具有第一过孔;
第一金属层,其形成在所述第一绝缘层的上表面上并且在所述第一过孔的上端侧处具有下垂部分;
第二金属层,其形成在所述第一绝缘层的下表面上并且具有暴露于所述第一过孔的底表面的第一连接部;和
第一金属镀层,其形成在所述第一过孔中并且构造为将所述第一连接部与所述第一金属层的所述下垂部分连接。
根据示例性实施例的一种制造电感器件的方法,包括:
制备堆叠的基底材料,其具有第一金属层和形成在所述第一金属层的下表面上的第一绝缘层;
通过冲压件对所述堆叠的基底材料进行冲压,从而在所述第一绝缘层中形成第一过孔并且在所述第一过孔的上端侧处获得所述第一金属层的下垂部分;
在所述第一绝缘层的下表面上形成第二金属层,所述第二金属层具有暴露于所述第一过孔的底表面的第一连接部;和
通过其中将所述第二金属层用作电镀的馈电路径的电镀在所述第一过孔中形成第一金属镀层,所述第一金属镀层被构造为将所述第一连接部与所述第一金属层的所述下垂部分连接。
根据以下公开内容,在所述电感器件中,在具有第一过孔的第一绝缘层的上表面上形成在第一过孔的上端侧处具有下垂部分的第一金属层。此外,在第一绝缘层的下表面上形成具有暴露于第一过孔的底表面的第一连接部的第二金属层。
在第一过孔中,形成有被构造为将第一连接部分与第一金属层的下垂部分连接的第一金属镀层。
通过采用该过孔结构,即使当产生热应力时,也减轻了第一绝缘层的在第一过孔的上端处的部位集中的应力,从而可以防止从第一过孔的上端向第一绝缘层中产生裂纹。
因此,能够提高电感器件的上金属层和下金属层的过孔连接的可靠性。
附图说明
图1A至图1C是用于示出与引文(引文1)相关的电感器件的问题的截面图。
图2A和图2B是用于示出与引文(引文2)相关的电感器件的问题的截面图。
图3A至图3D是示出根据第一示例性实施例的电感器件的制造方法的截面图(其1)。
图4A和图4B是示出根据第一示例性实施例的电感器件的制造方法的截面图(其2)。
图5是示出根据第一示例性实施例的电感器件的制造方法的截面图(其3)。
图6A和图6B是示出根据第一示例性实施例的电感器件的制造方法的截面图(其4)。
图7A至图7C是示出根据第一示例性实施例的电感器件的制造方法的截面图(其5)。
图8是示出根据第一示例性实施例的电感器件的制造方法的截面图(其6)。
图9A和图9B是示出根据第一示例性实施例的电感器件的制造方法的截面图(其7)。
图10是示出根据第一示例性实施例的电感器件的制造方法的截面图(其8)。
图11是示出根据第一示例性实施例的电感器件的制造方法的截面图(其9)。
图12是示出根据第一示例性实施例的电感器件的制造方法的截面图(其10)。
图13是示出根据第一示例性实施例的电感器件的制造方法的截面图(其11)。
图14是示出根据第一示例性实施例的电感器件的截面图。
图15是示出根据第二示例性实施例的电感器件的制造方法的截面图(其1)。
图16是示出根据第二示例性实施例的电感器件的制造方法的截面图(其2)。
图17是示出根据第二示例性实施例的电感器件的制造方法的截面图(其3)。
图18是示出根据第二示例性实施例的电感器件的截面图。
具体实施方式
下文中,将参照附图描述示例性实施例。
在描述示例性实施例之前,首先描述作为本公开的基础的引文。应当注意的是,引文包括发明人的个人调查研究内容并且不是已知技术。
图1A至图2B示出了与引文相关的电感器件的问题。
如图1A所示,在与引文相关的电感器件的制造方法中,首先制备绝缘层100,其具有在上表面上形成的金属层200和在下表面上形成的金属层220。在必要时机对金属层200和金属层220进行构图并且其作为线圈工作。
随后,如图1B所示,在金属层200上形成具有孔状开口240x的阻挡层240。
随后,如图1C所示,通过阻挡层240的开口240X湿法刻蚀金属层200。随后,移除阻挡层240。由此,金属层200形成有开口200x。
此外,如图2A所示,绝缘层100被激光经由金属层200的开口200x穿透,由此形成有过孔VH。此时,金属层220保留在过孔VH的底部。
替选地,在将过孔VH形成在绝缘层100中之后,可将金属层220接合至绝缘层100的下表面。
随后,如图2B所示,通过其中将金属层220用作电镀的馈电路径的电镀,从绝缘层100的过孔VH的底部开始朝向上侧形成金属镀层300。
因此,金属镀层300连接至金属层200的开口200x的侧表面,并且金属层220和金属层200为过孔连接的。
在图2B的结构中,在伴随有加热处理的工艺中产生热应力时,例如,应力易于集中在绝缘层100的在过孔VH的上端处的部位上。由于这个原因,从过孔VH的上端处的绝缘层100朝向内部易于产生裂纹C,使得无法获得足够的过孔连接的可靠性。
此外,在过孔VH中的金属镀层300连接至金属层200的下端时,电镀的馈电区域急剧增大。因此,电镀的每单位面积电流密度急剧减小,使得电镀速率极大降低并且几乎无法根据状况来进行电镀。
为此,将金属镀层300的上表面从金属层200的上表面压低,结果是无法容易地解决对于上表面侧平坦度的要求。
稍后描述的根据示例性实施例的电感器件及其制造方法可以解决上述问题。
(第一示例性实施例)
图3A至图13示出了根据第一示例性实施例的电感器件的制造方法,图14示出了第一示例性实施例的电感器件。下文中,在对电感器件的制造方法进行描述时,描述电感器件的结构。
在第一示例性实施例的电感器件的制造方法中,首先制备如图3A所示的基底材料5。基底材料5具有形成在载体薄膜12的下表面上的绝缘层10。
作为载体薄膜12的示例,使用厚度在25μm至75μm的PET薄膜。此外,作为绝缘层10的示例,使用构造为起到粘合层作用的厚度为8μm至15μm的环氧树脂片。
随后,如图3B所示,通过模具的冲压件冲压基底材料5,使得基底材料5形成有在厚度方向上穿透的开口10a。
随后,如图3C所示,制备厚度在10μm至35μm的金属层20a,并且通过绝缘层10将金属层20a接合至载体薄膜12的下表面侧。作为金属层20a,优选使用铜箔。
此外,如图3D所示,基于光刻形成用于对金属层20a进行构图的具有开口的阻挡层(未示出)。
此外,经由阻挡层的开口对金属层20a进行湿法刻蚀(未示出)。由此,将金属层20a构图为所需图案。此时,金属层20a的图案形成为用于获得最终线圈图案的临时图案。
随后,如图4A所示,制备不同的绝缘层30。作为绝缘层30的示例,使用构造为起到粘合层作用的厚度为5μm至30μm的环氧树脂片。随后,将绝缘层30接合至图3D所示结构的金属层20a的下表面。
从而,如图4B所示,绝缘层30形成在图3D所示结构的金属层20a的下表面上。绝缘层30形成有嵌入金属层20a的图案的台阶,并且绝缘层30的下表面是平坦的。
以这种方式,制备如图4B所示的堆叠的基底材料5a。在该堆叠的基底材料5a中,按对应顺序将绝缘层10和载体薄膜12堆叠在金属层20a上,并且绝缘层30形成在金属层20a的下表面上。
以这种方式,制备了堆叠的基底材料,其至少具有绝缘层形成在金属层的下表面上的结构。
在载体薄膜12和绝缘层10中形成的开口10a布置在稍后将布置过孔的区域中,并且金属层20a的上表面在开口10a中暴露。
随后,制备如图5所示那样构造的模具40。模具40具有用于接收工件的接收件42。此外,模具40具有用于将工件按压在接收件42上方的按压件44。
此外,模具40具有用于对工件进行冲压的冲压件46。冲压件46布置在按压件44的开口44a中。冲压件46与移动单元(未示出)连接,使其可以竖直地移动。
接收件42具有开口42a,当对工件进行冲压时冲压件46将置于开口42a中。
随后,如图6A所示,图4B所示的堆叠的基底材料5a被传送并布置在模具40的接收件42和按压件44之间。
此外,模具40的冲压件46向下移动以在厚度方向上冲压图4B所示的堆叠的基底材料5a的开口10a的底部的金属层20a和绝缘层30。随后,图4B所示的堆叠的基底材料5a被传送到外部并从模具40中取出。
由此,如图6B所示,从堆叠的基底材料5a的金属层20a的上表面到绝缘层30的下表面的范围的区域被穿透,使得绝缘层30形成有过孔VH。例如,过孔VH的直径设为150μm。
在将金属层20a夹入并固定在模具40的接收件42和按压件44之间的情况下按压并通过冲压件46冲压金属层20a。
此时,在冲压件46的侧表面和接收件42的开口42a的侧表面之间形成空隙C。为此,当通过冲压件46冲压堆叠的基底材料5a的金属层20a时,金属层20a的处理后表面在空隙C中向下延伸,从而在过孔VH的上端侧处形成下垂部分S。例如,空隙C的尺寸可以设为10μm至20μm。
此外,过孔VH的侧表面的上端侧形成为凸曲面30a。金属层20a的下垂部分S形成为覆盖过孔VH的凸曲面30a。
由此,载体薄膜12和绝缘层10的开口10a布置在过孔VH上方和在围绕过孔的金属层20a上。
随后,如图7A所示,制备在其上表面上形成有绝缘层50的金属层22a。通过对铜箔进行构图来形成金属层22a。金属层22a的图案形成为用于获得最终线圈图案的临时图案,类似于金属层20a。
绝缘层50在与图6B所示的堆叠的基底材料的过孔VH及其周围区域相对应的部分处形成有开口50a。
通过制备如图3D所示的相同结构并将载体薄膜12从该结构剥离来获得在其上表面上形成有绝缘层50的金属层22a。此外,绝缘层50由构造为起到粘合层作用的环氧树脂片等来形成,类似于绝缘层10和绝缘层30。
金属层22a经由绝缘层50接合至堆叠的基底材料5a的绝缘层30的下表面。由此,金属层22a的连接部22x暴露于绝缘层30的过孔VH的底表面。
随后,如图7B所示,将载体薄膜12从图7A的结构剥离,从而使绝缘层10的上表面暴露。
此时,绝缘层10的开口10a布置在过孔VH及其周围区域的上方,并且其他区域中的金属层20a被绝缘层10覆盖。
随后,如图7C所示,通过其中将金属层22a用作电镀的馈电路径的电镀从过孔VH的底表面开始朝向上侧形成金属镀层60。金属镀层60优选地由铜形成。但是,也可以使用用于布线的各种金属。
在第一示例性实施例中,在过孔VH的上端侧处布置金属层20a的下垂部分S。由于这个原因,当从过孔VH的底表面开始朝向上侧形成金属镀层60时,金属镀层60牢固地连接至金属层20a的下垂部分S,可靠性高。
以这种方式,金属层22a的连接部22x和金属层20a的下垂部分S通过金属镀层60彼此连接。
此外,如在引文中描述的那样,当具有较大面积的整个金属层20a暴露时,在金属镀层60连接至金属层20a时电镀可能几乎无法进行。
但是,在第一示例性实施例中,如上所述,绝缘层10形成在金属层20a上,并且绝缘层10的开口10a布置在过孔VH及其周围区域的上方。由于这个原因,因为金属层20a的上表面除了开口10a以外都被绝缘层10覆盖,金属层20a的暴露区域显著地减小。
因此,即使在过孔VH中的金属镀层60连接至金属层20a,用于电镀的馈电的区域仅小幅增加。由于这个原因,不会出现电镀的每单位面积电流密度急剧减小和电镀速度极大降低的问题。
因此,即使在过孔VH中的金属镀层60连接至金属层20a之后,也可以在绝缘层10的开口10a中的金属层20a的上表面上形成金属镀层60。
以这种方式,从过孔VH到绝缘层10的开口10a牢靠地填充金属镀层60。金属镀层60的上表面和绝缘层10的上表面变得彼此齐平,从而可以确保上表面侧的平坦度。
通过以上处理,如图7C所示,制造出用于建立电感器件的一个第一单位基底材料3a。
例如,在金属镀层60的从过孔VH的底表面至金属层20a的上表面的高度H1设为80μm(过孔VH的高度设为50μm并且金属层20a的厚度设为30μm)并且金属镀层的直径D1(换言之,过孔VH的直径)设为150μm的情况下,下垂部分S的尺寸在平面方向上设为30μm(W2)(其实质上是金属镀层60的直径D1的20%)并且在高度方向上设为15μm(H2)(其实质上是金属镀层60的高度H1的20%)。
随后,描述将与图7C的第一单位基底材料3a相同的单位基底材料进行堆叠以制造电感器件的方法。
图8示出了图7C的第一单位基底材料3a的整体形状。在图8的截面图中,形象化地示出了与图7C的截面图不同位置的截面。
如图8所示,在第一单位基底材料3a中,与一端侧E1处的过孔VH中的金属镀层60连接的金属层20a的图案延伸至另一端侧E2。在绝缘层10的另一端侧E2处,用于连接的开口10b形成在金属层20a的连接部上。
此外,制备要堆叠在第一单位基底材料3a上的第二单位基底材料3b。在第二单位基底材料3b中,绝缘层10形成在金属层20a上,并且绝缘层30形成在金属层20a的下表面上。
此外,在第二单位基底材料3b中,过孔VH布置在另一端侧E2处,并且金属层20a的下垂部分S形成在过孔VH的上端侧处。
在图8的示例中,为了便于对描述进行理解,示出了一端侧E1和另一端侧E2。但是,只要第一单位基底材料3a的过孔VH和第二单位基底材料3b的过孔VH布置在不同位置处即可。
此外,在第二单位基底材料3b中,绝缘层10的开口10a形成在过孔VH及其周围区域的上方。此外,绝缘层10的用于连接的开口10b形成在一端侧E1处。
通过将载体薄膜12从图6B的堆叠件剥离来制造第二单位基底材料3b。
第一单位基底材料3a的用于连接的开口10b布置为对应于第二单位基底材料3b的过孔VH及其周围区域。
这样,第二单位基底材料3b具有这样的结构,其中与第一单位基底材料3a相比省略了绝缘层50、金属层22a和金属镀层60,并且过孔VH布置在相对侧。
如图9A所示,第二单位基底材料3b堆叠在第一单位基底材料3a上。第一单位基底材料3a的上绝缘层10和第二单位基底材料3b的下绝缘层30彼此接合,从而使这两个绝缘层固定。
此时,第二单位基底材料3b的过孔VH布置在第一单位基底材料3a的绝缘层10的用于连接的开口10b中的金属层20a上。
随后,如图9B所示,利用金属层22a执行电镀,第一单位基底材料3a的金属镀层60和金属层20a被用作电镀的馈电路径。因此,与图7C的处理类似,在第二单位基底材料3b过孔VH中从底表面朝向上侧形成金属镀层60。第一单位基底材料3a的金属层20a通过金属镀层60连接至第二单位基底材料3b的金属层20a。
同样在该处理中,在第二单位基底材料3b的过孔VH中形成的金属镀层60的上表面与绝缘层10的上表面齐平,从而获得平坦表面。
随后,如图10所示,制备与第二单位基底材料3b相反并且过孔VH形成在一端侧E1的第三单位基底材料3c。第三单位基底材料3c的层结构与第二单位基底材料3b相同。
随后,将第三单位基底材料3c堆叠在第二单位基底材料3b上,使得第三单位基底材料3c的过孔VH布置在第二单位基底材料3b的绝缘层10的用于连接的开口10b中的金属层20a上。
此外,类似于图9B的处理,通过其中将第二单位基底材料3b的金属层20a用作电镀的馈电路径的电镀在第三单位基底材料3c的过孔VH中形成金属镀层60。
由此,第二单位基底材料3b的金属层20a经由金属镀层60连接至第三单位基底材料3c的金属层20a。
此外,如图11所示,制备具有与第二单位基底材料3b相同结构的第四单位基底材料3d。随后,类似于堆叠第二单位基底材料3b,在将第四单位基底材料3d堆叠在第三单位基底材料3c上之后,在第四单位基底材料3d的过孔VH中形成金属镀层60。
此外,如图11所示,制备具有与第三单位基底材料3c相同结构的第五单位基底材料3e。随后,类似于堆叠第三单位基底材料3c,在将第五单位基底材料3e堆叠在第四单位基底材料3d上之后,在第五单位基底材料3e的过孔VH中形成金属镀层60。
以这种方式,获得堆叠了第一至第五单位基底材料3a至3e的堆叠的单位基底材料2a。
随后,如图12所示,对堆叠的单位基底材料2a的中央部分进行穿孔以形成开口3x。此外,对堆叠的单位基底材料2a的外观进行处理和修整。例如,从平面图看时,开口3x具有矩形或圆形形状。
开口3x形成在堆叠的单位基底材料2a的中央部分处,从而移除了堆叠的金属层20a、22a中每一个的图案的不需要部分,并且形成了设计规范的线圈图案。
以这种方式,获得用作第一至第五单位基底材料3a至3e的线圈的金属层20、22。例如,从平面图中看时,金属层20、22堆叠在开口3x的周围区域中以具有螺旋形图案。
此外,堆叠的金属层20、22的切割表面在堆叠的单位基底材料2a的开口3x的内表面上竖直整齐地暴露。
随后,如图13所示,选择性地在堆叠的单位基底材料2a的上下表面、外周面和从开口3x的内表面暴露的金属层20、22上形成绝缘层70。在图13中,电镀抵抗剂(electrodeposition resist)被用作绝缘层70。
替代性地,可以通过用深度涂覆(deep coating)、旋转涂覆或喷涂在堆叠的单位基底材料2a的上下表面、外周面和开口3x的整个内表面上涂覆树脂来形成所述绝缘层。
由此,获得具有在厚度方向上穿透其中央部分的开口3x的堆叠的线圈件2。
此外,如图14所示,将磁性体原料粉末放入模具中并受到加压成型,使得图13所示的堆叠的线圈件2的开口3x和整个外表面被磁性体72密封。随后,提供外部端子(未示出),其将与堆叠的金属层20、22的一端部和另一端部连接。
通过上述处理,获得了第一示例性实施例的电感器件1。
如图14所示,第一示例性实施例的电感器件1具有堆叠的线圈件2,该堆叠的线圈件2在中央部分处设有开口3x。堆叠的线圈件2在最下部处具有第一单位基底材料3a。
如图14的局部放大截面图所示,第一单位基底材料3a具有构造为起到粘合层作用的绝缘层30,并且绝缘层30形成有在厚度方向上穿透的过孔VH。过孔VH形成在绝缘层30的一端侧E1处。第一绝缘层的示例是第一单位基底材料3a的绝缘层30。此外,第一过孔的示例是第一单位基底材料3a的过孔VH。
在绝缘层30上,形成了金属层20。金属层20的下垂部分S布置在过孔VH的上端侧处。过孔VH的上端侧被构造为凸曲面30a,并且金属层20的下垂部分S覆盖绝缘层30的凸曲面30a。第一金属层的示例是第一单位基底材料3a的金属层20。
此外,在金属层20上形成了绝缘层10,绝缘层10具有布置在过孔VH上方和在过孔VH的周围区域上方的开口10a。第二绝缘层的示例是第一单位基底材料3a的绝缘层10。
此外,在绝缘层30下方,经由绝缘层50接合了金属层22。形成金属层22以封盖过孔VH。金属层22的连接部22x暴露于过孔VH的底表面。第二金属层的示例是第一单位基底材料3a的金属层22。
在过孔VH中,填充了构造为将金属层22与金属层20的下垂部分S连接的金属镀层60。金属镀层60形成在从过孔VH至绝缘层10的开口10a的范围的区域内,并且形成为覆盖开口10a中的金属层20的上表面。第一金属镀层的示例是第一单位基底材料3a的金属镀层60。
金属镀层60的上表面和绝缘层10的上表面彼此齐平,使得第一单位基底材料3a的上表面侧被构造为平坦表面。
当为了连接至安装衬底而对电感器件1的焊料进行回流加热时、当实际使用电感器件1时等,在电感器件1中产生热应力。
在用于建立第一示例性实施例的电感器件1的第一单位基底材料3a中,过孔VH的上端侧被构造为凸曲面30a,并且金属层20的下垂部分S覆盖凸曲面30a。
此外,由于金属镀层60被连接至包括金属层20的下垂部分S的侧表面和周围上表面,因此可以增加金属镀层60和金属层20之间的接触面积。
由于这个原因,即使当产生热应力时,也减轻了要集中在绝缘层30在过孔VH的上端的部位的应力,从而可以防止从过孔VH的上端向绝缘层30内产生裂纹。
以这种方式,第一示例性实施例的电感器件1对热应力鲁棒,从而可以改进过孔连接的可靠性。
此外,由于金属层20的下垂部分S布置在过孔VH的上端侧,当从过孔VH的底表面朝向上侧形成金属镀层60时,金属镀层60牢固地连接至金属层20的下垂部分S,可靠性高。
此外,如上在制造方法中描述的那样,金属层20的上表面除了绝缘层10的开口10a之外覆盖有绝缘层10。
由于这个原因,当在过孔VH中形成金属镀层60时,虽然金属镀层60连接至金属层20,也不会发生电镀速率极大降低的问题。
结果,绝缘层10的开口10a中的金属层20的上表面形成有金属镀层60,从而确保了上端侧的平坦度。
此外,在第一单位基底材料3a的另一端侧E2处,在金属层20的连接部20x上的绝缘层10中形成用于连接的开口10b。
在第一单位基底材料3a上,堆叠了第二单位基底材料3b。第二单位基底材料3b具有这样的结构,其中与第一单位基底材料3a的结构相比省略了绝缘层50和金属层22,并且过孔VH的周围结构与第一基底材料3a相同,在第二单位基底材料3b中,过孔VH布置在另一端侧E2处。
第二单位基底材料3b的过孔VH布置在第一单位基底材料3a的绝缘层10的用于连接的开口10b中的金属层20上。同样地,第二单位基底材料3b的过孔VH中形成有构造为将第一单位基底材料3a的金属层20和第二单位基底材料3b的金属层20彼此连接的金属镀层60。
第三绝缘层的示例是第二单位基底材料3b的绝缘层30。第二过孔的示例是第二单位基底材料3b的过孔VH。此外,第三金属层的示例是第二单位基底材料3b的金属层20。此外,第二金属镀层的示例是第二单位基底材料3b的金属镀层60。
此外,第三单位基底材料3c堆叠在第二单位基底材料3b上。第三单位基底材料3c具有与第二单位基底材料3b实质上相同的结构。但是,过孔VH被布置在一端侧E1处。
第三单位基底材料3c的过孔VH布置在第二单位基底材料3b的绝缘层10的用于连接的开口10b中的金属层20上。同样地,第三单位基底材料3c的过孔VH中形成有构造为将第二单位基底材料3b的金属层20和第三单位基底材料3c的金属层20彼此连接的金属镀层60。
同样地,第四单位基底材料3d堆叠在第三单位基底材料3c上。第四单位基底材料3d具有与第二单位基底材料3b相同的结构,并且过孔VH被布置在另一端侧E2处。
第四单位基底材料3d的过孔VH布置在第三单位基底材料3c的绝缘层10的用于连接的开口10b中的金属层20上。同样地,第四单位基底材料3d的过孔VH中形成有构造为将第三单位基底材料3c的金属层20和第四单位基底材料3d的金属层20连接的金属镀层60。
同样地,第五单位基底材料3e堆叠在第四单位基底材料3d上。第五单位基底材料3e具有与第三单位基底材料3c相同的结构,并且过孔VH被布置在一端侧E1处。
第五单位基底材料3e的过孔VH布置在第四单位基底材料3d的绝缘层10的用于连接的开口10b中的金属层20上。同样地,第五单位基底材料3e的过孔VH中形成有构造为将第四单位基底材料3d的金属层20和第五单位基底材料3e的金属层20彼此连接的金属镀层60。
第一至第五堆叠的单位基底材料3a至3e的中央部分形成有穿透从上表面到下表面的范围的区域的开口3x,从而建立了堆叠的线圈件2。此外,选择性地在堆叠的线圈件2的上下表面、外周面和从开口3x的内表面暴露的金属层20、22上形成绝缘层70。
此外,用磁性体72密封堆叠的线圈件2的上下表面、外周面和开口3x的内表面。
以这种方式,第一示例性实施例的电感器件1具有这样的结构,其中堆叠的线圈件2的各金属层20、22经由过孔VH中的金属镀层60而彼此连接。第一至第五单位基底材料3a至3e的各过孔VH优选地布置在下金属层20、22的连接部上并且可以布置在任意位置处。
在电感器件1中,开口3x设置在堆叠的线圈件2的中央部分处,并且用磁性体72不仅密封堆叠的线圈件2的外表面而且密封开口3x的内表面。
由于这个原因,与不形成开口3x的构造相比,堆叠的线圈件2的更多部分被磁性体72密封,从而增加了电感。例如,电感器件1用于电子装置的电压转换电路。
如上所述,在第一示例性实施例的电感器件1中,堆叠的线圈件2的各个过孔VH的上端侧被构造为凸曲面30a,并且凸曲面30a被金属层20的下垂部分S覆盖。
由于这个原因,即使当产生热应力时,也减轻了要集中在各个过孔VH的上端的应力,从而可以防止从过孔VH的上端向绝缘层30内产生裂纹。由此,可以改善电感器件1中过孔连接的可靠性。
(第二示例性实施例)
图15至图17示出了制造第二示例性实施例的电感器件的方法,并且图18示出了第二示例性实施例的电感器件。在第二示例性实施例中,与第一示例性实施例相同的处理和元件用相同的附图标记表示,并且省略其详细描述。
在第二示例性实施例的电感器件的制造方法中,如图15所示,图11中示出的第一示例性实施例的堆叠的单位基底材料2a中的第一至第五单位基底材料3a至3e中的每个过孔VH被形成为例如从一端侧向中央部分延伸,从而具有细长的形状。
当在堆叠的单位基底材料2a中形成开口时,优选地将过孔布置为使得在过孔中切割开口。
随后,如图16所示,通过对包括图15的堆叠的基底材料2a的各个过孔VH的内部分在内的中央部分进行穿孔来形成开口3x。
从而,第一至第五单位基底材料3a至3e的过孔VH中的金属镀层60的侧表面暴露于开口3x的内表面。此外,移除了金属层20a、22a中每一个的图案的不需要部分,从而获得用作线圈的金属层20、22。
随后,如图17所示,与图13中示出的第一示例性实施例的处理类似,选择性地在堆叠的线圈件2的上下表面、外周面、从开口3x的内表面暴露的金属层20、22和金属镀层60上形成绝缘层70。由此,获得堆叠的线圈件2。
随后,如图18所示,与图14中示出的第一示例性实施例类似,用磁性体72密封图17中示出的堆叠的线圈件2的开口3x和整个外表面。
通过上述处理,制造了第二示例性实施例的电感器件1a。在第二示例性实施例的电感器件1a中,与第一示例性实施例的电感器件1(图14)类似,堆叠的线圈件2的金属层20、22经由过孔VH中的金属镀层60而彼此连接。
第二示例性实施例的电感器件1a的各个过孔VH以内侧表面敞开的方式形成。
与第一示例性实施例类似,金属层20的下垂部分布置在堆叠的线圈件2的各个过孔VH的上端侧处,并且在各个过孔VH中形成金属镀层60。
第二示例性实施例的电感器件具有与第一示例性实施例相同的效果。
此外,在第二示例性实施例中,采用了其中过孔VH中的金属镀层60的侧表面暴露于开口3x的内表面的结构,从而可以拓宽过孔导体的宽度。由此,可以减小过孔连接的电阻并且改善电连接的可靠性。

Claims (13)

1.一种电感器件,包括:
第一绝缘层,其具有第一过孔;
第一金属层,其形成在所述第一绝缘层的上表面上并且在所述第一过孔的上端侧处具有下垂部分,其中所述下垂部分的末端延伸至所述第一过孔中;
第二金属层,其形成在所述第一绝缘层的下表面上并且具有暴露于所述第一过孔的底表面的第一连接部;
第一金属镀层,其形成在所述第一过孔中并且构造为将所述第一连接部与所述第一金属层的所述下垂部分连接,以及
第二绝缘层,其形成在所述第一金属层上并且具有第一开口,所述第一开口布置在所述第一过孔上方和在围绕所述第一过孔的所述第一金属层上,
其中所述第一金属镀层形成在从所述第一过孔到所述第二绝缘层的所述第一开口中的所述第一金属层的范围的区域内。
2.根据权利要求1所述的电感器件,其中所述第一过孔的侧表面的上端侧被构造为凸曲面,并且所述第一金属层的所述下垂部分覆盖所述凸曲面。
3.根据权利要求1所述的电感器件,其中所述第一金属镀层的上表面和所述第二绝缘层的上表面彼此齐平。
4.根据权利要求1所述的电感器件,其中所述第一金属层具有第二连接部,并且
所述电感器件还包括:
用于连接的第二开口,其形成在所述第二绝缘层中并且布置在所述第二连接部上;
第三绝缘层,其形成在所述第二绝缘层上并且位于所述用于连接的第二开口中,
第二过孔,其形成在所述第三绝缘层中并且延伸至所述第二连接部;
第三金属层,其形成在所述第三绝缘层上并且在所述第二过孔的上端侧处具有下垂部分;和
第二金属镀层,其形成在所述第二过孔中并且构造为将所述第一金属层的所述第二连接部与所述第三金属层的所述下垂部分连接。
5.根据权利要求3所述的电感器件,其中所述第一金属层具有第二连接部,并且
所述电感器件还包括:
用于连接的第二开口,其形成在所述第二绝缘层中并且布置在所述第二连接部上;
第三绝缘层,其形成在所述第二绝缘层上并且位于所述用于连接的第二开口中,
第二过孔,其形成在所述第三绝缘层中并且延伸至所述第二连接部;
第三金属层,其形成在所述第三绝缘层上并且在所述第二过孔的上端侧处具有下垂部分;和
第二金属镀层,其形成在所述第二过孔中并且构造为将所述第一金属层的所述第二连接部与所述第三金属层的所述下垂部分连接。
6.根据权利要求1所述的电感器件,其中所述第一金属层是不同于所述第一金属镀层的层。
7.根据权利要求1所述的电感器件,其中从所述第一过孔的底表面到所述下垂部分的所述末端的距离短于所述第一绝缘层的上表面到所述第一绝缘层的下表面的厚度。
8.一种电感器件,包括:
第一绝缘层,其具有第一过孔;
第一金属层,其形成在所述第一绝缘层的上表面上并且在所述第一过孔的上端侧处具有下垂部分;
第二金属层,其形成在所述第一绝缘层的下表面上并且具有暴露于所述第一过孔的底表面的第一连接部;
第一金属镀层,其形成在所述第一过孔中并且构造为将所述第一连接部与所述第一金属层的所述下垂部分连接;和
第二绝缘层,其形成在所述第一金属层上并且具有第一开口,所述第一开口布置在所述第一过孔上方和在围绕所述第一过孔的所述第一金属层上,
其中,所述第一过孔的侧表面的上端侧被构造为凸曲面,并且所述第一金属层的所述下垂部分覆盖整个所述凸曲面,并且
所述第一金属镀层形成在从所述第一过孔到所述第二绝缘层的所述第一开口中的所述第一金属层的范围的区域内。
9.一种制造电感器件的方法,包括:
制备堆叠的基底材料,其具有第一金属层和形成在所述第一金属层的下表面上的第一绝缘层;
通过冲压件对所述堆叠的基底材料进行冲压,从而在所述第一绝缘层中形成第一过孔并且在所述第一过孔的上端侧处获得所述第一金属层的下垂部分,其中所述下垂部分的末端延伸至所述第一过孔中;
在所述第一绝缘层的下表面上形成第二金属层,所述第二金属层具有暴露于所述第一过孔的底表面的第一连接部;和
通过其中将所述第二金属层用作电镀的馈电路径的电镀在所述第一过孔中形成第一金属镀层,所述第一金属镀层被构造为将所述第一连接部与所述第一金属层的所述下垂部分连接,所述第一金属镀层从所述第一过孔的底表向着上端侧而形成。
10.根据权利要求9所述的方法,其中在获得所述第一金属层的所述下垂部分时,所述第一过孔的侧表面的上端侧被构造为凸曲面,并且所述第一金属层的所述下垂部分覆盖所述凸曲面。
11.根据权利要求9或10所述的方法,其中在制备堆叠的基底材料时,所述堆叠的基底材料包括:第二绝缘层,其形成在所述第一金属层上并且具有第一开口,所述第一开口布置在所述第一过孔上方和在围绕所述第一过孔的所述第一金属层上,并且
其中在形成所述第一金属镀层时,所述第一金属镀层形成在从所述第一过孔到所述第二绝缘层的所述第一开口中的所述第一金属层的范围的区域内。
12.根据权利要求11所述的方法,其中在形成所述第一金属镀层时,所述第一金属镀层的上表面和所述第二绝缘层的上表面彼此齐平。
13.根据权利要求11所述的方法,其中在制备堆叠的基底材料时,所述堆叠的基底材料的所述第二绝缘层具有用于连接的第二开口,所述第二开口布置在所述第一金属层的第二连接部上,并且
在形成所述第一金属镀层之后,所述方法还包括:
制备单位基底材料,所述单位基底材料包括具有第二过孔的第三绝缘层和形成在所述第三绝缘层上并且在所述第二过孔的上端侧处具有下垂部分的第三金属层;
将所述单位基底材料的所述第三绝缘层堆叠在所述第二绝缘层上,以使得所述单位基底材料的所述第二过孔布置在所述第二绝缘层的所述用于连接的第二开口中的所述第一金属层上;和
通过其中将所述第一金属层用作电镀的馈电路径的电镀在所述第二过孔中形成第二金属镀层,所述第二金属镀层被构造为将所述第一金属层与所述第三金属层的所述下垂部分连接。
CN201610955882.6A 2015-10-27 2016-10-27 电感器件及其制造方法 Active CN106611644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-210439 2015-10-27
JP2015210439A JP6623028B2 (ja) 2015-10-27 2015-10-27 インダクタ装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN106611644A CN106611644A (zh) 2017-05-03
CN106611644B true CN106611644B (zh) 2020-03-06

Family

ID=58558992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610955882.6A Active CN106611644B (zh) 2015-10-27 2016-10-27 电感器件及其制造方法

Country Status (3)

Country Link
US (1) US9721884B2 (zh)
JP (1) JP6623028B2 (zh)
CN (1) CN106611644B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022239405A1 (zh) 2021-05-10 2022-11-17

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167293A (ja) * 1984-09-10 1986-04-07 キヤノン電子株式会社 プリント回路板の導通方法
JP2013175583A (ja) * 2012-02-24 2013-09-05 Mitsubishi Electric Corp 曲面形状基板および曲面形状基板の製造方法
JP2014170909A (ja) * 2013-03-05 2014-09-18 Fujifilm Corp フレキシブル回路基板、及び内視鏡
CN104869753A (zh) * 2014-02-21 2015-08-26 三星电机株式会社 印刷电路板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104546A (ja) 1992-09-22 1994-04-15 Alps Electric Co Ltd フレキシブルプリント基板のスルーホールおよびその形成方法
JPH07176869A (ja) * 1993-12-21 1995-07-14 Hitachi Chem Co Ltd 多層配線板の製造法
US6133079A (en) * 1999-07-22 2000-10-17 Chartered Semiconductor Manufacturing Ltd. Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions
JP2002009434A (ja) * 2000-06-21 2002-01-11 Toray Ind Inc 導通孔形成方法
JP2005286122A (ja) * 2004-03-30 2005-10-13 Daisho Denshi:Kk プリント配線板とその製造方法
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
JP6312997B2 (ja) 2013-07-31 2018-04-18 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ
JP6393457B2 (ja) 2013-07-31 2018-09-19 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ
JP6425375B2 (ja) 2013-10-11 2018-11-21 新光電気工業株式会社 コイル基板及びその製造方法、インダクタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167293A (ja) * 1984-09-10 1986-04-07 キヤノン電子株式会社 プリント回路板の導通方法
JP2013175583A (ja) * 2012-02-24 2013-09-05 Mitsubishi Electric Corp 曲面形状基板および曲面形状基板の製造方法
JP2014170909A (ja) * 2013-03-05 2014-09-18 Fujifilm Corp フレキシブル回路基板、及び内視鏡
CN104869753A (zh) * 2014-02-21 2015-08-26 三星电机株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
JP2017084920A (ja) 2017-05-18
JP6623028B2 (ja) 2019-12-18
US9721884B2 (en) 2017-08-01
US20170117219A1 (en) 2017-04-27
CN106611644A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
CN108376604B (zh) 电感器件及其制造方法
US11289265B2 (en) Inductor having conductive line embedded in magnetic material
JP2007142406A (ja) エンベデッド印刷回路基板の製作方法
KR102184566B1 (ko) 코일 전자부품 및 그 제조방법
KR101719914B1 (ko) 코일 전자부품 및 그 제조방법
TW201225770A (en) Printed circuit board and method for manufacturing the same
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
CN109671557B (zh) 线圈电子组件
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US9899149B2 (en) Electronic component and method of manufacturing the same
KR20160117989A (ko) 코일 전자부품 및 그 제조방법
CN106611644B (zh) 电感器件及其制造方法
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
KR20190096679A (ko) 칩 전자부품
JP2019021863A (ja) 多層基板
CN109961940B (zh) 电感器及其制造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN107768067A (zh) 共模滤波器及其制造方法
CN108172561B (zh) 承载基板与其封装结构,及半导体封装元件的制作方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP2011044523A (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
JP4019717B2 (ja) 部品内蔵多層配線モジュール基板及びその製造方法
JP2006237526A (ja) 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板
JP6096641B2 (ja) 配線基板の製造方法
JP6557573B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant