CN106575626A - 改进的硅通孔 - Google Patents

改进的硅通孔 Download PDF

Info

Publication number
CN106575626A
CN106575626A CN201480081420.5A CN201480081420A CN106575626A CN 106575626 A CN106575626 A CN 106575626A CN 201480081420 A CN201480081420 A CN 201480081420A CN 106575626 A CN106575626 A CN 106575626A
Authority
CN
China
Prior art keywords
layer
hole
sealant
barrier layer
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480081420.5A
Other languages
English (en)
Inventor
M·索瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Inc
Original Assignee
Ultratech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Inc filed Critical Ultratech Inc
Publication of CN106575626A publication Critical patent/CN106575626A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

使用ALD和PEALD处理来制备通孔以便金属化。每一个通孔被涂覆以厚度范围为20至的氮化钛阻挡层。在氮化钛阻挡层上形成钌密封层，其中所述密封层在无氧的情况下形成以防止氮化钛阻挡层的氧化。在密封层上形成钌成核层，其中所述成核层在有氧的情况下形成以便在Ru成核层的施加过程中氧化碳。密封层通过PEALD方法使用等离子体激发的氮自由基而不是氧形成。

Description

改进的硅通孔
技术领域
本发明涉及制备硅通孔的内表面以便金属化。特别地，对每一个通孔的内径表面和基壁表面涂覆以低电阻率扩散阻挡层以防止异质(dissimilar)材料扩散通过。向扩散阻挡层上施加密封层以防止阻挡层的氧化。向密封层上施加成核层。成核层将促进金属芯的晶体成核并减少金属化过程中的空隙形成。
背景技术
硅通孔被用在多层或三维集成电路(IC)中以对通过电绝缘的介电层彼此分离的隔离电路层进行电互连。硅通孔或通孔包括穿过一个或多个衬底层的孔，其通过用低电阻率材料(如铜)经无电沉积或电化学镀或类似的金属化技术填充孔来金属化。制造具有更佳性能的更便宜、更小且更轻的电子产品的需求促使需要产生以更小的孔间距分布在电路版图上的更小通孔。这已导致需要提供直径在12-30μm范围内、通孔深度或长度为200-600μm的通孔。这样的通孔通常被称为高纵横比通孔，其孔深度与直径的比率为大于约10至50。
通孔通过湿法蚀刻、电化学蚀刻、通过激光钻孔、并且最近以来通过离子束铣削或蚀刻如深反应离子蚀刻(DRIE)形成。通孔完全穿过硅衬底并随着形成而留下暴露的内部硅壁。由于通孔完全穿过衬底层，故通孔的基壁由附着到介电衬底层或与介电衬底层一体地形成的电路层的导电部分界定。然后用导电材料例如铜、钨、多晶硅、金等通过电镀等填充(金属化)孔，并且导电材料为由高电阻率衬底层分开的电路层之间的电连通提供路径。
硅通孔的一个关键性能标准在于金属化或导电芯在导电芯的整个直径上并沿导电芯的整个长度提供基本均匀的无限制电流。抑制电流或以其他方式降低通孔性能的因素包括填充材料中的空隙形成和不均匀的材料性质(例如，不均匀的电阻率)。在异质材料之间的边界处，空隙的形成尤其成问题，在这里，金属结晶不均匀。不均匀的材料性质也发生在异质材料之间的边界处，在这里，异质材料扩散横跨混合异质材料的边界并改变物理性质。当铜或其他金属化材料扩散到硅衬底中并降低性能时，这在通孔中尤其成问题。
防止异质材料扩散横跨材料边界的一种常规解决方案是向通孔内径表面上及其基底表面上施加扩散阻挡层以防止横跨衬底金属化边界的扩散。然而，由于通孔在衬底和电路接合之后被金属化，故施加到通孔底部表面的阻挡层需要具有相对低的电阻率，因为通过金属化芯的电流将流过覆盖通孔基底表面的阻挡层。因此，施加到通孔基底表面的阻挡层的一个问题在于，除非阻挡层具有低的电阻率，否则其将阻碍电流流向电路层。虽然具有低电阻率的常规阻挡层可由氮化物如氮化钛(TiN)和氮化钽(TaN)氮化钴(CoN)形成，但是此类阻挡层通常通过溅射施加。然而，溅射不能提供良好性能及高纵横比的通孔，因为溅射不能够涂覆通孔至全部深度。特别地，纵横比超过约8:1时，溅射就不胜任了。然而，甚至在纵横比非常高的孔中也提供全表面覆盖的一种技术是原子层沉积(ALD)，其可用于向高纵横比通孔的内表面施加TiN及其他阻挡层候选物。
虽然导电的TiN阻挡层已知将防止横跨衬底金属化边界的扩散并提供可接受的横跨基底表面的电流，但TiN不能理想地适合于金属化粘附。更具体而言，在TiN阻挡层上，铜或其他导电金属化材料的晶体成核是不可接受的。为了改善向TiN阻挡层的金属化粘附，已知向阻挡层上施加贵金属如钯、铂、钴、镍和铑等以提供改善的铜粘附性并减少阻挡层的腐蚀和氧化。然而，贵金属通常通过化学气相沉积(CVD)或物理气相沉积(PVD)方法施加，类似于溅射，其在高纵横比通孔中提供差的覆盖。
Ma等人在2007年4月5日公布的标题为“ATOMIC LAYER DEPOSITION PROCESSESFOR RUTHENIUM MATERIALS”的美国专利申请US2007/0077750A1中公开了一种使用ALD工艺在包括二氧化硅、氮化硅、氮氧化硅、碳掺杂氧化硅或SiOxCy材料衬底在内的介电材料衬底上形成钌材料以及在包括钽、氮化钽、氮化钽硅、钛、氮化钛、氮化钛硅、钨或氮化钨在内的阻挡层材料上形成Ru层的方法，一个具体实例为在先前通过ALD或物理气相沉积(PVD)工艺形成的氮化钽上沉积钌材料。
然而，Ma等人公开，二茂钌化合物如双(乙基环戊二烯基)钌、双(环戊二烯基)钌和双(五甲基环戊二烯基)钌通常沉积的钌材料具有增大的电阻、差的粘附性(不能通过胶带试验)，常常需要高于400℃的高吸附温度并遭遇成核延迟。因此，Ma等人得出结论，含吡咯基配体的钌前体是更理想的并且低于350℃的沉积温度是更理想的。
Ma等人还公开了通过首先将衬底暴露于含吡咯基配体的钌前体、并且然后在ALD系统中将衬底暴露于氨等离子体、氮等离子体或氢等离子体来在衬底上形成钌材料，其中等离子体发生器在ALD系统外部或并入ALD系统中。特别地，Ma等人似乎认识到，虽然可使用氧前体来施加钌材料，但是由于阻挡层的氧化，故将阻挡层暴露于氧是有害的。
然而，尽管有这种认识，Ma等人公开了通过初始沉积过程在钌材料上沉积种子层，并随后通过另一沉积过程在其上沉积主体层。换句话说，MA等人教导的种子层通过非ALD或PEALD的方法非原位施加。
发明内容
鉴于与上述常规通孔表面涂覆方法和涂覆通孔相关的问题，本发明的一个目的是通过经由ALD或PEALD沉积工艺在通孔的暴露表面上施加导电的扩散阻挡层来制备通孔以便金属化。
本发明的另一个目的是通过ALD或PEALD沉积工艺在通孔扩散阻挡层的暴露表面上施加导电的成核层以在金属化过程中使导电芯材料成核。
本发明的另一个目的是通过在阻挡层和导电成核层之间的阻挡层上施加密封层来保护阻挡层免于在成核层的施加过程中氧化，其中所述密封层的施加在无氧的情况下进行。
现有技术的上述缺点通过下面公开的电子器件和涂覆方法克服。
电子器件包含由以电绝缘介电层界定的内径表面和以电路层的导电部分界定的基壁表面形成的通孔。电路层与介电层一体地形成。每一个通孔涂覆有厚度范围为20至的氮化钛(TiN)阻挡层。每一个通孔涂覆有在氮化钛阻挡层上形成的钌密封层并且所述密封层在无氧的情况下形成。每一个通孔涂覆有在钌密封层上形成的钌成核层并且所述钌成核层在有氧的情况下形成。
钌密封层的厚度范围为5至钌成核层的厚度范围为50至钌成核层的电阻率小于钌密封层的电阻率。每一个通孔用施加在钌成核层上的铜进行金属化。
一种制备衬底以便金属化的方法包括涂覆在衬底如电绝缘介电层中形成的多个通孔。向每一个通孔的内径表面和基壁表面上施加材料层。
将包含通孔的衬底布置在适于通过原子层沉积(ALD)和等离子体增强原子层沉积(PEALD)施加材料沉积层的处理室内部。
在所述内径表面和基壁表面上形成包含第一材料的阻挡层。所述第一材料具有小于300μohm-cm的电阻率并被施加足够的厚度以基本上防止金属化材料扩散通过阻挡层。
在整个阻挡层上施加包含第二材料的密封层。所述第二材料具有小于300μohm-cm的电阻率。所述密封层的沉积在基本上不引起第一材料层氧化的情况下进行。
在整个密封层上施加包含第二材料的成核层。所述成核层的沉积包括氧化碳。
在每一个层的沉积过程中，处理室均处于小于1托的气压下，并且在不从处理室取出衬底的情况下形成所有三个层。在所有层的形成过程中，衬底保持在200℃和400℃之间的基本恒定的温度下。
阻挡层由氮化钛、钛、氮化钽、钽、氮化钨、氮化钴和钨中的任何一者形成，并可通过ALD或PEALD形成。用于形成氮化钛阻挡层的前体包括四(二甲基氨基)钛(TDMAT)和氮。
密封层由通过PEALD在无氧的情况下沉积的钌形成。使用包含二茂钌化合物的第一前体和包含等离子体激发氮自由基的第二前体并且不使用氧来施加密封层。
成核层也由钌形成，不同的是成核层通过热ALD在有氧的情况下形成。使用包含二茂钌化合物的第一前体和包含非自由基化氧的第二前体形成成核层。
在形成阻挡层、密封层和成核层之后，从处理室取出衬底以用本体铜进行通孔的非原位金属化。
结合附图阅读以下描述，这些及其他方面和优点将变得显而易见。
附图说明
通过出于示意的目的选择并在附图中示出的本发明的详细描述及其实例实施方案，将最好地理解本发明的特征，其中：
图1描绘了衬底层和附着的电路层的示例性示意图，示出了根据本发明的通孔的结构。
图2描绘了适于通过热原子层沉积(ALD)和等离子体增强原子层沉积(PEALD)向通孔表面上施加材料沉积层的处理室和相关模块的示例性示意图。
具体实施方式
定义
除非另有特别指出，否则全文使用以下定义：
项目编号列表
除非另有特别指出，否则全文使用以下项目编号：
# 描述 # 描述
100 衬底 230 闸阀
105 第一电路层 235 第一前体入口端口
110 介电层 240 第二前体入口端口
115 通孔 245 等离子体发生器
120 第一导电部分 250 顶孔
125 第二电路层 255 气体递送模块
130 第二导电部分 260 气体供给模块
135 导电金属芯 265 出口端口
150 阻挡层 270 真空泵
155 密封层 275 出口端口模块
160 成核层 280 电子控制器
285 出口阀
290 压力传感器
200 气体沉积系统 295 温度传感器
205 室壁
210 处理室
215 支承卡盘
220 支承表面
225 装载端口
示例性通孔结构
现在看图1，其以侧剖视图示意性地示出了根据本发明的一个非限制性示例性实施方案的多层(三维)集成电路(IC)或衬底(100)的一部分。衬底(100)包括第一电路层(105)，第一电路层(105)包括由限定于一个或多个介电材料层中的电互连图案和电部件图案图案化的半导体材料本体层，并且一个或多个互连图案终止于导电层处或导电层部分(120)处。电路本体层包含半导体材料如硅、锗、砷化镓等。
衬底(100)还包括电绝缘介电层(110)，电绝缘介电层(110)包含电绝缘材料如二氧化硅、氮化硅、氮氧化硅和/或碳掺杂氧化硅如SiOxCy等。
形成多个通孔(115)，以在对应于导电部分(120)的位置处完全通过介电层(110)。或者，导电部分(120)可作为设置在绝缘介电层(110)和半导体电路层(105)之间的单个导电材料层延伸。
如本领域技术人员将认识到的，最终以虚线示出的第二半导体电路层(125)将与介电层(110)配合接触地形成或组装并和第一电路层(105)相对，并且第二电路层将包括第二导电部分(130)(或导电层)，第二导电部分(130)(或导电层)被布置为使得与每一个通孔(115)电接触并和第一导电垫(120)相对。
因此，每一个通孔(115)包含形成为完全延伸通过电绝缘介电层(110)的通孔，使得第一导电部分(120)因每一个通孔(115)的形成而暴露。通孔因此包括以介电层(110)的电绝缘材料界定的内径表面和以第一导电部分(120)中之一的导电材料界定的基底表面。
通孔通过一种或多种常规通孔形成技术形成，包括但不限于通过湿法蚀刻、电化学蚀刻、通过激光钻孔和/或通过离子束铣削或蚀刻如深反应离子蚀刻(DRIE)形成。每一个通孔最终用形成导电芯(135)的导电材料填充(金属化)。实例芯材料包括铜、钨、多晶硅、金，然而本实施方案中优选铜。金属芯材料可通过常规的无电镀和电化学镀工艺形成。导电材料芯(135)提供从一个第一导电部分(120)延伸到对应的相对的第二导电部分(130)的导电路径。在运行中，电流通过导电材料芯(135)以提供第一电路层(105)和第二电路层(125)之间的电连通。
通孔形成的关键要求是提供导电材料芯(135)，其允许在芯(135)的整个直径和整个长度上均匀的无限制电流。抑制电流流动或以其他方式降低通孔性能的因素包括导电芯(135)中的空隙形成和/或沿着芯的长度或横跨芯的直径的非均匀材料性质，例如非均匀电阻率。金属化过程中空隙形成的关键因素在于导电芯材料对通孔的内径表面和基壁表面的差的粘附。本发明通过在通孔(115)的内径表面和基壁表面二者处提供与芯(135)配合接触的成核或种子层(160)[黑色实线]来解决该问题。成核层(160)配置为引发用来使芯金属化的金属导体的结晶。成核层(160)的存在将改善金属芯(135)的材料对通孔的内径和基壁表面的粘附，并且这将减少芯(135)的边界边缘处的空隙形成。特别地，本发明通过原位原子层沉积工艺形成所述成核层。
在芯(135)中和周围产生非均匀材料性质的关键因素是金属化过程中导电芯材料向介电层(110)的电绝缘介电材料中的扩散。本发明通过在通孔内部在通孔内径表面和基壁表面上提供扩散阻挡层(150)(灰色实线)来解决该问题，其中扩散阻挡层(150)通过ALD或PEALD沉积。扩散层(150)形成为具有足够的材料厚度以基本上防止异质材料(尤其是铜)穿过扩散层(150)。扩散层(150)由电阻率小于约300ohm-cm的材料形成，以便最低限度地阻止电流在导电芯(135)和第一导电部分(120)之间的电接口处流过扩散层(150)的基底表面。优选地，扩散层(150)由可通过热ALD工艺或PEALD工艺在低于500℃的反应温度下并优选在250至350℃的反应温度范围内施加的材料形成。
根据本发明的一个非限制性示例性方面，通孔(115)如下形成。每一个通孔通过上述合适的孔形成技术形成。虽然不同的通孔(115)可具有相同或不同的孔直径，但任何给定通孔的直径优选在12和30μm之间，但本发明可处理更大直径的通孔。每一个通孔(115)的深度或长度基本上等于介电层(110)的厚度，在本非限制性实例实施方案中，对于高纵横比通孔，所述深度或长度在200和600μm之间，但本发明可处理更短长度的通孔。通孔(115)之间的中心到中心间距尺寸为50μm或以上，但本发明可处理更小中心间距尺寸的通孔。因此，本发明适合于孔直径对孔深度纵横比范围高达50或更高(如果可形成更高纵横比的通孔的话)的非常高纵横比的通孔。
每一个通孔(115)包括直接施加到通孔的内表面上的扩散阻挡层(150)，包括直接施加到由介电层(110)形成的内径表面上和由导电部分(120)形成的通孔基底表面上。阻挡层(150)形成以防止或基本上最大限度地减少芯金属化过程中金属金属化材料(优选铜)扩散横跨阻挡层(150)。阻挡层(150)包含电阻率足够低的材料以提供基本上无阻碍的流过扩散层基底表面的电流。在一个非限制性实例实施方案中，阻挡层(150)包含施加到20至(2至20nm)范围内的层厚度的氮化钛(TiN)。TiN阻挡层(150)通过热原子层沉积(ALD)工艺或等离子体增强原子层沉积(PEALD)工艺施加。或者，阻挡层(150)包含通过等离子体增强原子层沉积(PEALD)工艺施加到20至(2至20nm)范围内的层厚度的TiN中的一种。适用于本发明的其他实例阻挡层材料包括通过ALD或PEALD工艺形成的钛、氮化钽、钽、氮化钨和钨。在每种情况下，阻挡层的电阻率小于300ohm-cm，并优选。
每一个通孔(115)包括直接施加在阻挡层(150)和下面详述的成核层(160)之间的扩散阻挡层(150)上的密封层(155)[白色区域]。密封层(155)施加在通孔(115)中阻挡层(150)的内径表面和基壁表面上，并包含电阻率足够低例如电阻率小于300ohm-cm的材料，以允许基本上无阻碍的电流流过基壁表面。密封层(155)在无氧的情况下形成，具体而言施加在阻挡层上以防止如下所述在有氧的情况下沉积的成核层(160)的施加过程中阻挡层材料的氧化。阻挡层的氧化往往增大阻挡层的电阻率，这继而阻碍电流通过阻挡层(150)流过基底表面。
密封层(155)包含以足够的层厚度施加的钌(Ru)以防止在成核层(160)的施加过程中氧与阻挡层的表面反应。在本非限制性实例实施方案中，包含Ru的密封层(155)被施加为具有5至(0.5至1.0nm)的层厚度范围，其中密封层的施加在不将阻挡层材料暴露于氧的情况下进行。密封层(155)使用包含二茂钌化合物如双(乙基环戊二烯基)钌、双(环戊二烯基)钌和双(五甲基环戊二烯基)钌中的一者或多者的第一钌前体通过PEALD工艺形成。其后，向处理室中引入包含等离子体激发氮自由基的第二前体以完成Ru的单个单层，并自等离子体激发的N2气体、氨(NH3)和肼或它们的组合中的任一者生成第二前体。
每一个通孔(115)包括成核层(160)，其直接施加在通孔(115)中阻挡层(150)的内径表面和基壁表面上的密封层(155)上。成核层(160)包含电阻率足够低的材料以提供基本上无阻碍的流过成核层基底表面的电流，例如小于300ohm-cm。成核层(160)被设置在导电芯(135)和密封层(155)之间并被特别提供以在金属化过程中使导电芯的材料的晶体生长成核。在本非限制性实例实施方案中，成核层的材料为通过包括氧化碳的热ALD工艺施加的Ru。成核层施加到50至(5-15nm)的范围内的厚度。虽然密封层(155)和成核层(160)都是Ru层，但由于不同的沉积工艺，故成核层的电阻率小于密封层的电阻率。成核层(160)中较低电阻率的发生部分地是因为钌前体配体对氧的反应性高于对氮的反应性。结果，与用氮形成的密封层(155)相比，用氧形成的成核层(160)的形成具有减少的杂质和相应地降低的电阻率。成核层中杂质的减少还将改善金属化过程中铜的成核。
虽然Ru是从不同的化学物质中优选的形成种子层和成核层的材料，但也可使用其他材料候选物而不偏离本发明，这些材料候选物包括但不限于钯(Pd)、铂(Pt)、铑(Rh)、铱(Ir)、银(Ag)、钴(Co)、钼(Mo)、铬(Cr)和钨(W)。
每一个通孔(115)包括导电金属芯(135)。在本非限制性实例实施方案中，金属芯(135)包含本体铜并且所述本体铜芯(135)通过非原位地进行的使用氧化还原反应的常规无电沉积工艺、物理沉积工艺、电子束蒸发工艺、电化学镀(ECP)工艺、化学气相沉积(CVD)工艺等形成。另外，可使用其他导电芯材料如钨、多晶硅和金而不偏离本发明。
更具体而言，阻挡层(150)、密封层(155)和成核层(160)中的每一者在同一ALD处理室中形成而不从ALD处理室取出衬底(100)。此外，ALD处理室包括等离子体发生器并且被配置为通过热ALD和/或通过PEALD进行材料沉积循环。在完成阻挡层、密封层和成核层的施加后，从ALD处理室将衬底(100)取出至另一站以便用铜对所述芯进行金属化。也可使用其他的芯金属化材料。
根据本发明的又一个方面，阻挡层(150)、密封层(155)和成核层(160)通过不同的原子层沉积(ALD)和等离子体增强原子层沉积(PEALD)工艺来施加。更具体而言，通过第一ALD涂覆序列同时在所有通孔上形成氮化钛阻挡层(150)，通过在不将阻挡层暴露于氧的情况下进行的第二PEALD涂覆序列同时在所有通孔的阻挡层(150)上形成钌密封层(155)，和通过包括氧化碳的第三ALD涂覆序列同时在所有通孔的密封层(150)上形成成核层(160)。
示例性气体沉积系统和操作模式
根据本发明，包含电绝缘介电层(110)和附着的电路层(105)的衬底(100)通过众所周知的常规电路制造技术预制。在一个非限制性实例实施方案中，介电层(110)包含电绝缘介电材料如二氧化硅、氮化硅、氮氧化硅和/或碳掺杂的氧化硅，如SiOxCy等。衬底(100)可包含直径为25、50、100、200或300mm中之一的盘形晶片。然而，介电层(110)可具有其他形状并由其他材料形成而不偏离本发明。
现在看图2，其示意性地示出了非限制性示例性气体沉积系统(200)的侧剖视图。系统(200)包括包围处理室(210)的外室壁(205)。设置在处理室(210)内的支承卡盘(215)提供在气体沉积涂覆循环过程中支承衬底(100)于其上的支承表面(220)。支承卡盘(215)可还包括设置在支承表面(220)下方的电阻加热元件(222)，其可运行以将支承在支承表面(220)上的衬底(100)加热至特定的气体沉积涂覆材料和正进行的气体沉积工艺可能需要的所需反应温度。
系统(200)包括装载端口(225)，装载端口(225)具有端口闸阀(230)，端口闸阀(230)可用于使待经气体沉积涂覆的衬底(100)通过外室壁(205)以便在支承表面(220)上搁置一个或多个待经沉积涂覆的衬底(100)。每一个衬底的装载和卸载可手动进行，例如，使用晶片镊子等来使待经沉积涂覆的衬底通过端口闸阀(230)和装载端口(225)。或者，可与沉积系统(200)组合地使用自动化晶片装载和卸载装置(未示出)，该装置可运行以在气体沉积涂覆循环开始时自动装载衬底并在气体沉积涂覆循环结束时自动移除衬底。特别地，自动化装载和卸载系统有利地允许在不破坏真空的情况下实现衬底的装载和卸载，从而减少沉积循环之间的抽空时间。
系统(200)包括直接通过外壁(205)的非等离子体前体入口端口(235)，其用于在无等离子体激发的情况下直接向处理室(210)中递送第一和/或第二前体。系统(200)包括通过等离子体发生器模块(245)的外壁的等离子体前体入口端口(240)，其用于向等离子体发生器模块(245)中递送第一或第二前体以进行等离子体激发。递送到等离子体发生器模块(245)中的前体通过顶孔(250)进入处理室(210)。
每一个前体入口端口与工艺气体递送模块(255)和相关工艺气体供给模块(260)流体连通。工艺气体供给模块(260)容纳填充有各种处理材料的容器，所述容器可包括填充有液态、固态和气态处理材料的容器。工艺气体递送模块(255)包括一个或多个鼓泡器等(未示出)以生成例如提取自固态或液态前体源材料的蒸气状前体供给，和包括脉冲阀(未示出)的各种流量控制元件以将前体蒸气的脉冲递送至适宜的前体端口(235)和(240)，其中每一个前体脉冲具有期望的脉冲体积，其提供适合于正在进行的特定ALD或PEALD涂覆工艺的前体蒸气量。
另外，工艺气体供给模块(260)包括或连接到惰性气体供给，并且气体递送模块(255)被配置为向前体端口(235)和(240)中的每一者递送惰性气体。惰性气体流由气体递送模块(255)调制，气体递送模块(255)可运行以根据需要控制惰性气体的压力和流速，以将连续的惰性气体流递送通过每一个前体端口或调制惰性气体流以递送间歇的惰性气体流通过前体入口端口(235)和(240)中之一或二者进入处理室(210)。在任何情况下，惰性气体流均可用作用于向处理室(210)运载前体蒸气的载气。另外，仅惰性气体流动通过处理室以在前体循环之间冲洗或吹扫处理室(210)。
PEALD系统(200)包括与真空泵(270)流体连通的出口端口(265)，并且真空泵(270)运行以通过经由出口端口(265)从处理室移除气体来排空处理室(210)。从处理室移除的气体包括任何未反应的前体材料和/或沉积涂覆循环的任何反应副产物。另外，出口端口模块(275)包括压力计(290)等以向电子控制器(280)提供局部气体压力读数并包括真空阀模块(285)，真空阀模块(285)可由电子控制器(280)操作以密封引导真空泵的导管。另外，提供一个或多个温度传感器(295)以监测局部温度并向电子控制器(280)报告温度信息。
在操作中，系统(200)可用于向上述衬底(100)上施加薄膜材料涂层。衬底(100)被支承在支承卡盘(215)上，第一电路层(105)与支承表面(220)接触，并且介电层(110)面向上朝向顶孔(250)。通过前体端口(235)和顶孔(250)进入室(210)的工艺气体膨胀而填充室(210)并撞击介电层(110)的顶表面，而一些工艺气体进入通孔(115)中以与其表面反应。工艺气体与衬底(100)的任何暴露表面反应并在所有暴露表面上形成薄膜沉积层，所述暴露表面至少包括衬底层(110)的顶表面和通孔(115)的内壁表面，包括由第一导电部分(120)形成的基面。
众所周知，每一个ALD涂覆循环基于两个自限制反应。第一前体与衬底的暴露表面之间的第一自限制反应在衬底的暴露表面上产生固体材料的第一半单层，而第二前体与衬底的暴露表面之间的第二自限制反应在衬底的暴露表面上产生固体材料的第二半单层。更具体而言，进行两个分开且独立的与暴露表面的自限制前体反应来向暴露表面上沉积所需材料的单个单层。此外，由于反应的自限制性质，故单个材料单层的厚度基本上是预定的并且大约等于材料的单个原子层，例如每一个单层具有0.5至的大致厚度，取决于各种生长条件，至少包括温度、前体蒸气压力和体积、处理室内的气体压力和暴露时间。由于在大多数应用中需要至少5次单层施加来提供最小功能材料涂层厚度，故将两个自限制反应重复5次以沉积被沉积涂层材料的5个单层。然而，更普遍地，使用100至200个单层、在一些情况下至多约1000个单层的ALD涂层厚度来涂覆衬底以所需的表面涂层，以便利用表面涂层所提供的任何材料性质。
系统(200)被配置为基于存储在电子控制器(280)中并可由用户选择或编程的操作模式菜单等来进行自动化涂覆循环操作。在一个非限制性实例中，用户可输入或选择工艺类型(例如，ALD、PEALD)和选择化学信息(chemistries)，例如，第一前体、第二前体、反应温度和所需的单层数。另外，惰性气体流量和调制参数可以是用户可选择的，暴露时间也是一样，对于长暴露时间，调制参数可包括在沉积循环过程中关闭真空出口阀(285)。一旦选择了涂覆循环参数，系统(200)将执行所选择的涂覆序列，做法是自动施加单层直至完全形成所需单层数的所需表面涂层。其后，用户可取出衬底、安装另一衬底并对新的衬底重复同样的涂覆循环或者可执行其他涂覆循环以向同一衬底添加另外的沉积涂层。
或者，用户可输入涂覆循环的序列，其中在暴露表面上涂覆第一材料至所需的厚度或单层循环数并在其后在暴露表面上第一材料层上方涂覆第二材料至所需的厚度或单层循环数，依此类推，来施加另外的材料涂层。在此实例施加中，用户输入两个或更多个涂层配方，每一个配方指定不同的工艺类型(如果适用)、不同的化学信息或第一和第二前体组合(如果适用)、不同的反应温度(如果适用)以及针对两种或更多种涂层材料中的每一种的不同期望厚度或单层数(如果适用)。一旦选择并输入了两个或更多个涂覆循环的涂覆循环参数，系统(200)将自动执行第一涂覆序列直至完全形成所需单层数的第一表面涂层。其后，系统(200)将使用不同的参数自动执行第二涂覆序列直至完全形成所需单层数的第二表面涂层。其后，系统(200)将使用不同的参数自动执行第三涂覆序列直至完全形成所需单层数的第三表面涂层。
其后，用户可取出衬底、安装另一衬底并对新的衬底重复同样的两个或更多个涂覆循环。
一种可用于根据本发明向通孔的内表面上施加三个或更多个材料涂层的实例气体沉积系统(200)在Becker等人于2009年12月28日提交的标题为PLASMA ATOMIC LAYERDEPOSITION SYSTEM AND METHOD的相关公布美国专利申请2010/018325A1中有述，该申请以引用方式全文并入本文。
形成阻挡层的示例性涂覆工艺
在本发明的一个非限制性实例实施方案中，通孔内表面被涂覆以包含氮化钛(TiN)的阻挡层(150)。使用上述系统(200)如下施加阻挡层(150)到20至的层厚度。
-通过闸阀(230)和入口端口(225)向处理室(210)中插入衬底(100)并置于支承表面(220)上，使介电层(110)的顶表面朝向顶孔(250)，即，通孔的开口端朝向顶孔(250)。在本实例中，衬底(100)为100、200或300mm的晶片并且一次处理一个晶片。然而，可一批处理多个衬底(100)而不偏离本发明。
-自动地或由用户关闭闸阀(230)。系统(200)运行以将衬底(100)加热至所需的反应温度并且真空泵(270)连续地运行以排空所述室来达到所需的反应压力。在本实例中，沉积TiN阻挡层的优选反应或衬底温度在270℃和400℃之间，并且期望的反应压力在1和100μtorr(1.33-133.32mPa)之间。然而，可对TiN使用其他反应温度如200-500℃及其他反应压力如1至10,000μtorr而不偏离本发明。
-由通过前体入口端口(235)和(240)中之一或二者或通过另一端口(未示出)进入室中的连续或间歇惰性气体流吹扫所述室来移除水分和其他污染物。
-开始第一热ALD涂覆循环来向衬底(100)的暴露表面上施加TiN阻挡层。
-通过第一前体端口(235)向处理室中引入包含四(二甲基氨基)钛(TDMAT)的第一金属有机前体。该第一前体作为通过运行脉冲阀(未示出)达脉冲持续时间而产生的蒸气脉冲引入，其中所述脉冲持续时间与蒸气脉冲中所含第一前体蒸气的体积成比例。可将第一前体脉冲与从工艺气体递送模块(255)流向第一前体端口(235)的惰性气体连续流混合。
-(1)让第一前体与衬底(100)的暴露表面反应等于预定暴露时间的持续时间。暴露时间可以是系统设计的函数。例如，前体脉冲对衬底的暴露时间可基本上等于真空泵(270)抽取等于处理室(210)的总体积加上通过出口端口(265)通往处理室中的气体导管的附加体积的气体体积所花的时间。在这种情况下，暴露时间可在10-2000毫秒的量级。对于长得多的暴露时间，例如长达约60秒，则可关闭真空阀(285)达期望的暴露持续时间以防止前体离开处理室。
-优选地，优化每一个前体脉冲的持续时间(打开脉冲阀的时间)以在单个脉冲中提供足够的前体蒸气体积来基本上饱和被涂覆的衬底的暴露表面或与被涂覆的衬底的暴露表面充分反应。换句话说，每一个前体脉冲包含足够的前体来在前体脉冲通过处理室(210)所花的时间内完成与暴露表面的上述自限制反应。
-(2)进行第一吹扫循环，其中吹扫处理室(210)以移除所有痕量的第一前体。这可仅仅涉及让真空泵和连续惰性气体流冲洗所述室以移除等于处理室(210)和通往所述室的流动管道的体积的2-5倍的气体体积。
-(3)通过第一前体端口(235)向处理室中引入包含氮的第二前体。第二前体如氨(NH3)作为通过运行脉冲阀(未示出)达脉冲持续时间而产生的蒸气脉冲引入，其中所述脉冲持续时间与蒸气脉冲中所含第二前体蒸气的体积成比例。可将第二前体脉冲与从工艺气体递送模块流向第一前体端口(235)的惰性气体连续流混合。
-让第二前体与衬底(100)的暴露表面反应等于预定暴露时间的持续时间。
-(4)进行第二吹扫循环，其中吹扫处理室(210)以移除所有痕量的第二前体。
-上述4步循环是可用于生成阻挡层(150)的单个单层的热ALD沉积工艺的一个实例，其中所述阻挡层包含TiN。重复该4步工艺来施加另外的单层，直至取得所需的阻挡层厚度。
在施加本发明的阻挡层(150)的替代实施方案中，可通过PEALD施加TiN。虽然执行相同的4步工艺，但第二前体由从等离子体发生器(245)通过顶孔(250)递送到处理室(210)中的等离子体激发氮自由基代替。等离子体自由基衍生自从工艺气体递送模块(255)通过第二前体端口(240)递送到等离子体发生器(245)中的第二前体。特别地，第二前体可包含氮气(N2)、氮气和氢气的混合物或氨中的任一种。在所有其他方面，上述形成阻挡层的方法基本上相同。
在任何上述实例中，前体被预热至约75℃以取得实现脉冲的所需蒸气压力。通过进行约34-40次单层施加来取得最小阻挡层厚度(约)，其中每一个单层具有约0.5至的厚度。通过进行约333-400次单层施加来取得最大阻挡层厚度(约)。
形成密封层(无氧)的示例性涂覆工艺
在本发明的一个非限制性实例实施方案中，通孔内表面被涂覆以包含钌(Ru)的密封层(155)。使用上述系统(200)如下施加密封层(155)到5至的层厚度。可改变衬底温度到250至350℃的范围内的温度来施加密封层(155)。然而，在一个优选的方法中，使用约300℃的相同沉积温度来沉积阻挡层、密封层和成核层。
-(1)通过第一前体端口(235)向处理室中引入包含二茂钌化合物的第一前体。二茂钌化合物包括但不限于双(乙基环戊二烯基)钌、双(环戊二烯基)钌和双(五甲基环戊二烯基)钌。特别地，双(乙基环戊二烯基)钌的化合物＝(EtCp)2Ru＝Ru(C5H4C2H5)2，双(环戊二烯基)钌的化合物＝Cp2Ru＝Ru(C5H5)2，以及双(五甲基环戊二烯基)钌的化合物＝(Me5Cp)2Ru＝Ru(C5(CH3)5)2。
-该第一前体作为通过运行脉冲阀(未示出)达脉冲持续时间而产生的蒸气脉冲引入，其中脉冲持续时间与蒸气脉冲中所含第一前体蒸气的体积成比例。可将第一前体脉冲与从工艺气体递送模块流向第一前体端口(235)的惰性气体连续流混合。二茂钌化合物脉冲与阻挡层(150)的表面反应以形成密封层(155)的第一半单层。
-(2)进行第一吹扫循环，其中吹扫处理室(210)以移除所有痕量的第一前体。
-(3)通过第二前体端口(240)向等离子体发生器(245)中流入包含氮气和氢气的混合物的第二前体。点燃等离子体发生器以激发氮和氢，其与衬底的暴露表面反应以完成Ru的第一单层的形成。引入氢气是要分解由第一前体沉积于TiN阻挡层上的第一Ru半单层，然而，本涂覆步骤可在无氢的情况下进行而不偏离本发明。完成的单层具有约的厚度，并在无氧的情况下形成以避免阻挡层(150)的氧化。第二前体可包含由等离子体源激发的N2气、氨和肼中的任一种。
-(4)进行第二吹扫循环，其中吹扫处理室(210)以移除所有痕量的第二前体。
上述4步循环是可用于生成密封层(155)的单个单层的PEALD沉积工艺的一个实例，其中所述密封层包含由二茂钌化合物在无氧的情况下形成的Ru。重复该4步工艺来施加另外的Ru单层，直至获得所需的密封层厚度。通过进行约10次单层施加来获得最小密封层厚度(约)，其中每一个单层具有约的厚度。通过进行约20次单层施加来获得最大密封层厚度(约)。可使用更厚的密封层施加而不偏离本发明。
形成成核层(有氧)的示例性涂覆工艺
在本发明的一个非限制性实例实施方案中，已被涂覆以阻挡层(150)和密封层(155)的通孔内表面被涂覆以包含钌(Ru)的成核层(160)。使用上述系统(200)如下施加成核层(160)到Ru密封层(155)上，层厚度范围为50至可改变衬底温度到250至350℃的范围内的温度来施加成核层(160)。然而，优选的方法将衬底保持在相同的温度例如300℃下时进行阻挡层、密封层和成核层的沉积。
-(1)通过第一前体端口(235)向处理室中引入包含二茂钌化合物的第一前体。该第一前体作为通过运行脉冲阀(未示出)达脉冲持续时间而产生的蒸气脉冲引入，其中脉冲持续时间与蒸气脉冲中所含第一前体蒸气的体积成比例。可将第一前体脉冲与从工艺气体递送模块流向第一前体端口(235)的惰性气体连续流混合。二茂钌化合物脉冲与密封层(155)的表面反应以形成成核层(160)的Ru的第一半单层。
-(2)进行第一吹扫循环，其中吹扫处理室(210)以移除所有痕量的第一前体。
-(3)通过第一前体端口(235)向处理室中引入包含氧的第二前体。第二前体作为通过运行脉冲阀(未示出)达脉冲持续时间而产生的蒸气脉冲引入，其中脉冲持续时间与蒸气脉冲中所含第二前体蒸气的体积成比例。可将第二前体脉冲与从工艺气体递送模块流向第一前体端口(235)的惰性气体连续流混合。氧与由第一前体形成的第一单层的表面反应以完成在有氧的情况下生成的Ru的第一半单层的形成。可使用氧前体而不氧化TiN阻挡层，因为密封层(155)将防止氧到达阻挡层(150)。此外，在成核层的形成过程中，氧将氧化碳，在导电金属芯(135)的金属化过程中，成核层将支持铜晶体成核并粘附到成核层(160)。该反应的特征如下：
·O2脉冲：O2→O(被吸附)
·Ru前体脉冲：Ru(C5H4C2H5)2(被吸附)+O(被吸附)→Ru+CO2+H2O
-(4)进行第二吹扫循环，其中吹扫处理室(210)以移除所有痕量的第二前体。
上述4步循环是可用于生成Ru成核层(160)的单个单层的热ALD沉积工艺的一个实例，其中所述成核层包含在有氧的情况下形成的Ru。重复该4步工艺来施加另外的单层，直至获得所需的成核层厚度。通过进行约100次单层施加来取得最小成核层厚度(约)，其中每一个单层具有约的厚度。通过进行约300次单层施加来获得最大成核层厚度(约)。可使用更厚的成核层施加而不偏离本发明。
更通常地，对于密封层和成核层的形成，优选含茂金属的二茂钌化合物如双(乙基环戊二烯基)钌、双(环戊二烯基)钌和双(五甲基环戊二烯基)钌。然而，可使用其他钌前体，包括含钌和至少一个吡咯基配体的吡咯基钌前体。这样的材料可衍生自甲基环戊二烯基吡咯基钌((MeCp)(Py)Ru)。
本领域技术人员还应认识，尽管上面用优选实施方案描述了本发明，但本发明不限于此。上述发明的各种特征和方面可单独或联合使用。此外，虽然已在其在特定环境中的实施以及针对特定应用(例如，向通孔的内表面施加沉积涂层)的背景下描述了本发明，但本领域技术人员应认识其有用性不限于此并且本发明可有利地用于期望以改善IC性能的方式形成沉积层的任何数量的环境和实施中。相应地，下面阐述的权利要求应根据本文公开的发明的全部广度和精神来理解。
权利要求书(按照条约第19条的修改)
1.一种电子器件，所述电子器件包含由内径表面和基壁表面形成的通孔，其中所有表面均被涂覆有：
-厚度范围为20至的氮化钛阻挡层；
-形成在所述氮化钛阻挡层上的金属钌密封层，其中所述金属钌密封层在不将所述氮化钛阻挡层暴露于氧的情况下形成；和
-形成在所述金属钌密封层上的金属钌成核层，其中所述金属钌成核层在有氧的情况下形成。
2.根据权利要求1所述的电子器件，其中所述金属钌密封层的厚度范围为5至
3.根据权利要求2所述的电子器件，其中所述金属钌成核层的厚度范围为50至
4.根据权利要求3所述的电子器件，其中所述金属钌成核层的电阻率小于所述金属钌密封层的电阻率。
5.根据权利要求4所述的电子器件，其中所述通孔通过向所述金属钌成核层上施加铜来用铜金属化。
6.一种集成电气设备组件，所述组件包括：
包含电绝缘材料的介电衬底层；
支承于所述介电衬底层上的电路层，所述电路层包含由电气设备和互连图案图案化的半导体材料层；
设置于所述介电衬底层和所述电路层之间的导电层，所述导电层至少包括与所述互连图案中的至少之一电连通的导电层部分；
完全穿过所述介电衬底层到达所述导电层的通孔，所述通孔包括以所述介电衬底层界定的内径表面和以所述导电层部分中之一界定的基壁表面；
形成在每一个所述内径表面和所述基壁表面上的氮化钛阻挡层，所述氮化钛阻挡层包含电阻率小于300μohm-cm的第一材料，其中所述氮化钛阻挡层形成为具有足够的层厚度以防止通孔金属化材料扩散通过其中；
形成在每一个所述内径表面和所述基壁表面上的所述氮化钛阻挡层上的金属钌密封层，所述金属钌密封层包含电阻率小于300μohm-cm的第二材料，其中所述金属钌密封层的形成在不将所述第一材料暴露于氧的情况下进行；
形成在每一个所述内径表面和所述基壁表面上的所述金属钌密封层上的金属钌成核层，所述金属钌成核层包含第二材料，其中所述金属钌成核层的形成包括氧化碳。
7.根据权利要求6所述的集成电气设备组件，其中所述第一材料包含氮化钛、钛、氮化钽、钽、氮化钨、氮化钴和钨中的任何一者。
8.根据权利要求7所述的集成电气设备组件，其中所述氮化钛阻挡层厚度介于19和之间。
9.根据权利要求7所述的集成电气设备组件，其中所述第二材料包含金属钌。
10.根据权利要求9所述的集成电气设备组件，其中所述金属钌密封层厚度介于4和之间并且所述金属钌成核层厚度介于至之间。
11.根据权利要求9所述的集成电气设备组件，其中向所述氮化钛阻挡层上沉积所述金属钌密封层包括在所述通孔的暴露表面上形成多个金属钌单层，其中所述多个单层中的每一个通过使二茂钌化合物与所述通孔的所述暴露表面反应、然后使等离子体生成的氮自由基与所述通孔的所述暴露表面反应来形成。
12.根据权利要求6所述的集成电气设备组件，其中所述通孔具有小于30μm的直径，通孔深度大于200μm。
13.根据权利要求6所述的集成电气设备组件，其中所述金属化材料包括本体铜。
14.一种制备通孔以便金属化的方法，其中所述通孔包括内径表面和基壁表面，所述方法包括：
将包含至少一个通孔的衬底布置在适于通过原子层沉积(ALD)和通过等离子体增强原子层沉积(PEALD)施加材料沉积层的处理室内部；
在所述至少一个通孔的所述内径表面和所述基壁表面中的每一个上形成包含第一材料的阻挡层，其中所述第一材料具有小于300μohm-cm的电阻率并被施加足够的厚度以防止金属化材料的扩散通过所述阻挡层；
在整个所述阻挡层上形成包含第二材料的金属钌密封层，其中所述第二材料具有小于300μohm-cm的电阻率并且所述金属钌密封层的沉积在不将所述第一材料暴露于氧的情况下进行；和
在整个所述金属钌密封层上形成包含所述第二材料的金属钌成核层并且其中所述金属钌成核层的形成包括氧化碳。
15.根据权利要求14所述的方法，所述方法还包括：
在所述阻挡层、所述金属钌密封层和所述金属钌成核层中的每一者的形成过程中将所述处理室保持在小于1托的气压下，和
在不从所述处理室中取出所述衬底的情况下形成所述阻挡层、所述金属钌密封层和所述金属钌成核层中的每一者。
16.根据权利要求15所述的方法，所述方法还包括在形成所述阻挡层、所述金属钌密封层和所述金属钌成核层中的每一者的过程中将所述衬底保持在恒定的温度下。
17.根据权利要求16所述的方法，其中所述恒定的温度为199和401℃之间的温度。
18.根据权利要求17所述的方法，所述方法还包括在形成所述阻挡层、所述金属钌密封层和所述金属钌成核层中的至少二者的过程中将所述衬底保持在至少两个不同的恒定温度下。
19.根据权利要求18所述的方法，其中所述至少两个不同的恒定温度中的每一个为199至501℃之间的温度。
20.根据权利要求14所述的方法，所述方法还包括自氮化钛、钛、氮化钽、钽、氮化钨、氮化钴和钨中的任何一者形成所述阻挡层。
21.根据权利要求20所述的方法，所述方法还包括通过热原子层沉积形成所述阻挡层。
22.根据权利要求20所述的方法，所述方法还包括通过等离子体增强原子层沉积形成所述阻挡层。
23.根据权利要求14所述的方法，其中所述第一材料包含氮化钛，所述方法还包括通过以下做法形成所述阻挡层的步骤：
将所述至少一个通孔中的每一个的所述内径表面和所述基壁表面暴露于包含四(二甲基氨基)钛(TDMAT)的第一前体达足以完成所述TDMAT与所述内径和基壁表面的自限制反应的暴露时间；
从所述处理室吹扫所述TDMAT和反应副产物；
将所述至少一个通孔中的每一个的所述内径表面和所述基壁表面暴露于包含氮的第二前体达足以完成所述氮与所述内径和基壁表面的自限制反应的暴露时间；
从所述处理室吹扫所述氮和反应副产物；
重复上述暴露和吹扫步骤直至所述第一材料厚度介于19至(1.9-20.1nm)之间。
24.根据权利要求23所述的方法，所述方法还包括通过热原子层沉积工艺形成所述阻挡层，其中所述第二前体包含氨(NH3)。
25.根据权利要求23所述的方法，所述方法还包括通过等离子体增强原子层沉积工艺形成所述阻挡层，其中所述第二前体包含等离子体激发的氮自由基。
26.根据权利要求14所述的方法，其中所述第二材料包含金属钌。
27.根据权利要求26所述的方法，所述方法还包括通过以下做法在所述阻挡层上形成所述金属钌密封层：
将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含二茂钌化合物的第一前体达足以完成所述二茂钌化合物与所述内径和基壁表面的自限制反应的暴露时间；
从所述处理室吹扫所述二茂钌化合物；
将所述至少一个通孔的所述内径和所述基壁暴露于包含等离子体生成的氮自由基并且无氧的第二前体；
从所述处理室吹扫所述氮自由基和反应副产物；
重复上述暴露和吹扫步骤直至所述金属钌密封层厚度为至少
28.根据权利要求27所述的方法，所述方法还包括通过以下做法在所述金属钌密封层上形成所述金属钌成核层的步骤：
将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含二茂钌化合物的第一前体；
从所述处理室吹扫所述二茂钌化合物和反应副产物；
将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含非自由基化氧的第二前体；
从所述处理室吹扫所述氧和反应副产物；
重复上述暴露和吹扫步骤直至所述金属钌成核层厚度为至少
29.根据权利要求28所述的方法，所述方法还包括用铜金属化所述通孔，其中所述铜被施加在所述金属钌成核层上。

Claims (29)

1.一种电子器件，所述电子器件包含由内径表面和基壁表面形成的通孔，其中所有表面均被涂覆有：
-厚度范围为20至的氮化钛阻挡层；
-形成在所述氮化钛阻挡层上的钌密封层，其中所述密封层在不将所述阻挡层暴露于氧的情况下形成；和
-形成在所述密封层上的钌成核层，其中所述成核层在有氧的情况下形成。
2.根据权利要求1所述的电子器件，其中所述钌密封层的厚度范围为5至
3.根据权利要求2所述的电子器件，其中所述钌成核层的厚度范围为50至
4.根据权利要求3所述的电子器件，其中所述钌成核层的电阻率小于所述钌成核层的电阻率。
5.根据权利要求4所述的电子器件，其中所述通孔通过向所述钌成核层上施加铜来用铜金属化。
6.一种集成电气设备组件，所述组件包括：
-包含电绝缘材料的介电衬底层；
-支承于所述介电衬底层上的电路层，所述电路层包含由电气设备和互连图案图案化的半导体材料层；
-设置于所述介电层和所述电路层之间的导电层，所述导电层至少包括与所述互连图案中的至少之一电连通的导电层部分；
-完全穿过所述介电衬底层到达所述导电层的通孔，所述通孔包括以所述介电衬底层界定的内径表面和以所述导电层部分中之一界定的基壁表面；
-形成在每一个所述内径表面和所述基壁表面上的阻挡层，所述阻挡层包含电阻率小于300μohm-cm的第一材料，其中所述阻挡层形成为具有足够的层厚度以防止通孔金属化材料扩散通过其中；
-形成在每一个所述内径表面和所述基壁表面上的所述阻挡层上的密封层，所述密封层包含电阻率小于300μohm-cm的第二材料，其中所述密封层的形成在不将所述第一材料层暴露于氧的情况下进行；
-形成在每一个所述内径表面和所述基壁表面上的所述密封层上的成核层，所述成核层包含第二材料，其中所述成核层的形成包括氧化碳。
7.根据权利要求6所述的半导体衬底，其中所述第一材料包含氮化钛、钛、氮化钽、钽、氮化钨、氮化钴和钨中的任何一者。
8.根据权利要求7所述的半导体衬底，其中所述阻挡层厚度介于19和之间。
9.根据权利要求7所述的半导体衬底，其中所述第二材料包含钌。
10.根据权利要求9所述的半导体衬底，其中所述密封层厚度介于4和之间并且所述成核层厚度介于至之间。
11.根据权利要求9所述的半导体衬底，其中向所述阻挡层上沉积所述密封层包括在所述通孔的暴露表面上形成多个钌单层，其中所述多个单层中的每一个通过使二茂钌化合物与所述通孔的所述暴露表面反应、然后使等离子体生成的氮自由基与所述通孔的所述暴露表面反应来形成。
12.根据权利要求6所述的半导体衬底，其中所述通孔具有小于30μm的直径，通孔深度大于200μm。
13.根据权利要求6所述的半导体衬底，其中所述金属化材料包括本体铜。
14.一种制备通孔以便金属化的方法，其中所述通孔包括内径表面和基壁表面，所述方法包括：
-将包含至少一个通孔的衬底布置在适于通过原子层沉积(ALD)和通过等离子体增强原子层沉积(PEALD)施加材料沉积层的处理室内部；
-在所述至少一个通孔的所述内径表面和所述基壁表面中的每一个上形成包含第一材料的阻挡层，其中所述第一材料具有小于300μohm-cm的电阻率并被施加足够的厚度以防止金属化材料的扩散通过所述阻挡层；
-在整个所述阻挡层上形成包含第二材料的密封层，其中所述第二材料具有小于300μohm-cm的电阻率并且所述密封层的沉积在不将所述第一材料层暴露于氧的情况下进行；和
-在整个所述密封层上形成包含所述第二材料的成核层并且其中所述成核层的形成包括氧化碳。
15.根据权利要求14所述的方法，所述方法还包括：
-在所述阻挡层、所述密封层和所述成核层中的每一者的形成过程中将所述处理室保持在小于1托的气压下，和
-在不从所述处理室中取出所述衬底的情况下形成所述阻挡层、所述密封层和所述成核层中的每一者。
16.根据权利要求15所述的方法，所述方法还包括在形成所述阻挡层、所述密封层和所述成核层中的每一者的过程中将所述衬底保持在恒定的温度下。
17.根据权利要求16所述的方法，其中所述恒定的温度为199和401℃之间的温度。
18.根据权利要求17所述的方法，所述方法还包括在形成所述阻挡层、所述密封层和所述成核层中的至少二者的过程中将所述衬底保持在至少两个不同的恒定温度下。
19.根据权利要求18所述的方法，其中所述至少两个不同的恒定温度中的每一个为199至501℃之间的温度。
20.根据权利要求14所述的方法，所述方法还包括自氮化钛、钛、氮化钽、钽、氮化钨、氮化钴和钨中的任何一者形成所述阻挡层。
21.根据权利要求20所述的方法，所述方法还包括通过热原子层沉积形成所述阻挡层。
22.根据权利要求20所述的方法，所述方法还包括通过等离子体增强原子层沉积形成所述阻挡层。
23.根据权利要求14所述的方法，其中所述第一材料包含氮化钛，所述方法还包括通过以下做法形成所述阻挡层的步骤：
-将所述至少一个通孔中的每一个的所述内径表面和所述基壁表面暴露于包含四(二甲基氨基)钛(TDMAT)的第一前体达足以完成所述TDMAT与所述内径和基壁表面的自限制反应的暴露时间；
-从所述处理室吹扫所述TDMAT和反应副产物；
-将所述至少一个通孔中的每一个的所述内径表面和所述基壁表面暴露于包含氮的第二前体达足以完成所述氮与所述内径和基壁表面的自限制反应的暴露时间；
-从所述处理室吹扫所述氮和反应副产物；
-重复上述暴露和吹扫步骤直至所述第一材料厚度介于19至(1.9-20.1nm)之间。
24.根据权利要求23所述的方法，所述方法还包括通过热原子层沉积工艺形成所述阻挡层，其中所述第二前体包含氨(NH3)。
25.根据权利要求23所述的方法，所述方法还包括通过等离子体增强原子层沉积工艺形成所述阻挡层，其中所述第二前体包含等离子体激发的氮自由基。
26.根据权利要求14所述的方法，其中所述第二材料包含钌。
27.根据权利要求26所述的方法，所述方法还包括通过以下做法在所述阻挡层上形成所述密封层：
-将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含二茂钌化合物的第一前体达足以完成所述二茂钌化合物与所述内径和基壁表面的自限制反应的暴露时间；
-从所述处理室吹扫所述二茂钌化合物；
-将所述至少一个通孔的所述内径和所述基壁暴露于包含等离子体生成的氮自由基并且无氧的第二前体；
-从所述处理室吹扫所述氮自由基和反应副产物；
-重复上述暴露和吹扫步骤直至所述密封层厚度为至少
28.根据权利要求27所述的方法，所述方法还包括通过以下做法在所述密封层上形成所述成核层的步骤：
-将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含二茂钌化合物的第一前体；
-从所述处理室吹扫所述二茂钌化合物和反应副产物；
-将所述至少一个通孔的所述内径表面和所述基壁表面暴露于包含非自由基化氧的第二前体；
-从所述处理室吹扫所述氧和反应副产物；
-重复上述暴露和吹扫步骤直至所述成核层厚度为至少
29.根据权利要求28所述的方法，所述方法还包括用铜金属化所述通孔，其中所述铜被施加在所述成核层上。
CN201480081420.5A 2014-08-27 2014-08-27 改进的硅通孔 Pending CN106575626A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/053015 WO2016032468A1 (en) 2014-08-27 2014-08-27 Improved through silicon via

Publications (1)

Publication Number Publication Date
CN106575626A true CN106575626A (zh) 2017-04-19

Family

ID=55400187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081420.5A Pending CN106575626A (zh) 2014-08-27 2014-08-27 改进的硅通孔

Country Status (6)

Country Link
US (1) US20170194204A1 (zh)
JP (1) JP2017527117A (zh)
KR (2) KR20170102071A (zh)
CN (1) CN106575626A (zh)
DE (1) DE112014006897T5 (zh)
WO (1) WO2016032468A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366144A (zh) * 2019-01-28 2021-09-07 朗姆研究公司 金属膜的沉积
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
US12074029B2 (en) 2018-11-19 2024-08-27 Lam Research Corporation Molybdenum deposition

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10396012B2 (en) * 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US10867848B2 (en) * 2018-04-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
US11361992B2 (en) * 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same
US11776980B2 (en) * 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
WO2022165484A1 (en) * 2021-01-27 2022-08-04 Eugenus, Inc. Precursor delivery system and method for cyclic deposition
CN115812111A (zh) * 2021-03-15 2023-03-17 朗姆研究公司 减少金属填充期间的线弯曲
JP2023178560A (ja) * 2022-06-06 2023-12-18 嶺南大學校 産學協力團 化学蒸着法によるルテニウム薄膜又はルテニウム化合物薄膜の製造方法及びルテニウム薄膜又はルテニウム化合物薄膜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211228A1 (en) * 2005-03-16 2006-09-21 Tokyo Electron Limited A method for forming a ruthenium metal layer on a patterned substrate
US20080150139A1 (en) * 2006-12-21 2008-06-26 Jae Hong Kim Semiconductor Device and Method of Manufacturing the Same
JP2011018829A (ja) * 2009-07-10 2011-01-27 Renesas Electronics Corp 半導体装置の製造方法
CN101965636A (zh) * 2008-03-07 2011-02-02 东京毅力科创株式会社 使用光滑无聚集的铜种层进行凹入特征的无空隙填充
US20120012372A1 (en) * 2010-07-19 2012-01-19 International Business Machines Corporation Method and Structure to Improve the Conductivity of Narrow Copper Filled Vias

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070059502A1 (en) * 2005-05-05 2007-03-15 Applied Materials, Inc. Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
US20070234955A1 (en) * 2006-03-29 2007-10-11 Tokyo Electron Limited Method and apparatus for reducing carbon monoxide poisoning at the peripheral edge of a substrate in a thin film deposition system
JP2009130288A (ja) * 2007-11-27 2009-06-11 Ulvac Japan Ltd 薄膜形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211228A1 (en) * 2005-03-16 2006-09-21 Tokyo Electron Limited A method for forming a ruthenium metal layer on a patterned substrate
US20080150139A1 (en) * 2006-12-21 2008-06-26 Jae Hong Kim Semiconductor Device and Method of Manufacturing the Same
CN101965636A (zh) * 2008-03-07 2011-02-02 东京毅力科创株式会社 使用光滑无聚集的铜种层进行凹入特征的无空隙填充
JP2011018829A (ja) * 2009-07-10 2011-01-27 Renesas Electronics Corp 半導体装置の製造方法
US20120012372A1 (en) * 2010-07-19 2012-01-19 International Business Machines Corporation Method and Structure to Improve the Conductivity of Narrow Copper Filled Vias

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12074029B2 (en) 2018-11-19 2024-08-27 Lam Research Corporation Molybdenum deposition
CN113366144A (zh) * 2019-01-28 2021-09-07 朗姆研究公司 金属膜的沉积
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films

Also Published As

Publication number Publication date
JP2017527117A (ja) 2017-09-14
WO2016032468A1 (en) 2016-03-03
DE112014006897T5 (de) 2017-05-11
KR20170102071A (ko) 2017-09-06
KR20170029637A (ko) 2017-03-15
US20170194204A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
CN106575626A (zh) 改进的硅通孔
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
TWI784037B (zh) 用於三維垂直nand字元線的金屬填充製程
KR101199055B1 (ko) 원자층 성막 프로세스를 사용하는 물질층 형성 방법
KR101892344B1 (ko) 금속막의 성막 방법
JP4511171B2 (ja) 順次堆積法を用いて複合積層膜を形成するシステムと方法
KR101379015B1 (ko) 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
JP2022510428A (ja) ボイドフリーの低応力充填
JP2021523292A (ja) ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
JP2020522618A (ja) 相互接続メタライゼーションにおけるルテニウム層の堆積
JP2004502301A (ja) 化学吸着技術を用いるホウ化物バリア層の形成
CN108461374A (zh) 用于远程等离子体处理的室调节
TWI385730B (zh) 銅金屬化用之具有變化組成的阻障層之製造方法
KR20080012379A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR20080020953A (ko) 금속 배선 구조를 위한 루테늄 막의 제조 방법
JP2008537016A (ja) 材料を表面および基材に選択的に付着させる方法および装置
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
CN108231538A (zh) 薄膜沉积方法
KR20090067505A (ko) 루테늄막 증착 방법
JP2022522226A (ja) 高ステップカバレッジのタングステン堆積
US8334208B2 (en) Film-forming method and film-forming apparatus
US20090029047A1 (en) Film-forming apparatus and film-forming method
KR100731424B1 (ko) 성막 방법, 및 이 방법을 실행시키는 프로그램을 기억시킨 컴퓨터 판독가능 기록 매체
TWI567919B (zh) 經改良之直通矽貫穿孔
US6660628B1 (en) Method of MOCVD Ti-based barrier metal thin films with tetrakis (methylethylamino) titanium with octane

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170419

WD01 Invention patent application deemed withdrawn after publication