CN106575622A - 使用两步温度处理来制造薄膜铁电装置的方法 - Google Patents

使用两步温度处理来制造薄膜铁电装置的方法 Download PDF

Info

Publication number
CN106575622A
CN106575622A CN201580044753.5A CN201580044753A CN106575622A CN 106575622 A CN106575622 A CN 106575622A CN 201580044753 A CN201580044753 A CN 201580044753A CN 106575622 A CN106575622 A CN 106575622A
Authority
CN
China
Prior art keywords
ferroelectric
temperature
conductive material
precursor material
organic polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580044753.5A
Other languages
English (en)
Other versions
CN106575622B (zh
Inventor
朴志勋
胡萨姆·N·阿尔沙里弗
伊哈卜·N·奥德赫
莫哈末·A·卡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SABIC Global Technologies BV
Original Assignee
SABIC Innovative Plastics IP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SABIC Innovative Plastics IP BV filed Critical SABIC Innovative Plastics IP BV
Publication of CN106575622A publication Critical patent/CN106575622A/zh
Application granted granted Critical
Publication of CN106575622B publication Critical patent/CN106575622B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D127/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers
    • C09D127/02—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment
    • C09D127/12—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • C09D127/16—Homopolymers or copolymers of vinylidene fluoride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15—Thermoelectric active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/098—Forming organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/857—Macromolecular compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

描述了用于制造铁电装置的方法。一种方法包括将有机聚合物铁电层定位在两种导电材料之间以形成堆叠。该堆叠可以经受两步热处理过程。第一热处理步骤将有机聚合物铁电前体转变为具有铁电电滞特性的铁电材料，并且第二热处理步骤使铁电材料致密化以获得铁电装置。薄膜铁电装置可以包括薄膜铁电电容器、薄膜铁电晶体管或薄膜铁电二极管。

Description

使用两步温度处理来制造薄膜铁电装置的方法
相关申请的交叉引用
本申请要求于2014年9月9日提交的题为“METHODS FOR PRODUCING A THIN FILMFERROELECTRIC DEVICE USING A TWO-STEP TEMPERATURE PROCESS”的美国临时专利申请No.62/047,787的权益。参考的专利申请的全部内容通过引用并入本申请中。
技术领域
本发明总体上涉及通过受控的两步热退火处理来制造铁电膜(例如，聚(偏二氟乙烯)(PVDF)基膜)和存储器装置的方法。
背景技术
存储器系统被用于诸如个人计算机系统、基于嵌入式处理器的系统、视频图像处理电路、便携式电话等的许多电子产品中的数据、程序代码和/或其他信息的存储。电子装置中的存储器单元的重要特性是低成本、非易失性、高密度、可写性、低功率和高速度。常规的存储器解决方案包括只读存储器(ROM)、可编程只读存储器(PROM)、电可编程存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。
最近，已经尝试了铁磁RAM(FRAM)。FRAM利用铁电电容器、薄膜晶体管或二极管的铁磁区或膜来生成非易失性存储器单元。这样的电子装置使用由铁电聚合物层分离的两个平行导电板来制造。铁电聚合物层是包含永久电极化的绝缘膜层，其可以由相反的电场来反复地反转。结果，铁电电容器、薄膜晶体管或二极管具有它们可以在没有电功率的情况下保持的两种可能的非易失性状态，对应于数字存储器中的两个二进制逻辑电平。另外，铁电电容器、晶体管和二极管也提供能量存储功能。当跨板施加电压时，铁电材料中的电场使电荷移位，并且因此存储能量。存储的能量的量取决于绝缘材料的介电常数和膜的尺寸(总面积和厚度)。
典型地，由于它们的大的极化值和电气和材料特性，使用聚(偏二氟乙烯)(PVDF)型聚合物或共聚物(例如，PVDF与三氟乙烯(TrFe)的共聚物(PVDF-TrFe))作为铁电材料。PVDF型聚合物对于电子装置是有吸引力的，这是因为它们可以以膜的形式并且以各种形状制造、具有高耐化学性、以及在将机械能转化为电能方面的高效率。PVDF具有五种不同的多晶型物(也被称为相)：alpha(α)、beta(β)、gamma(γ)、delta(δ)和epsilon(ε)，其中最常见的多晶型物是alpha(α)多晶型物。α多晶型物表现出很少或没有铁电特性，而其余相表现出更强的铁电特性，其中β-多晶型物为最优选的。
已经进行了许多尝试以使用各种技术来将α-多晶型物转变为更理想的多晶型物。然而，目前可用的处理仍然存在两个问题。其一，在使用溶液处理(例如，旋涂)的PVDF的沉积和退火之后，得到的PVDF膜通常表现出对电(α)相而不是所期(β)相。第二，并且也在退火之后，在PVDF膜上常规地形成纳米尺寸裂纹，这对膜在施加的电压下的稳定操作是有害的。
例如，Kang在Applied Physics Letters,2008,Vol.92,pp.012921-3中描述了在150℃下的一步快速退火处理。然而，得到的膜展示出(α)和(β)PVDF晶体的微图案，确认了小于所期转变处理。
中国申请公开No.CN 103113602和美国专利No.6,514,835每个都尝试通过在退火处理期间对PVDF材料施加压力或应力来解决对电(α)-相/(β)-相转变，由此使膜形成处理复杂化。
相比之下，美国专利No.8,120,082尝试通过加热和冷却步骤来解决相变问题。特别地，PVDF材料被加热到第一温度，随后连续冷却到确定的温度以实现铁电膜的(β)-相，然后，随后快速冷却(60℃至70℃)，使得膜被固定在(β)-相中。然而，没有尝试解决与得到的膜中的纳米尺寸裂纹形成相关联的问题。
发明内容
已经识别出与在存储器装置中使用的铁电膜的差的耐久性相关联的问题的解决方案。该解决方案在于铁电前体材料(例如，(α)相PVDF)的受控热退火处理的使用，其允许前体材料转至具有铁电电滞(feroelectric hysteresis)特性的材料(例如，(γ)相PVDF或(β)相PVDF)的转变，同时还减少或去除得到的材料中的界面空隙或裂纹。该处理包括第一步骤，其优选地在顶部导电材料(例如，电极)的沉积之后执行，包括将有机聚合物铁电前体材料加热至高于其熔点的温度足够的时间段以实现前体材料相变为具有铁电电滞特性的材料(例如，针对PVDF基膜，167℃至200℃下1至60分钟)。随后是第二步骤，包括将材料冷却至低于其熔点的温度足够的时间段以实现材料的致密化，这减少或去除制造的材料内的界面空隙(例如，100℃至小于167℃下10至70分钟)。在不希望受理论束缚的情况下，相信的是第一退火步骤允许前体材料至具有铁电电滞特性(例如，PVDFγ形态)的材料的高效转变，而第二步骤允许该材料的致密化以去除或减少材料表面中的界面空隙或裂纹，同时保持铁电电滞特性。值得注意的是，该热退火处理可以在电子装置已经构造之后、但在铁电材料的相变之前执行(例如，第一导电层、铁电前体层和第二导电层的堆叠，其中前体层位于导电层之间，可以经受本发明的处理)。此外，不需要对铁电材料的额外的机械拉伸以及诸如快速冷却的额外的温度步骤，从而允许用于制造铁电电子装置(例如电容器、晶体管、二极管、压电装置、热电装置等等)的简洁且高效的处理。
在一个特定方面中，公开了一种用于制造薄膜铁电装置的方法。该方法包括：(a)将有机聚合物铁电前体材料沉积到第一导电材料上，使得所述前体材料具有第一表面和相对的第二表面，其中所述前体材料的第一表面与所述第一导电材料接触；(b)在所述前体材料的第二表面上沉积第二导电材料以形成堆叠，其中，所述前体材料至少部分地位于所述第一导电材料和第二导电材料之间；(c)使所述堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(d)使所述堆叠经受低于所述有机聚合物铁电材料的熔融温度的第二温度，以使所述有机聚合物铁电材料致密化并获得薄膜铁电装置。在一些方面中，制造的薄膜铁电装置展示出可测量低至1Hz的极化对电场(P-E)电滞回线。在本发明的某些方面中，步骤(c)中的第一温度可以是167℃至200℃或175℃至185℃，并且步骤(d)中的第二温度可以是100℃至小于167℃或145℃至155℃。在一些方面中，步骤(c)和步骤(d)是连续的，使得步骤(c)中的堆叠从第一温度冷却至第二温度。该堆叠可以经受(i)第一温度1至60分钟、10至50分钟或20至30分钟，以及(ii)第二温度10至70分钟、20至60分钟或30至50分钟。在一个方面中，在步骤(c)之前，前体材料先前未经受超过55分钟、优选地超过30分钟、更优选地超过5分钟的热处理，或最优选地未经受任何热处理。可以在进行步骤(c)之前将聚合物铁电前体材料溶解在溶剂中，并且在步骤(c)中基本上除去溶剂以产生具有铁电电滞特性的聚合物铁电材料。在一些方面中，在步骤(c)中在前体材料中形成结晶相以形成具有铁电电滞特性的有机聚合物铁电材料。换句话说，前体材料在执行步骤(c)之前不是以结晶或半结晶形式，并且具有铁电电滞性的聚合物铁电材料在执行步骤(c)之后是以结晶或半结晶形式。如果在步骤(c)中获得的具有铁电电滞特性的有机聚合物铁电材料中存在任何界面裂纹，则它们可以在步骤(d)中基本上被除去，从而当与步骤(c)中获得的铁电材料相比时减少了铁电材料中的漏电流。在本发明的一些方面中，步骤(a)和步骤(b)中的前体材料不展示铁电电滞特性。可以通过喷涂、超声波喷涂、辊对辊(roll-to-roll)涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布、柔版印刷、凹版印刷、胶版印刷、旋转筛、平板筛、喷墨、激光烧蚀或其任何组合将步骤(a)中的有机聚合物铁电前体材料沉积到第一导电材料上。可以在步骤(a)中将前体材料沉积为具有小于1μm的厚度的膜，并且在步骤(d)中得到的有机聚合物铁电材料是以具有小于1μm的厚度的膜的形式。在本发明的一些方面中，第一导电材料或第二导电材料或两者每个可单独地包括导体，诸如金属、金属氧化物或金属合金。金属可包括铂、金、铝、银、硅或铜、其金属氧化物、或其任何组合或合金。在另一方面中，可以通过喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布或挤出涂布在步骤(b)中将第二导电材料沉积在前体材料上。在本发明的一个方面中，第一导电材料和第二导电材料在步骤(a)至步骤(d)期间不经受拉伸应力。在本发明的其他方面中，在步骤(a)中的聚合物铁电前体材料中不使用或不包含固化剂。在其他方面中，金属可以通过其他已知的薄膜制造处理来沉积。在具有铁电电滞特性的有机聚合物铁电材料中基本上不发生交联。
在本发明的一些方面中，步骤(a)和步骤(d)可以在辊对辊处理中执行。辊对辊方法可以包括：(i)获得从辊上展开的基底；(ii)将所述第一导电材料沉积到所述基底的表面的至少一部分上；(iii)将所述前体材料沉积到所述第一导电材料的表面的至少一部分上，使得所述铁电前体材料包括第一表面和与所述第一导电材料接触的相对的第二表面；(iv)将所述第二导电材料沉积到所述前体材料的相对表面的至少一部分上以形成堆叠；(v)使所述堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(vi)使加热的堆叠经受低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电装置。在一个方面中，以100m2/s或更小的速率来执行步骤(ii)和步骤(vi)。
在本发明的另一方面中，一种制造薄膜铁电装置的方法包括：(a)使包括第一导电材料、第二导电材料和至少部分地在所述第一导电材料和第二导电材料之间的有机聚合物铁电前体材料的堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(b)使堆叠经受低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电电容器或薄膜晶体管。
在本发明的另一方面中，使用贯穿本说明书描述的方法来制造薄铁电装置。铁电装置可以包括第一导电材料和第二导电材料。铁电材料的至少一部分在第一导电材料的至少一部分和第二导电材料的至少一部分之间。在一些方面中，铁电装置可以被放置在柔性和非柔性基底上，诸如硅、塑料或纸。薄膜铁电装置可以是薄膜电容器、薄膜晶体管或薄膜二极管。
在一些方面中，聚合物铁电前体材料可包括铁电聚合物。在本发明的一些方面中，前体材料包括铁电聚合物和无机材料。铁电聚合物可以是PVDF基聚合物或包括PVDF基聚合物的共混物。PVDF基聚合物可以是均聚物、共聚物或三元共聚物、或其共混物。在本发明的一些方面中，PVDF可以具有从180kg/mol变化到534kg/mol的分子量。在本发明的一些方面中，聚合物铁电前体材料可以包括聚十一酰胺(尼龙11)基聚合物或其共混物。PVDF基聚合物可以与非PVDF聚合物诸如聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其共混物共混。PVDF基聚合物包括PVDF、聚(偏二氟乙烯-四氟乙烯)(PVDF-TrFE)或聚(偏二氟乙烯-共-六氟丙烯)(PVDF-HFP)、聚(偏二氟乙烯-共-三氟氯乙烯)(PVDF-CTFE)、聚(偏二氟乙烯-共-氯氟乙烯)(PVDF-CFE)、聚(偏二氟乙烯-共-氯二氟乙烯)(PVDF-CDFE)、聚(偏二氟乙烯-共-三氟乙烯-共-氯氟乙烯)(PVDF-TrFE-CFE)、聚(偏二氟乙烯-共-三氟乙烯-共-三氟氯乙烯)(PVDF-TrFE-CTFE)、聚(偏二氟乙烯-共-三氟乙烯-共-六氟丙烯)(PVDF-TrFE-HFP)、聚(偏二氟乙烯-共-三氟乙烯-共-氯二氟乙烯)(PVDF-TrFE-CDFE)、聚(偏二氟乙烯-共-四氟乙烯-共-氯氟乙烯)(PVDF-TFE-CFE)、聚(偏二氟乙烯-共-四氟乙烯-共-三氟氯乙烯)(PVDF-TFE-CTFE)、聚(偏二氟乙烯-共-四氟乙烯-共-六氟丙烯)(PVDF-TFE-HFP)和聚(偏二氟乙烯-共-四氟乙烯-共-氯二氟乙烯)(PVDF-TFE-CD FE)或其聚合物共混物，或更优选地PVDF、PVDF-TrFE或PVDF-TrFE-CtFE。在一些方面中，具有铁电电滞特性的铁电层可以是无机层，诸如PZT(Pb(ZrxTi1-x)O3)、BaTiO3或其组合。在特定方面中，具有铁电电滞特性的铁电层可以具有5nm至1000nm的厚度。
本发明的另一方面，本发明的铁电装置可以在电子装置、印刷电路板或集成电路中使用。例如，本发明的铁电装置可以被包括在通信电路、感测电路或电子装置、印刷电路板或集成电路的控制电路的至少一部分中。电路可以是压电传感器、压电换能器、压电致动器、热电传感器、热电传感器、热电换能器或热电致动器。此外，包括了本发明的铁电材料或铁电装置的电子装置也被考虑。
在本发明的进一步的实施例中，公开了一种使用本发明的铁电装置将电路与电源解耦的方法。该方法可以包括将铁电装置布置在电源电压线和接地电压线之间，其中铁电装置耦接到电源电压线和接地电压线，并且其中实现了由电源电压和接地电压生成的功率噪声的减少。
还公开了一种用于操作包括本发明的铁电装置的能量存储电路的方法，当来自主电源的电功率不可用时，该能量存储电路向消耗装置提供电功率。该方法可以包括：(1)限定铁电装置的目标能级，其中目标能级基于铁电材料中第二聚合物的选定材料重量百分比；(2)对装置充电；(3)测量在充电期间存储在铁电装置中的第一能量数量；(4)当存储在所述装置中的第一能量数量达到所述目标能级时，终止对所述铁电装置的充电；并且(5)诸如当来自主电源的电功率变得不可用时，将装置放电到消耗装置中。
在本发明的另一方面中，公开了一种使用本发明的铁电装置来操作压电传感器、压电换能器或压电致动器的方法。在本发明的一些方面中，公开了一种使用本发明的铁电装置来操作热电传感器、热电换能器或热电致动器的方法。热电传感器的示例包括被动红外检测器、红外成像阵列和指纹传感器。
在本发明的上下文中还公开了实施例1至48。实施例1是一种用于制造薄膜铁电装置的方法。该方法包括：(a)将有机聚合物铁电前体材料沉积到第一导电材料上，使得该前体材料具有第一表面和相对的第二表面，其中该前体材料的第一表面与第一导电材料接触；(b)在所述前体材料的第二表面上沉积第二导电材料以形成堆叠，其中所述前体材料至少部分地位于所述第一导电材料和第二导电材料之间；(c)使所述叠层经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(d)使堆叠经受低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电装置。实施例2为根据实施例1所述的方法，其中获得薄膜铁电装置包括制造铁电电容器、晶体管、二极管、压电、热电装置或其任何组合。实施例3为根据实施例1至2中任一项所述的方法，其中步骤(c)中的第一温度为167℃至200℃，并且步骤(d)中的第二温度为100℃至小于167℃。实施例4为根据实施例3所述的方法，其中步骤(c)中的第一温度为175℃至185℃，并且步骤(d)中的第二温度为145℃至155℃。实施例5为根据实施例1至4中任一项所述的方法，其中步骤(c)和步骤(d)是连续的，使得步骤(c)中的堆叠从第一温度冷却至第二温度。实施例6为根据实施例1至5中任一项所述的方法，其中所述堆叠经受(i)第一温度1至60分钟和(ii)第二温度10至70分钟。实施例7为根据实施例1至6中任一项所述的方法，其中通过喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布、柔版印刷、凹版印刷、胶版印刷、旋转丝网、扁平丝网、喷墨、激光烧蚀或其任何组合将步骤(a)中的有机聚合物铁电前体材料沉积到第一导电材料上。实施例8为根据实施例1至7中任一项所述的方法，其中通过喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布或其任何组合在步骤(b)中将第二导电材料沉积在前体材料上。实施例9为根据实施例1至8中任一项所述的方法，其中在步骤(a)中将所述前体材料沉积为具有小于1μm的厚度的膜，并且在步骤(d)中得到的有机聚合物铁电材料是以具有小于1μm的厚度的膜的形式。实施例10为根据实施例1至9中任一项所述的方法，其中在步骤(c)之前，前体材料先前未经受超过55分钟、优选地超过30分钟、更优选地超过5分钟的热处理，或最优选地未经受任何热处理。实施例11为根据根据实施例1至10中任一项所述的方法，其中第一导电材料和第二导电材料在步骤(a)至步骤(d)期间不经受拉伸应力。实施例12为根据实施例1至11中任一项所述的方法，其中步骤(a)和步骤(b)中的前体材料不展示铁电电滞特性。实施例13为根据实施例1至12中任一项所述的方法，其中在步骤(c)中在前体材料中形成结晶相以形成具有铁电电滞特性的有机聚合物铁电材料。实施例14为根据实施例1至13中任一项所述的方法，其中在步骤(d)中基本上去除在步骤(c)中获得的具有铁电电滞特性的有机聚合物铁电材料中存在的界面裂纹，从而当与步骤(c)中获得的铁电材料相比时减少了铁电材料中的漏电流。实施例15为根据实施例1至14中任一项所述的方法，其中制造的薄膜铁电装置展示出可测量低至1Hz的极化对电场(P-E)电滞回线。实施例16为根据实施例1至15中任一项所述的方法，其中所述前体材料在执行步骤(c)之前不是以结晶或半结晶形式，并且其中具有铁电电滞性的聚合物铁电材料在执行步骤(c)之后是以结晶或半结晶形式。实施例17为根据实施例1至16中任一项所述的方法，其中在进行步骤(c)之前将所述聚合物铁电前体材料溶解在溶剂中，并且其中在步骤(c)中基本上除去所述溶剂以产生具有铁电电滞特性的聚合物铁电材料。实施例18为根据实施例1至17中任一项所述的方法，其中步骤(a)中的聚合物铁电前体材料包括铁电聚合物。实施例19为根据实施例18所述的方法，其中所述铁电聚合物为聚偏二氟乙烯(PVDF)基聚合物或包括PVDF基聚合物的共混物。实施例20为根据实施例19所述的方法，其中所述PVDF基聚合物为均聚物、共聚物或三元共聚物或其共混物。实施例21为根据实施例19所述的方法，其中PVDF可以具有从180kg/mol变化到534kg/mol的分子量。实施例22为根据实施例19至20中任一项所述的方法，其中所述PVDF基聚合物与非PVDF基聚合物共混。实施例23为根据实施例22所述的方法，其中所述非PVDF聚合物是聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其共混物。实施例24为根据实施例19至23中任一项所述的方法，其中所述PVDF基聚合物为PVDF、聚(偏二氟乙烯-四氟乙烯)(PVDF-TrFE)或聚(偏二氟乙烯-共-六氟丙烯)(PVDF-HFP)、聚(偏二氟乙烯-共-三氟氯乙烯)(PVDF-CTFE)、聚(偏二氟乙烯-共-氯氟乙烯)(PVDF-CFE)、聚(偏二氟乙烯-共-氯二氟乙烯)(PVDF-CDFE)、聚(偏二氟乙烯-共-三氟乙烯-共-氯氟乙烯)(PVDF-TrFE-CFE)、聚(偏二氟乙烯-共-三氟乙烯-共-三氟氯乙烯)(PVDF-TrFE-CTFE)、聚(偏二氟乙烯-共-三氟乙烯-共-六氟丙烯)(PVDF-TrFE-HFP)、聚(偏二氟乙烯-共-三氟乙烯-共-氯二氟乙烯)(PVDF-TrFE-CDFE)、聚(偏二氟乙烯-共-四氟乙烯-共-氯氟乙烯)(PVDF-TFE-CFE)、聚(偏二氟乙烯-共-四氟乙烯-共-三氟氯乙烯)(PVDF-TFE-CTFE)、聚(偏二氟乙烯-共-四氟乙烯-共-六氟丙烯)(PVDF-TFE-HFP)和聚(偏二氟乙烯-共-四氟乙烯-共-氯二氟乙烯)(PVDF-TFE-CD FE)或其聚合物共混物。实施例25为根据实施例1至24中任一项所述的方法，其中步骤(a)至步骤(d)在辊对辊处理中执行。实施例26为根据实施例25所述的方法，还包括：(i)获得从辊上展开的基底；(ii)将所述第一导电材料沉积到所述基底的表面的至少一部分上；(iii)将所述前体材料沉积到所述第一导电材料的表面的至少一部分上，使得所述铁电前体材料包括第一表面和与所述第一导电材料接触的相对的第二表面；(iv)将所述第二导电材料沉积到所述前体材料的相对表面的至少一部分上以形成堆叠；(v)使所述堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(vi)使堆叠经受低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电装置。实施例27为根据实施例25所述的方法，其中以100m2/s或更小的速率来执行步骤(ii)和步骤(vi)。实施例28为根据实施例1至26中任一项所述的方法，其中在步骤(a)中的聚合物铁电前体材料中不使用或不包含固化剂。实施例29为实施例1至27中任一项所述的方法，其中在具有铁电电滞特性的有机聚合物铁电材料中基本上不发生交联。实施例30为根据实施例1至28中任一项所述的方法，其中所述前体材料包括铁电聚合物和无机材料。实施例31为根据实施例1至29中任一项所述的方法，其中所述第一导电材料或第二导电材料或两者每个单独包括金属。实施例32为根据权利要求31所述的方法，其中所述金属为铂、金、铝、银、硅或铜、其金属氧化物或其任何组合或合金。
实施例33是用于制造薄膜铁电装置的方法。该方法包括(a)使包括第一导电材料、第二导电材料和至少部分地在第一导电材料和第二导电材料之间的有机聚合物铁电前体材料的堆叠经受高于前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且(b)使堆叠经受低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电装置。
实施例34是由实施例1至32中的任一种方法制备的铁电装置，其中铁电装置包括第一导电材料和第二导电材料，其中铁电材料的至少一部分在第一导电材料的至少一部分和第二导电材料的至少一部分之间。实施例35为根据实施例34所述的铁电装置，其中所述铁电装置被包括在基底上。实施例36为根据实施例35所述的铁电装置，其中所述基底包括硅、塑料或纸。
实施例37是包括由根据实施例1至33中任一项所述的方法或根据实施例34至36中任一项所述的铁电装置制造的铁电材料的印刷电路板。
实施例38是根据实施例37所述的印刷电路板，其中所述铁电装置被包括在通信电路、感测电路或控制电路的至少一部分中。
实施例39是包括实施例34至36中任一项所述的铁电装置的集成电路。实施例40是根据实施例39所述的集成电路，其中铁电装置被包括在通信电路、感测电路或控制电路的至少一部分中。
实施例41是包含实施例34至36中任一项所述的铁电装置的电子装置。
实施例42是一种用于向包括了根据实施例34至36中任一项所述的薄膜铁电装置的非易失性存储器单元读取和恢复数据的方法。该方法包括：(i)向铁电装置施加电压；(ii)将所述电压增加预定量；(iii)检测由增加所述电压产生的电荷信号，其中具有至少某一最小振幅的电荷信号指示出表示了第一二进制逻辑电平的先前设置的极化状态的改变；并且(iv)如果所述极化状态已经改变，则通过改变施加到所述铁电装置的电压的极性来在所述铁电装置中恢复所述预先设置的极化状态。
实施例43是一种用于写入包括根据实施例34至36中任一项所述的铁电装置的非易失性存储器单元的方法。该方法包括：(i)向铁电装置施加电压；(ii)将所述电压增加预定量；(iii)检测由增加所述电压引起的电荷信号，其中具有至少某一最小振幅的电荷信号指示出表示了第二二进制逻辑电平的第二极化状态的改变；(iv)如果所述存储器单元表示所述第二二进制逻辑电平，则保持所述第二极化状态；并且(v)如果存储器单元表示第一二进制逻辑电平，则通过改变施加到所述铁电装置的电压的极性来恢复到表示第一二进制逻辑电平的第一极化状态。
实施例44是使用实施例34至36中任一项所述的铁电装置将电路与电源解耦的方法。该方法包括将铁电装置布置在电源电压线和接地电压线之间，其中铁电装置耦接到电源电压线和接地电压线，并且其中实现了由电源电压和接地电压生成的功率噪声的减小。
实施例45是一种用于操作包括了根据实施例34至36所述的铁电装置中的任一个的能量存储电路的方法，当来自主电源的电功率不可用时，所述铁电装置向消耗装置提供电力。该方法包括：(i)限定铁电装置的目标能级；(ii)对铁电装置充电；(iii)测量在充电期间存储在铁电装置中的第一能量数量；(iv)当存储在所述装置或薄膜晶体管中的所述第一能量数量达到所述目标能级时，终止对所述铁电装置的充电；并且(v)当来自所述主电源的电功率变得不可用时，将所述铁电装置放电到所述消耗装置中。
实施例46是一种用于使用根据实施例34至36所述的铁电装置中的任一个来操作压电传感器、压电换能器和压电致动器的方法。
实施例47是一种用于使用根据实施例34至36所述的铁电装置中的任一个来操作热电传感器、热电换能器和热电致动器的方法。实施例48是根据实施例47所述的方法，其中热电传感器包括被动红外检测器、红外成像阵列和指纹传感器。
在本发明的上下文中使用的术语“电极”是指耦接到部件以向该部件提供电接触点的导电材料。例如，在某些实施例中，装置可以包括在诸如铁电层的绝缘体材料的相对侧上的两个电极。
在本发明的上下文中使用的术语“下部”或“底部”电极是指位于部件最接近支撑基底的一侧上的电极。
在本发明的上下文中使用的术语“上部”或“顶部”电极是指位于部件离支撑基底最远的一侧上的电极。虽然在此定义并且贯穿本公开描述了“底部电极”和“顶部电极”，但是这些术语可以是可互换的，诸如当装置与支撑基底分离时。
术语“铁电前体材料”包括具有展示铁电电滞特性(诸如在零施加电场处保留残余电场极化)的潜力的所有有机材料和无机材料两者。借由示例，(α)相PVDF具有由(α)相相变为(β)相、(γ)相或(δ)相的铁电电滞特性的潜力。
当涉及聚合物时，短语“低介电常数”包括具有4或更小的相对介电常数的聚合物。
术语“拉伸强度”是指材料在破坏之前可以承受的应力和/或变形的量。例如，导电材料在其断裂之前可以承受的压力或弯曲的量。
短语“聚合物共混物”包括通过用于制造聚合物共混物的任何已知技术混合在一起的至少两种聚合物。这样的技术包括使用普通溶剂的溶液共混或熔融共混挤出，由此在高于聚合物熔点的温度下共混组分，随后将获得的混合物挤压成颗粒或直接成片或任何其他合适的形式。螺杆挤出机或研磨机通常被用于熔融共混聚合物。还将理解的是，如果在制造本发明的铁电材料的过程之前或过程期间使共混物经受均质化过程，则聚合物的共混物可以是简单的粉末共混物。因此，例如，在螺杆进料注塑机中由至少两种聚合物形成铁电材料的情况下，到螺杆的料斗的进料可以是两种聚合物的简单混合物，这是因为可以在机器的螺杆部分中实现共混。
术语“聚合物”包括低聚物(例如，具有2至10个单体单元或2至5个单体单元的聚合物)和聚合物(例如，具有大于10个单体单元的聚合物)。
如本领域普通技术人员理解的，术语“约”或“近似”被定义为接近，并且在一个非限制性实施例中，术语定义为在10％以内、优选地在5％以内、更优选地在1％以内、并且最优选地在0.5％以内。
术语“基本上”及其变化被定义为大部分但不一定完全是本领域普通技术人员理解的，并且在一个非限制性实施例中基本上是指在10％以内、在5％以内、1％以内或0.5％以内的范围内。
当在权利要求和/或说明书中使用时，术语“抑制”或“减少”或“预防”或“避免”或这些术语的任何变化包括实现所期结果的任何可测量的减少或完全抑制。
如在说明书和/或权利要求中使用的术语“有效的”表示足以实现所期的、预期的或意图的结果。
当在权利要求书或说明书中与术语“包括”结合使用时，词语“一”或“一个”的使用可以表示“一个”，但是它也与“一个或多个”、“至少一个”和“一个或多于一个”的含义一致。
词语“包括”(以及包括的任何形式，诸如“包括”和“包括了”)、“具有”(以及具有的任何形式，例如“具有”和“具有了”、“含有”(以及含有的任何形式，诸如“含有”和“含有了”)或“包含”(以及包含的任何形式，例如“包含”和“包含了”)是包容性的或开放式的并且不排除额外的、未列举的元素或方法步骤。
本发明的铁电装置可以“包括”贯穿说明书公开的特定成分、组分、组合物等或“基本上由其组成”或“由其组成”。在一个非限制性方面，关于“本质上由…….组成”的过渡阶段，铁电装置的基本和新颖特性在于铁电装置具有铁电层，该铁电层已经历了温度周期，使得铁电材料具有铁电电滞特性并且被致密化以促进在施加的电压下的稳定操作。
从下面的附图、详细描述和示例，本发明的其他目的、特征和优点将变得显而易见。然而，应当理解的是，在指示本发明的具体实施例的同时，附图、详细描述和示例仅借由说明给出，而并不意图限制。另外，可以设想的是，从本详细描述中，在本发明的精神和范围内的改变和修改对于本领域技术人员将变得显而易见。在进一步的方面中，来自特定方面的特征可与来自其他方面的特征组合。例如，来自一个方面的特征可以与来自任何其他方面的特征组合。
附图说明
图1A是可以通过本发明的处理和设备来控制的铁电装置的2-D横截面图。
图1B是根据本发明的处理和设备的可以被用于存储信息的铁电装置的阵列的立体图。
图2A至图2D是可以通过本发明的处理和设备来控制的各种铁电薄膜晶体管的四种配置的示意图。
图3A是使用两步退火处理来制备本发明的铁电装置的处理的示意图。
图3B是在两步退火处理的第一步骤之后的铁电装置的立体图。
图3C是在两步退火处理的第二步骤之后的本发明的铁电装置的立体图。
图4是针对本发明的铁电装置的退火处理的时间对温度的图形描绘。
图5是使用本发明的铁电装置的半导体晶片或电子装置中的电路的实施方式的示意图。
图6是其中可以有利地采用本发明的铁电装置的示例性无线通信系统的实施方式的示意图。
图7是包括本发明的铁电装置的电子电路的示意图。
图8是用于操作包括本发明的铁电装置的能量存储电路的方法的流程图。
图9是使用本发明的铁电装置的压电传感器电路的示意图。
图10是具有压电层的本发明的铁电装置的2-D横截面表示。
图11是具有热电材料的本发明的铁电装置的2-D横截面表示。
图12A和图12B是在两步温度处理之前和之后的本发明的铁电装置在100Hz下的极化(μC/cm2)对电场(MV/m)的曲线图。
图13A和图13B是在本发明的两步温度处理之前和之后取得的扫描电子显微镜图像和FTIR光谱。
图14A-图14D描绘了在1kHz、100Hz、10Hz和1Hz下测量的使用本发明的处理制造的铁电装置的极化对电场曲线。
图15A-图15C是在本发明的温度处理的第一步骤和第二步骤之后取得的铁电装置的扫描电子显微镜图像(具有放大的插入)。
图16是在退火处理的第二步骤期间在1分钟和70分钟处取得的PVDF膜的FTIR光谱。
具体实施方式
本发明涉及允许铁电装置的高效制造的处理。特别地，该处理在铁电装置被组装后但在铁电层的退火之前利用特定的温度周期。温度周期之一将不展示铁电电滞特性的铁电材料(例如，有机PVDF基聚合物)转变为展示铁电电滞特性的铁电材料。随后的温度周期使铁电材料致密化以除去或减少材料表面中的界面裂纹或空隙。制造的铁电装置展示出可测量到低至1Hz的极化对电场。
在以下部分中进一步详细讨论本发明的这些和其他非限制性方面。
A.铁电装置
图1A、图1B和图2每个提供铁电装置的铁电部件的视图。这些装置可以根据本发明的方法被集成到存储器装置中并且由存储器控制器或其他装置来操作。图1A中描绘了本发明的铁电装置100的2-D横截面图。铁电装置100可以是薄膜电容器、薄膜晶体管或薄膜二极管。在本发明的一些方面中，铁电装置在热电应用和压电应用中使用。铁电装置100可以包括基底102、底部电极104、铁电材料106和顶部电极108。虽然被示出为共享铁电材料106和底部电极104，但是铁电层106和底部电极104可以被模式化为形成完全分离的结构。通过在导电电极104和108之间形成铁电材料106，可以在基底102上制造铁电装置100。出于图1的目的，铁电材料106是以膜或层的形式。本领域普通技术人员已知的额外材料、层和涂层(未示出)可以与铁电装置100一起使用，其中一些在下面描述。可以通过使例如如图1B中示出的顶部电极108模式化来制造铁电部件的阵列。诸如图2中示出的，可以被用于形成存储器阵列的其他铁电部件可以是铁电晶体管(FeFET)。图2A至图2D表示具有变化配置的各种场效应晶体管，其描绘为可以被集成到存储器装置中的薄膜晶体管200。
本发明的铁电装置(例如图1和图2中描绘的那些)被称为具有“存储器”，这是因为在零施加电压处，它们具有不衰减回到零的两个残余极化状态。这些极化状态可以被用于表示诸如二进制0或1的存储值，并且通过在电极104和108之间施加感测电压并且测量在电极104和108之间流动的电流来读取。可以测量将极化状态翻转到相反状态所需的电荷量，并且显示先前的极化状态。这意味着读取操作改变极化状态，并且可以随后是对应的写入操作，以便通过再次改变极化状态来回写存储值。
1.基底
基底102可以被用作支撑件。基底102可以由不容易被热或有机溶剂改变或降解的材料制成。这种材料的非限制性示例包括诸如硅、塑料、纸、钞票基底的无机材料，其包括聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚酰亚胺、聚(甲基丙烯酸甲酯)、聚醚酰亚胺或包括这种聚合物的聚合物共混物。基底可以是柔性的或非柔性的。本文描述的铁电装置可以在所有类型的基底上被制造，包括具有低玻璃化转变温度(Tg)(例如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚氯乙烯(PVC)、聚苯乙烯(PS)或聚丙烯(PP))的那些。
2.顶部电极和底部电极
底部电极104可以由导电材料制成。典型地，可以通过使用这种材料(例如，真空沉积、溅射、离子镀、电镀、涂布等)形成膜来获得底部电极104。可以被用于形成膜的导电材料的非限制性示例包括金、铂、银、铝和铜、铱、氧化铱等。此外，导电聚合物材料的非限制性示例包括导电聚合物(诸如PEDOT：PSS、聚苯胺、石墨烯等)和通过包含导电微米或纳米结构(诸如银纳米线)而导电的聚合物。用于底部电极104的膜的厚度典型地在20nm至500nm之间，但是其他尺寸和范围被设想用于本发明的上下文中。
被用于顶部电极108的材料可以是导电的。这种材料的非限制性示例包括金属、金属氧化物和导电聚合物(例如聚苯胺、聚噻吩等)和通过包含导电微米或纳米结构而导电的聚合物。此外，导电聚合物材料的非限制性示例包括导电聚合物(诸如PEDOT：PSS、聚苯胺、石墨烯等)和通过包含导电微米或纳米结构(诸如金纳米线)而导电的聚合物。顶部电极108可以是单层或由其每个具有不同功函数的材料形成的层叠层。此外，其可以是具有低功函数的材料中的一种或多种与选自由金、银、铂、铜、锰、钛、钴、镍、钨和锡组成的组中的至少一种的合金。合金的示例包括锂-铝合金、锂-镁合金、锂-铟合金、镁-银合金、镁-铟合金、镁-铝合金、铟-银合金和钙-铝合金。顶部电极108的膜厚度典型地在20nm至500nm或50nm至100nm之间。在一些实施例中，通过喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布或其任何组合将顶部电极108沉积在铁电材料106上。
3.铁电材料
铁电材料106可以被插入在底部电极104和顶部电极108之间。在一种情况下，铁电材料106可以从铁电聚合物和具有低介电常数的聚合物的共混物获得，其中聚合物已被溶解在相同的溶剂或溶剂体系中。在一种情况下，铁电材料106可以从铁电前体材料(参见图3A，元件302)获得，其可以包括铁电聚合物、共聚物、三元共聚物或包括了铁电聚合物、共聚物或三元共聚物或其组合的聚合物共混物。在优选的方面，前体材料302中的聚合物被溶解在溶剂或熔体中，使得它们不展示铁电电滞特性，但是可以通过例如两步温度处理经由退火来转变，以展示铁电电滞特性。下面提供了关于该处理的讨论。铁电聚合物的非限制性示例包括PVDF基聚合物、聚十一酰胺(尼龙11)基聚合物或PVDF基聚合物或聚十一酰胺(尼龙11)基聚合物的共混物。PVDF基聚合物可以是均聚物、共聚物或三元共聚物、或其共混物。PVDF基均聚物聚合物的非限制性示例是PVDF。PVDF基共聚物的非限制性示例是聚(偏二氟乙烯-四氟乙烯)(PVDF-TrFE)、聚(偏二氟乙烯-共-六氟丙烯)(PVDF-HFP)、聚(偏二氟乙烯-共-三氟氯乙烯)(PVDF-CTFE)或聚(偏二氟乙烯-共-氯氟乙烯)(PVDF-CFE)。PVDF基三元共聚物的非限制性示例包括聚(偏二氟乙烯-共-三氟乙烯-共-三氟氯乙烯)(PVDF-TrFE-CTFE)或聚(偏二氟乙烯-共-三氟乙烯-共-氯氟乙烯)(PVDF-TrFE-CFE)。铁电聚合物可以与非铁电聚合物共混。非铁电聚合物的示例包括聚(苯醚)(PPO)、聚苯乙烯(PS)或聚(甲基丙烯酸甲酯)(PMMA)或其共混物。在优选的方面，前体材料中的聚合物被溶解在溶剂或熔体中，使得它们不展示铁电电滞特性，但是可以被沉积在底部102上，并且然后通过例如在贯穿说明书描述的二二热处理经由退火来转变，以展示铁电电滞特性。
B.铁电装置的制造方法
参考图3A，可以经由旋涂、喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布、柔版印刷、凹版印刷、胶版印刷、旋转筛、平板筛、喷墨、激光烧蚀或其任何组合将前体铁电材料302沉积在底部电极104上。非限制性示例包括将铁电前体材料溶解在极性溶剂中以形成薄膜。该薄膜可以被施加到堆叠304(基底102和底部电极104)上的底部电极104的中心，使得前体材料302薄薄地分布在底部电极104上以形成堆叠306。堆叠306包括基底102、底部电极104和前体材料302。
顶部电极108可以由例如通过阴影掩模的热蒸发而布置在前体材料302上，以形成堆叠308。堆叠308包括基底102、底部电极104和前体材料302以及顶部电极108。顶部电极108的膜厚度典型地在20nm至500nm之间，或50nm至100nm之间。在一些实施例中，使用喷涂、超声波喷涂、辊对辊涂布、喷墨印刷、丝网印刷、滴铸、旋涂、浸涂、Mayer棒涂布、凹版涂布、狭缝模头涂布、刮刀涂布、挤出涂布或其任何组合将顶部电极108沉积在前体材料302上。
堆叠308可以在167℃至200℃或175℃、180℃或185℃或其间的任何范围的温度下热处理约1至60、10至50或20至30分钟。将堆叠308热处理至高于167℃但低于200℃将前体铁电材料302转变成具有铁电电滞特性的铁电材料106以形成堆叠310。在一些实施例中，堆叠可被加热至167℃、168℃、169℃、170℃、171℃、172℃、173℃、174℃、175℃、176℃、178℃、179℃、180℃、181℃、182℃、183℃、184℃、185℃、186℃、188℃、189℃、180℃、191℃、192℃、193℃、194℃、195℃、196℃、198℃或199℃。不希望受理论束缚，据信在退火处理中的第一步骤之后，一个或多个界面裂纹312(图3B中示出)存在于铁电材料106与底部电极104之间。界面裂纹312的存在可能对在施加电压下的铁电装置操作的性能是有害的(例如，铁电装置可以表现出大的漏电流)。堆叠310可以经受(例如，冷却)小于167℃和高于约100℃的温度，例如，达到145℃至155℃的温度，并保持约10至70、或者20至60或30至50分钟以使铁电材料106致密化并形成铁电装置100。不希望受理论束缚，据信使堆叠310随时间经受在100和167℃之间的第二温度范围使铁电材料致密化并密封或基本上密封裂纹312。图3C是在退火处理的第二步骤之后的铁电装置100的立体图，其描绘了不存在界面断裂312。如图3C中示出的，层106不存在或基本上不存在断裂。图4是两步热处理过程的时间对温度的图形描绘。线402描绘了PVDF聚合物转变的α相至铁电聚合物的γ相的相变曲线，该铁电聚合物的γ相具有铁电电滞特性。线404描绘了在相变至γ相之后的铁电聚合物的致密化温度曲线。在加热过程的第二步骤期间保持PVDF聚合物的γ相，其使PVDF聚合物膜致密化。
在本发明的一些方面中，铁电装置100可以使用辊对辊处理来制造。基底102可以从卷绕辊获得。基底102可以被展开并放置在第一辊上，并且然后附接至第二辊，使得基底102从第一辊移动到第二辊。沿着路径，可以包括用于各种材料的沉积的各种设备。例如，底部电极104可以经由上面讨论的任何形式的沉积方法而被布置在基底102上。如果需要，可以进一步处理底部电极104(例如，沉积的底部电极104的固化)。在将底部电极104沉积并处理到基底102上之后，可以将前体材料302布置在底部电极104的表面的至少一部分(堆叠306)上。当堆叠306以所期速度移动时，顶部前电极108可以经由另一个沉积装置被沉积到前体材料302的至少一个表面上。堆叠306直接轧制到产生热量的装置，诸如标准的快速热退火炉。加热装置可以与软件结合使用以特别地控制加热的持续时间和加热的温度。堆叠306可以以高于前体材料的熔融温度的第一温度来加热，以形成具有铁电电滞特性的有机聚合物铁电材料，以形成堆叠308。堆叠308可以被轧制到第二加热装置并被加热到低于有机聚合物铁电材料的熔融温度的第二温度，以使有机聚合物铁电材料致密化并获得薄膜铁电装置。可以以100m2/s或更小、90m2/s或更小、80m2/s或更小、或50m2/s或更小的速率来执行辊对辊处理。
C.铁电装置的应用
本发明的铁电装置中的任何一个可以被用于广泛的技术和装置中，包括但不限于：智能卡、RFID卡/标签、压电传感器、压电换能器、压电致动器、热电传感器、存储器装置、非易失性存储器、独立存储器、固件、微控制器、陀螺仪、声学传感器、致动器、微型发电机、电源电路、电路耦合和解耦、射频滤波、延迟电路、射频调谐器、被动红外传感器(“人检测器”)、红外成像阵列和指纹传感器。如果在包括固件的存储器中实施，则功能可以作为计算机可读介质上的一个或多个指令或代码而被存储在铁电装置中。示例包括使用数据结构编码的计算机可读介质和使用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。上述的组合也应被包括在计算机可读介质的范围内。
在许多这些应用中，典型地使用铁电材料的薄膜，这是因为这允许使用中等电压来实现切换极化所需的场。虽然已经阐述了一些特定的电路，但是本领域技术人员将理解的是，不是所有公开的电路都需要实践本公开。此外，没有描述某些众所周知的电路，以保持专注于本公开。
图5是描绘了根据一个实施例的半导体晶片或电子装置中的集成电路的实施的示意图。在一种情况下，可以在晶片502中找到铁电装置100(例如，作为电容器、晶体管或二极管)。晶片502可以被分割成可以包含铁电装置100的一个或多个模具。另外，晶片502可以在分割之前经历进一步的半导体制造。例如，晶片502可以被结合到载体晶片、封装体区域、第二晶片，或转移至另一制造设施。可替换地，诸如例如个人计算机的电子装置504可以包括包含了铁电装置100的存储器装置506。另外，电子装置504的其他部分可以包括铁电装置100，诸如中央处理单元(CPU)、数模转换器(DAC)、模数转换器(ADC)、图形处理单元(GPU)、微控制器或通信控制器。
图6是示出了可以有利地采用本公开的实施例的示例性无线通信系统600的框图。出于说明的目的，图6示出了三个远程单元602、604和606以及两个基站608。将认识到的是，无线通信系统可以具有更多的远程单元和基站。远程单元602、604和606包括电路装置603A、603C和603B，其可以包括集成电路或可印刷电路板，该集成电路或可印刷电路板包括公开的铁电装置，例如由本发明的处理制造的铁电装置。将认识到的是，包含集成电路或可印刷电路板的任何装置还可包括本文公开的铁电装置，包括基站、开关装置和网络设备。图6示出了从基站608到远程单元602、604和606的前向链路信号610以及从远程单元602、604和606到基站608的反向链路信号612。
远程单元602被示出为移动电话，远程单元606被示出为便携式计算机，并且远程单元604被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数据助理的便携式数据单元、支持GPS的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、诸如仪表读取设备的固定位置数据单元、平板电脑或存储或检索数据或计算机指令的任何其他装置或其任何组合。尽管图6示出了根据本公开的教导的远程单元，但本公开不限于这些示例性示出的单元。本公开的实施例可以适当地在包括通过由本发明公开的处理制造的铁电装置100的任何装置中采用。
诸如贯穿本申请描述的铁电装置的铁电部件可以作为存储器单元来操作，以存储诸如信息、代码或指令之类的数据。例如，单个铁电电容器可以存储单个位的信息，例如‘1’或‘0’。这个‘1’或‘0’值可以被存储为铁电部件中的铁电层的二元极化方向。例如，当铁电层从顶部到底部被极化时，铁电部件存储‘1’，并且当铁电层从底部到顶部被极化时，铁电部件存储‘0’。该极化状态的映射是只是一个示例。在本发明的不同实施例中，可以使用不同的极化电平来表示‘1’和‘0’数据位。
D.用于在铁电存储器装置的存储器单元中存储多位信息的铁电存储器装置的控制器的操作
铁电存储器装置可以使用上面描述的铁电存储器装置的阵列来构成，其中每个装置包括铁电存储器单元。对铁电存储器装置的读取和写入操作可由耦接到多级铁电存储器单元的阵列的存储器控制器来控制。下面描述由控制器执行以将信息存储在单个铁电存储器单元中的写入操作的一个示例。一种方法可以包括接收用于写入寻址到的铁电存储器单元的位和地址。该位可以是例如‘0’或‘1’。然后，可以跨存储器单元的顶部电极和底部电极施加预定电压的写入脉冲。写入脉冲可以在铁电存储器单元的铁电层中产生一定水平的残余极化。该残余极化影响铁电存储器单元的特性，其可以在稍后时间被测量以检索存储在铁电存储器单元中的位。单元编程还可以包括写入脉冲中的其他变化。例如，控制器可以生成多个写入脉冲来施加到存储器单元，以获得铁电层中所期残余极化。在一些实施例中，控制器可以被配置为以验证操作跟着写入操作。可以使用选择写入操作、所有写入操作或不进行写入操作来执行验证操作。控制器还可以执行读取操作以获得存储在铁电存储器单元中的位。
在铁电存储器单元的阵列中，阵列可通过跨存储器单元的行延伸的字线和跨存储器单元的列延伸的位线互连。存储器控制器可操作字线和位线以从阵列中选择特定存储器单元以用于根据从处理器或从存储器阵列请求数据的其他部件接收到的地址来执行读取和/或写入操作。然后可以向字线和位线施加适当的信号以执行所期读和/或写操作。
E.作为解耦电容器和作为能量存储装置的操作
本发明的铁电装置(例如铁电电容器)可以被用于将电网(电路)的一部分与另一部分解耦。图7是包括铁电装置100作为铁电电容器的电路700的示意图。铁电电容器100被耦接到电源电压线702和接地电压线704。由电源电压和接地电压生成的功率噪声通过电容器分流，并且从而降低电路706中的总功率噪声。铁电电容器100可以通过在线路中的电压下降时向电路提供释放电荷来为装置提供局部能量存储。图8是用于操作包括铁电装置100的能量存储电路的方法的流程图。当来自主电源的电功率不可用时，铁电装置100可以向消耗装置提供电功率。图8的方法800在框802处开始，其中限定了针对铁电装置的目标能级。针对本发明的铁电电容器，目标能级可以是例如0.1μF至10μF。在限定了目标能级之后，在框804处，铁电装置100被充电到限定的能级。在框806处，测量被存储在铁电装置100中的第一能量数量。当存储在铁电装置100中的第一能量数量达到目标能级时，在框808处终止充电。在框810处，当来自主电源(例如，电压源)的电功率变得不可用时，铁电装置100将能量释放到消耗装置(例如，智能电话、计算机或平板电脑)中。
图9是使用铁电装置100作为电路中的压电装置的压电传感器电路的示意图。当压电传感器静止时，由正离子和负离子形成的偶极子由于聚合物结构的对称性而彼此抵消，并且没有观察到电场。当受到应力时，聚合物变形，对称性丧失，并产生净偶极矩。偶极矩跨聚合物产生电场。材料生成了与施加的压力成比例的电荷。如图9中示出的，压电传感器900包括作为传感器的压电部件的铁电装置100。还设想到的是，本发明的铁电装置100可以被用作同一电路中的解耦装置(例如，电容器)。图10是与被用作压电材料的铁电材料106组合的铁电装置100的2-D横截面表示。如图10中示出的，铁电装置1000包括使用贯穿本说明书描述的处理而制造的压电材料1002，其可以被布置在压电装置中的底部电极104和顶部电极108之间，并且当受到应力时产生净偶极矩。使用本发明的铁电装置作为压电装置的方法包括：向压电装置发送振动脉冲；将装置电压与参考电压进行比较，并且响应于所述比较来调整所述振动脉冲。图11是与热电材料结合的铁电装置100的2-D横截面表示。如图11中示出的，铁电装置1100包括使用贯穿本说明书描述的处理制造的并且具有铁电电滞特性的热电材料1102，其可以被布置在热电装置中的底部电极102和顶部电极108之间，并且当暴露于红外光时将产生电荷。使用本发明的铁电装置作为热电装置的方法包括：向热电装置发送热脉冲；将装置电压与参考电压进行比较，并且响应于所述比较来调整所述热脉冲。
示例
将借由具体示例来更详细地描述本发明。提供以下示例仅用于说明性目的，并不意图以任何方式限制本发明。本领域技术人员将容易地认识到可以被改变或被修改以产生基本上相同结果的各种非关键参数。
示例1
(具有两步温度处理的铁电装置的制造)
本发明的铁电电容器使用以下方法利用两步温度处理来制造。
聚合物溶液。通过将PVDF粉末(SigmaMW＝534,000g/mol)加入到二甲基甲酰胺溶剂(Sigma)中来制备PVDF在溶剂中的溶液。使用聚四氟乙烯过滤器(1μm孔径)来过滤溶液。使用常规热板将PVDF溶液在110℃下搅拌和加热约20分钟以完全溶解PVDF。PVDF溶液的这种加热确保了旋涂的PVDF薄膜将是均匀的。
铁电电容器。将底部电极(25nm厚的Pt(25nm)/Ti(5nm))溅射沉积在SiO2(100nm硅)上。将底部电极和基底加入到旋涂设备中。将热聚合物溶液以4000rpm的速率在底部电极上沉积60秒，以在手套箱中的氮气气氛下的电极上提供200至250nm的均匀PVDF薄膜。在旋涂之后，将PVDF薄膜/电极/基底堆叠在热板上(在150℃处，在手套箱内)烘烤以使薄膜溶剂不存在。通过阴影掩模由热蒸发将90nm Au顶部电极沉积在PVDF薄膜上。针对初始的10nm，使用的沉积速率来沉积Au，随后针对剩余的80nm以的速率来沉积。然后将Au/PVDF/Pt堆叠在180℃下在常规热板上退火约10至60分钟(以下被称为第一步骤)。接着，将温度保持在低于PVDF的熔点(177℃)的150℃处约10至70分钟(以下被称为第二步骤)，以形成本发明的铁电电容器。
示例2
(示例1的铁电装置的试验)
退火处理期间的铁电电滞特性。在示例1中制造的本发明的铁电装置的电滞回线在两步温度处理之前和之后以100Hz的频率被测量并且在图12A和图12B中被描绘。图12A是在开始两步温度处理之前的本发明的铁电装置在100Hz下的极化(μC/cm2)对电场(MV/m)的图形描绘。图12B是在两步温度处理之后的本发明的铁电电容器在100Hz下的极化(μC/cm2)对电场(MV/m)的图形描绘。比较图12A与图12B，图12B中的电滞回线比图12A中的铁电材料的电滞回线更加明确，并且因此表现出由于两步温度处理引起的铁电材料的电滞特性的改善。
扫描电子显微镜特性。图13A和图13B是在两步温度处理之前和之后取得的扫描电子显微镜图像和FTIR光谱。在两步温度处理之前获得图13A中描绘的数据。在两步温度处理之后获得图13B中描绘的数据。比较图13A中的SEM数据和图13B中的SEM数据，图13B装置具有转变的PVDF聚合物和更均匀的、并且因此更致密的铁电层。
在各种频率下的铁电电滞特性。图14A-图14D分别描绘了在1kHz、100Hz、10Hz和1Hz下测量的使用本发明的处理制造的铁电电容器的极化对电场曲线。如示出的，在电滞数据中，铁电电容器在低频(低于100Hz)下表现出稳定的操作。
退火处理期间的表面形态。图15A至图15C是在温度处理的第一步骤之后(图15A)以及在将图15A的铁电电容器加热30分钟之后(图15B)以及在两步温度处理的较低温度下将铁电电容器加热70分钟之后(图15C)取得的本发明的铁电电容器的扫描电子显微镜图像(具有放大的插入)。如图像中示出的，与图15A中的表面缺陷相比，图15C中的表面缺陷减少。图16是在退火处理期间取得的装置的FTIR光谱。数据1502是在150℃下加热1分钟之后取得的FTIR光谱，并且数据1504是在150℃下加热70分钟后取得的FTIR光谱。如图16中示出的，在退火处理的第二步骤期间，PVDF膜的相没有改变。
总之，使组装的铁电装置经受两步温度处理制造了与常规装置相比在低频下稳定的耐用装置(参见例如由Kang等人制造的比较装置，Applied Physics Letters，2008，使用在150℃下的一步快速退火处理)。

Claims (20)

1.一种用于制造薄膜铁电装置的方法，所述方法包括：
(a)将有机聚合物铁电前体材料沉积到第一导电材料上，使得所述前体材料具有第一表面和相对的第二表面，其中所述前体材料的第一表面与所述第一导电材料接触；
(b)在所述前体材料的第二表面上沉积第二导电材料以形成堆叠，其中，所述前体材料被至少部分地定位在所述第一导电材料和第二导电材料之间；
(c)使所述堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且
(d)使所述堆叠经受低于所述有机聚合物铁电材料的熔融温度的第二温度，以使所述有机聚合物铁电材料致密化并获得薄膜铁电装置。
2.根据权利要求1所述的方法，其中，获得薄膜铁电装置包括制造铁电电容器、晶体管、二极管、压电、热电装置或其任何组合。
3.权利要求1的方法，其中，步骤(c)中的第一温度为167℃至200℃并且步骤(d)中的第二温度为100℃至小于167℃，或者步骤(c)中的第一温度为175℃至185℃并且步骤(d)中的第二温度为145℃至155℃。
4.根据权利要求1所述的方法，其中，步骤(c)和步骤(d)是连续的，使得步骤(c)中的堆叠从所述第一温度冷却至所述第二温度。
5.根据权利要求1所述的方法，其中，所述堆叠经受(i)第一温度1至60分钟和(ii)第二温度10至70分钟。
6.根据权利要求1所述的方法，其中，在步骤(a)中将所述前体材料沉积为具有小于1μm的厚度的膜，并且在步骤(d)中得到的有机聚合物铁电材料处于具有小于1μm的厚度的膜的形式。
7.根据权利要求1所述的方法，其中，在步骤(c)之前，所述前体材料先前未经受超过55分钟、优选地超过30分钟、更优选地超过5分钟的热处理，或最优选地未经受任何热处理。
8.根据权利要求1所述的方法，其中，所述第一导电材料和第二导电材料在步骤(a)至步骤(d)期间不经受拉伸应力。
9.根据权利要求1所述的方法，其中，步骤(a)和步骤(b)中的所述前体材料不展示铁电电滞特性。
10.根据权利要求1所述的方法，其中，在步骤(c)中在所述前体材料中形成结晶相以形成具有铁电电滞特性的有机聚合物铁电材料。
11.根据权利要求1所述的方法，其中，在步骤(d)中基本上除去在步骤(c)中获得的具有铁电电滞特性的有机聚合物铁电材料中存在的界面裂纹，从而当与步骤(c)中获得的铁电材料相比时减少了铁电材料中的漏电流。
12.根据权利要求1所述的方法，其中，所述制造的薄膜铁电装置展示出可测量低至1Hz的极化对电场(P-E)电滞回线。
13.根据权利要求1所述的方法，其中，所述前体材料在执行步骤(c)之前不是结晶或半结晶形式，并且其中具有铁电电滞特性的聚合物铁电材料在执行步骤(c)之后是结晶或半结晶形式。
14.根据权利要求1所述的方法，其中，在执行步骤(c)之前将所述聚合物铁电前体材料溶解在溶剂中，并且其中在步骤(c)中基本上除去所述溶剂，以产生具有铁电电滞特性的聚合物铁电材料。
15.根据权利要求1所述的方法，其中，步骤(a)中的聚合物铁电前体材料包括铁电聚合物。
16.根据权利要求1所述的方法，其中，步骤(a)至步骤(d)在辊对辊处理中执行。
17.一种用于制造薄膜铁电装置的方法，所述方法包括：
(a)使包括第一导电材料、第二导电材料和至少部分地处于所述第一导电材料和第二导电材料之间的有机聚合物铁电前体材料的堆叠经受高于所述前体材料的熔融温度的第一温度，以形成具有铁电电滞特性的有机聚合物铁电材料；并且
(b)使所述堆叠经受低于所述有机聚合物铁电材料的熔融温度的第二温度，以使所述有机聚合物铁电材料致密化并获得薄膜铁电装置。
18.通过权利要求1至32中任一项所述的方法制备的铁电装置，其中，所述铁电装置包括第一导电材料和第二导电材料，其中所述铁电材料的至少一部分处于所述第一导电材料的至少一部分和所述第二导电材料的至少一部分之间。
19.一种用于使用根据权利要求1或21所述的铁电装置中的任一个来操作压电传感器、压电换能器和压电致动器的方法。
20.一种用于使用根据权利要求1或21所述的铁电装置中的任一个来操作热电传感器、热电换能器和热电致动器的方法。
CN201580044753.5A 2014-09-09 2015-06-04 使用两步温度处理来制造薄膜铁电装置的方法 Expired - Fee Related CN106575622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462047787P 2014-09-09 2014-09-09
US62/047,787 2014-09-09
PCT/US2015/034126 WO2016039831A1 (en) 2014-09-09 2015-06-04 Methods for producing a thin film ferroelectric device using a two-step temperature process

Publications (2)

Publication Number Publication Date
CN106575622A true CN106575622A (zh) 2017-04-19
CN106575622B CN106575622B (zh) 2018-12-04

Family

ID=55459403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044753.5A Expired - Fee Related CN106575622B (zh) 2014-09-09 2015-06-04 使用两步温度处理来制造薄膜铁电装置的方法

Country Status (6)

Country Link
US (1) US9543322B2 (zh)
EP (1) EP3192099B1 (zh)
JP (1) JP6366824B2 (zh)
KR (1) KR101810545B1 (zh)
CN (1) CN106575622B (zh)
WO (1) WO2016039831A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224025A (zh) * 2018-03-01 2019-09-10 南京理工大学 基于黑磷二维半导体的柔性铁电光伏场效应管的制备方法
CN110458036A (zh) * 2019-07-17 2019-11-15 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631065A (zh) * 2014-12-17 2016-09-01 漢高股份有限及兩合公司 可印刷鐵電型墨水
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10332874B2 (en) * 2017-05-03 2019-06-25 International Business Machines Corporation Indirect readout FET
WO2018232393A1 (en) * 2017-06-16 2018-12-20 Carrier Corporation Method of making electrocaloric articles
EP3639307B1 (en) * 2017-06-16 2022-03-23 Carrier Corporation Electrocaloric heat transfer system comprising copolymers
CN109698162A (zh) * 2017-10-20 2019-04-30 萨摩亚商费洛储存科技股份有限公司 三维存储元件及其制造方法
US10109336B1 (en) * 2017-11-09 2018-10-23 International Business Machines Corporation Domain wall control in ferroelectric devices
US10818562B2 (en) * 2017-11-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and testing method thereof
EP3503199A1 (en) 2017-12-22 2019-06-26 IMEC vzw A method for forming a ferroelectric field-effect transistor
KR102025337B1 (ko) * 2019-03-15 2019-09-25 국방과학연구소 세라믹 폴리머 혼합 코팅층을 포함하는 커패시터용 유전체 박막 및 이의 제조 방법
JP7249193B2 (ja) * 2019-04-03 2023-03-30 株式会社東芝 発電素子、発電モジュール、発電装置、発電システム、及び、発電素子の製造方法
KR20230162975A (ko) * 2021-03-30 2023-11-29 더 트러스티스 오브 더 유니버시티 오브 펜실바니아 재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들
CN114953296B (zh) * 2022-05-26 2023-08-29 业成科技（成都）有限公司 多晶相聚偏氟乙烯薄膜的制作方法以及穿戴式装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635891B2 (zh) * 1980-03-12 1988-02-05 Mitsubishi Yuka Kk
US20090263671A1 (en) * 2008-04-21 2009-10-22 Kui Yao Ferroelectric Poly (Vinylidene Fluoride) Film on a Substrate and Method for its Formation
CN102349170A (zh) * 2009-03-13 2012-02-08 三井化学株式会社 高分子压电材料及其制造方法以及压电元件
KR20120060429A (ko) * 2010-12-02 2012-06-12 연세대학교 산학협력단 ＰＶＤＦ의 γ 결정화 방법, 상기 방법을 적용한 커패시터 및 전계효과트랜지스터의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241128A (en) 1979-03-20 1980-12-23 Bell Telephone Laboratories, Incorporated Production of piezoelectric PVDF films
US6156623A (en) 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
JP2001298164A (ja) 2000-04-11 2001-10-26 Tokyo Ohka Kogyo Co Ltd ヒステリシス特性の改善したＢｉ系強誘電体素子およびその製造方法
US6660536B2 (en) * 2002-02-21 2003-12-09 Symetrix Corporation Method of making ferroelectric material utilizing anneal in an electrical field
JP2003258202A (ja) 2002-02-28 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
US7396692B2 (en) 2003-11-14 2008-07-08 Intel Corporation Method for increasing ferroelectric characteristics of polymer memory cells
US7173842B2 (en) 2004-03-31 2007-02-06 Intel Corporation Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US8120082B2 (en) 2005-09-12 2012-02-21 University of Seoul, Foundation of Industry-Academic Cooperation Ferroelectric memory device and method for manufacturing the same
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
TWI305961B (en) * 2006-08-14 2009-02-01 Ind Tech Res Inst Method of fabricating a electrical device
FR2925765B1 (fr) * 2007-12-21 2009-12-04 E2V Semiconductors Procede de fabrication de capteurs a couche de co-polymere p(vdf-trfe) et capteur correspondant
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
JP2011132278A (ja) * 2009-12-22 2011-07-07 Sony Corp 高分子材料の製造方法
JP5593935B2 (ja) 2010-08-04 2014-09-24 富士通セミコンダクター株式会社 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
US9966533B2 (en) 2012-03-02 2018-05-08 Iowa State University Research Foundation, Inc. Organic photovoltaic device with ferroelectric dipole and method of making same
US9865996B2 (en) * 2012-12-28 2018-01-09 Daikin Industries, Ltd. Polarized resin film and process for producing same
CN103113602A (zh) 2013-01-21 2013-05-22 陕西科技大学 一种制备高取向γ相聚偏氟乙烯PVDF薄膜的方法
JP6120594B2 (ja) * 2013-02-08 2017-04-26 ユニチカ株式会社 ポリ尿素強誘電体薄膜及びその製造方法
EP2779261B1 (en) * 2013-03-15 2016-11-30 Acreo Swedish ICT AB Ferroelectric field-effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635891B2 (zh) * 1980-03-12 1988-02-05 Mitsubishi Yuka Kk
US20090263671A1 (en) * 2008-04-21 2009-10-22 Kui Yao Ferroelectric Poly (Vinylidene Fluoride) Film on a Substrate and Method for its Formation
CN102349170A (zh) * 2009-03-13 2012-02-08 三井化学株式会社 高分子压电材料及其制造方法以及压电元件
KR20120060429A (ko) * 2010-12-02 2012-06-12 연세대학교 산학협력단 ＰＶＤＦ의 γ 결정화 방법, 상기 방법을 적용한 커패시터 및 전계효과트랜지스터의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224025A (zh) * 2018-03-01 2019-09-10 南京理工大学 基于黑磷二维半导体的柔性铁电光伏场效应管的制备方法
CN110458036A (zh) * 2019-07-17 2019-11-15 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置

Also Published As

Publication number Publication date
JP2017535065A (ja) 2017-11-24
KR101810545B1 (ko) 2017-12-19
EP3192099A4 (en) 2018-01-03
US20160225775A1 (en) 2016-08-04
US9543322B2 (en) 2017-01-10
KR20170041919A (ko) 2017-04-17
WO2016039831A1 (en) 2016-03-17
JP6366824B2 (ja) 2018-08-01
EP3192099B1 (en) 2019-12-11
CN106575622B (zh) 2018-12-04
EP3192099A1 (en) 2017-07-19

Similar Documents

Publication Publication Date Title
CN106575622B (zh) 使用两步温度处理来制造薄膜铁电装置的方法
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
CN106575575B (zh) 使用脉冲电磁辐射来处理薄膜有机铁电材料
JP6273384B2 (ja) マルチレベル動作を有する不揮発性強誘電体メモリセル
EP3192108B1 (en) Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films
Ducharme et al. Ferroelectric polymer Langmuir-Blodgett films for nonvolatile memory applications
TWI586008B (zh) 鐵電裝置，互連器及其製法
US20090026513A1 (en) Method for forming ferroelectric thin films, the use of the method and a memory with a ferroelectric oligomer memory material
KR20150129801A (ko) 개선된 피로 및 항복 특성을 동반하는 강유전성 축전기
JP2007142014A (ja) 強誘電体記憶素子及び強誘電体記憶装置
Hau Fabrication of Organic Ferroelectric Memory by Friction-Transfer Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181204

Termination date: 20210604