JP2017535065A - 二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法 - Google Patents

二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法 Download PDF

Info

Publication number
JP2017535065A
JP2017535065A JP2017513515A JP2017513515A JP2017535065A JP 2017535065 A JP2017535065 A JP 2017535065A JP 2017513515 A JP2017513515 A JP 2017513515A JP 2017513515 A JP2017513515 A JP 2017513515A JP 2017535065 A JP2017535065 A JP 2017535065A
Authority
JP
Japan
Prior art keywords
ferroelectric
temperature
organic polymeric
precursor material
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017513515A
Other languages
English (en)
Other versions
JP6366824B2 (ja
Inventor
パク，ジ，ホオン
アルシャリーフ，フサム，エヌ
オデー，イハブ，エヌ
カン，モード，エイ
Original Assignee
サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ
サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ, サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ filed Critical サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ
Publication of JP2017535065A publication Critical patent/JP2017535065A/ja
Application granted granted Critical
Publication of JP6366824B2 publication Critical patent/JP6366824B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D127/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers
    • C09D127/02—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment
    • C09D127/12—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen; Coating compositions based on derivatives of such polymers not modified by chemical after-treatment containing fluorine atoms
    • C09D127/16—Homopolymers or copolymers of vinylidene fluoride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15—Thermoelectric active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/098—Forming organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/857—Macromolecular compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明は、強誘電体デバイスの製造方法に関する。当該方法には、有機ポリマー性強誘電体層を二つの導電性材料の間に配置してスタックを形成するステップが含まれる。当該スタックは、二段階熱処理プロセスを施され得る。第一熱処理段階は、当該有機ポリマー性強誘電体前駆体を、強誘電体ヒステリシス特性を有する強誘電体材料へと転化させ、第二熱処理段階は、当該強誘電体材料を高密度化し、それにより強誘電体デバイスが得られる。薄膜強誘電体デバイスは、薄膜強誘電体キャパシタ、薄膜強誘電体トランジスタ、または薄膜強誘電体ダイオードを含み得る。

Description

Ａ．発明の分野
本発明は、概して、制御された二段階熱アニール処理プロセスにより、強誘電体フィルム膜（例えば、ポリ（フッ化ビニリデン）（ＰＶＤＦ）ベースのフィルム）およびメモリデバイスを製造する方法に関する。
Ｂ．関連分野の説明
メモリシステムは、データ、プログラムコード、および／または他の情報を多くの電気製品、例えば、パーソナルコンピュータシステム、組み込み式のプロセッサベースのシステム、ビデオ画像処理回路、携帯電話など、に保存するために使用される。電子デバイスのメモリセルにとって重要な特性は、低コスト、不揮発性、高密度、ライタビリティ、低電力、および高速性である。従来のメモリソリューションとしては、読み出し専用メモリ（ＲＯＭ）、プログラマブル読み出し専用メモリ（ＰＲＯＭ）、電気的プログラマブルメモリ（ＥＰＲＯＭ）、電気的消去可能なプログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、およびスタティックランダムアクセスメモリ（ＳＲＡＭ）が挙げられる。
（関連出願の相互参照）
本出願は、２０１４年９月９日に「ＭＥＴＨＯＤＳ ＦＯＲ ＰＲＯＤＵＣＩＮＧ Ａ ＴＨＩＮ ＦＩＬＭ ＦＥＲＲＯＥＬＥＣＴＲＩＣ ＤＥＶＩＣＥ ＵＳＩＮＧ Ａ ＴＷＯ−ＳＴＥＰ ＴＥＭＰＥＲＡＴＵＲＥ ＰＲＯＣＥＳＳ」の名称で出願された米国特許仮出願第６２／０４７，７８７号に対する利益を主張するものである。なお、参照された当該特許出願の内容全体は、参照により本出願に組み入れられる。
より最近では、強磁性体ＲＡＭ（ＦＲＡＭ、登録商標）が試みられている。ＦＲＡＭ（登録商標）は、不揮発性メモリセルを生成するために、強誘電体キャパシタ、薄膜トランジスタ、またはダイオードの強磁性体領域またはフィルムを用いている。そのような電子デバイスは、強誘電体ポリマー層によって離間された二つの平行な導電性プレートを用いて製作される。当該強誘電体ポリマー層は、反対の電界によって繰り返し逆転させることができる永久的電気分極を有する絶縁性フィルムの層である。その結果、当該強誘電体キャパシタ、薄膜トランジスタ、またはダイオードは、二つの可能な不揮発性状態を有し、この二つの不揮発性状態は、電力を用いずに維持することができ、デジタルメモリにおける二つの二値論理レベルに対応する。さらに、強誘電体キャパシタ、トランジスタ、またはダイオードはさらに、エネルギー貯蔵機能も提供する。当該プレート間に電圧が印加されると、強誘電体材料における電界が電荷を移動させ、それによってエネルギーを貯蔵する。貯蔵されるエネルギーの量は、絶縁性材料の比誘電率および当該フィルムの寸法（総面積および厚さ）に依存する。
典型的には、その大きな分極値ならびに電気特性および材料特性により、強誘電体材料としてポリ（フッ化ビニリデン）（ＰＶＤＦ）タイプのポリマーまたはコポリマー（例えば、ＰＶＤＦとトリフルオロエチレン（ＴｒＦｅ）のコポリマー（ＰＶＤＦ−ＴｒＦｅ））が使用される。ＰＶＤＦタイプのポリマーは、フィルムの形態および様々な形状において製造することができ、高い耐薬品性と、機械的エネルギーを電気エネルギーに変換する際の高い効率とを有するため、電子デバイスにとって魅力的である。ＰＶＤＦは、５つの異なる多形体（相とも呼ばれる）であるアルファ（α）、ベータ（β）、ガンマ（γ）、デルタ（δ）、およびイプシロン（ε）を有し、当該多形体のうちで最も一般的なものは、アルファ（α）多形体である。アルファ多形体は、強誘電体特性をほとんどまたは全く示さないが、その一方で、残りの相は、より強い強誘電体特性を示し、ベータ多形体が最も好ましい。
様々な技術を用いて、アルファ多形体をより望ましい多形体へと転化させる多くの試みが為されてきた。しかしながら、現在利用可能なプロセスは、依然として二つの問題を抱えている。一つは、溶液プロセス（例えば、スピンコーティング）を用いたＰＶＤＦの被着およびアニール処理の後、結果として得られるＰＶＤＦフィルムは、多くの場合、望ましい（β）相ではなく、常誘電性の（α）相を示す。二つ目は、アニール処理の後も、決まってナノサイズの亀裂がＰＶＤＦフィルムに発生し、これが、電圧印加下でのフィルムの安定な動作に有害である。
例えば、ＫａｎｇのＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ２００８， Ｖｏｌ． ９２， ｐｐ． ０１２９２１−３（非特許文献１）には、１５０℃での一段階急速アニール処理プロセスについて記載されている。しかしながら、結果として得られるフィルムは、（α）および（β）ＰＶＤＦ結晶の微細パターンを示しており、決して望ましいとは言えない転移プロセスが確認された。
中国特許出願公開第１０３１１３６０２号（特許文献１）および米国特許第６，５１４，８３５号（特許文献２）ではそれぞれ、アニール処理プロセスの間にＰＶＤＦ材料に圧力または応力を加えることによって、常誘電性（α）相／（β）相転移を取り扱うことを試みているが、それによって、フィルム形成プロセスが複雑になっている。
それに対して、米国特許第８，１２０，０８２号（特許文献３）では、加熱および冷却によって相転移問題を解決することを試みている。特に、当該ＰＶＤＦ材料を第一温度に加熱し、続いて連続的に所定の温度まで冷却することにより、強誘電体フィルムの（β）相を実現し、次いで、続いて急速に冷却することにより（６０℃から７０℃）、当該フィルムを（β）相に固定させている。しかしながら、結果として得られるフィルムにおけるナノサイズの亀裂形成に関連する問題を解決する試みは全く為されていない。
中国特許出願公開第１０３１１３６０２号 米国特許第６，５１４，８３５号 米国特許第８，１２０，０８２号
Ｋａｎｇ, Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ２００８， Ｖｏｌ． ９２， ｐｐ． ０１２９２１−３
メモリデバイスに使用される強誘電体フィルムの乏しい耐久性に関連する問題に対する解決策は特定されている。当該解決策は、結果として得られる材料における界面の空隙または亀裂を減少または除去しつつ、強誘電体前駆体材料（例えば、（α）相ＰＶＤＦ）が、強誘電体ヒステリシス特性を有する材料（例えば、（γ）相ＰＶＤＦまたは（β）相ＰＶＤＦ）へ転移することを可能にするような、当該前駆体材料の制御された熱アニール処理プロセスの使用に存する。当該プロセスは、第一段階を含み、これは、好ましくは上部導電性材料（例えば、電極）の被着後に実施され、ならびに強誘電体ヒステリシス特性を有する材料への当該前駆体材料の相転移を達成するのに十分な期間において、有機ポリマー性強誘電体前駆体材料をその融点より高い温度に加熱するステップを含む（ＰＶＤＦベースのフィルムの場合、例えば、１６７℃から２００℃で１分から６０分）。当該第一段階の後に第二段階が続き、当該第二段階は、当該材料の高密度化を達成するのに十分な期間において当該材料をその融点より低い温度に冷却するステップを含み、これは、当該製造された材料内における界面空隙を減少または除去する（例えば、１００℃から１６７℃未満で１０分から７０分）。理論に束縛されることを望むわけではないが、第一アニール処理段階は、強誘電体ヒステリシス特性（例えば、ＰＶＤＦγモルホロジー）を有する材料への前駆体材料の十分な転移を可能にし、その一方で、第二段階は、強誘電体ヒステリシス特性を維持しつつ、当該材料の表面の界面空隙または亀裂を除去または減少するための当該材料の高密度化を可能にすると考えられる。とりわけ、この熱アニール処理プロセスは、電子デバイスが構築された後であって強誘電体材料の相転移の前に実施することができる（例えば、第一導電層、強誘電体前駆体層、および第二導電層のスタックであって当該前駆体層が導電層の間に配置されているスタックに、本発明のプロセスを施すことができる）。さらに、強誘電体材料の追加の機械的引き伸ばしも、急速冷却などの追加の温度段階も必要なく、したがって、強誘電体電子デバイス（例えば、キャパシタ、トランジスタ、ダイオード、圧電素子、焦電素子など）を作製するための簡潔で効率的なプロセスが可能となる。
特定の一態様において、薄膜強誘電体デバイスを製造する方法を開示する。当該方法は、（ａ）有機ポリマー性強誘電体前駆体材料が第一表面とその反対側の第二表面とを有するように、当該前駆体材料を第一導電性材料の上に被着させるステップであって、当該前駆体材料の第一表面が、第一導電性材料に接触する、ステップと；（ｂ）第二導電性材料を当該前駆体材料の第二表面上に被着させてスタックを形成するステップであって、当該前駆体材料が、少なくとも部分的に第一導電性材料と第二導電性材料の間に配置されるステップと；（ｃ）当該スタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｄ）当該スタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含む。いくつかの態様において、当該製造された薄膜強誘電体デバイスは、１Ｈｚの低さにおいて測定可能である分極対電界（Ｐ−Ｅ）ヒステリシスループを示す。本発明のある特定の態様において、ステップ（ｃ）における第一温度は、１６７℃から２００℃または１７５℃から１８５℃であり得、ならびにステップ（ｄ）における第二温度は、１００℃から１６７℃未満または１４５℃から１５５℃であり得る。いくつかの態様において、ステップ（ｃ）および（ｄ）は連続しており、それにより、ステップ（ｃ）におけるスタックが第一温度から第二温度へと冷却される。当該スタックは、（ｉ）１分から６０分、１０分から５０分、または２０分から３０分において第一温度に晒され得て、（ｉｉ）１０分から７０分、２０分から６０分、または３０分から５０分において第二温度に晒され得る。一態様において、当該前駆体材料は、ステップ（ｃ）の前に、５５分を超えない熱処理、好ましくは３０分を超えない熱処理、より好ましくは５分を超えない熱処理を施され、最も好ましくは、それ以前いかなる熱処理も施されていない。当該ポリマー性強誘電体前駆体材料は、ステップ（ｃ）を実施する前に溶媒に溶解させることができ、当該溶媒は、強誘電体ヒステリシス特性を有するポリマー性強誘電体材料を作製するためにステップ（ｃ）において実質的に除去される。いくつかの態様において、ステップ（ｃ）において前駆体材料中に結晶相が形成され、それにより、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料が形成される。別の方法において、当該前駆体材料は、ステップ（ｃ）を実施する前に結晶形態または半結晶形態ではなく、強誘電体ヒステリシス特性を有する当該ポリマー性強誘電体材料は、ステップ（ｃ）を実施した後、結晶形態または半結晶形態である。ステップ（ｃ）において得られた当該強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料に界面亀裂が存在する場合、当該亀裂は、ステップ（ｄ）において実質的に除去することができ、それにより、当該強誘電体材料におけるリーク電流を、ステップ（ｃ）において得られる強誘電体材料と比較して減少させることができる。本発明のいくつかの態様において、ステップ（ａ）および（ｂ）における前駆体材料は、強誘電体ヒステリシス特性を示さない。ステップ（ａ）における有機ポリマー性強誘電体前駆体材料は、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、フレキソ印刷、グラビア印刷、オフセット、ロータリースクリーン、フラットスクリーン、インクジェット、レーザーアブレーション、またはそれらの任意の組み合わせによって、第一導電性材料上に被着させることができる。当該前駆体材料は、ステップ（ａ）において、１μｍ未満の厚さを有するフィルムとして被着することができ、結果として得られる、ステップ（ｄ）における有機ポリマー性強誘電体材料は、１μｍ未満の厚さを有するフィルムの形態である。本発明のいくつかの態様において、第一または第二導電性材料あるはその両方は、それぞれ個別に、金属、金属酸化物、または金属合金などの導電体を含み得る。当該金属は、白金、金、アルミニウム、銀、ケイ素、または銅、それらの金属酸化物、またはそれらの任意の組み合わせもしくは合金を含み得る。別の態様において、当該第二導電性材料は、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、または押出コーティングによって、ステップ（ｂ）において前駆体材料上に被着させることができる。本発明の一態様において、当該第一および第二導電性材料は、ステップ（ａ）から（ｄ）の間に、引張応力を受けない。本発明の別の態様において、ステップ（ａ）のポリマー性強誘電体前駆体材料において、硬化剤は全く使用されないかまたは含まれない。他の態様において、当該金属は、他の既知の薄膜製造プロセスによって被着させることもできる。強誘電体ヒステリシス特性を有する当該有機ポリマー性強誘電体材料において、架橋は実質的に生じない。
本発明のいくつかの態様において、ステップ（ａ）および（ｄ）は、ロールツーロールプロセスにおいて実施することができる。ロールツーロール法は、（ｉ）ロールから巻きを解かれた基材を得るステップと；（ｉｉ）当該基材の表面の少なくとも一部の上に第一導電性材料を被着させるステップと；（ｉｉｉ）当該第一導電性材料の表面の少なくとも一部の上に前駆体材料を被着させるステップであって、強誘電体前駆体材料が、第一表面と、その反対側の、第一導電性材料に接触する第二表面とを有する、ステップと；（ｉｖ）当該前駆体材料の当該反対側の表面の少なくとも一部の上に第二導電性材料を被着させてスタックを形成するステップと；（ｖ）当該スタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｖｉ）当該加熱されたスタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含み得る。一態様において、ステップ（ｉｉ）および（ｖｉ）は、１００ｍ２／ｓ以下の速度において実施される。
本発明の別の態様において、薄膜強誘電体デバイスを製造する方法は、（ａ）第一導電性材料と、第二導電性材料と、少なくとも部分的に当該第一導電性材料と第二導電性材料との間における有機ポリマー性強誘電体前駆体材料とを含むスタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｂ）当該スタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体キャパシタまたは薄膜トランジスタを得るステップと、を含む。
本発明の他の態様において、本明細書中で説明される方法を用いて、薄い強誘電体デバイスが製造される。当該強誘電体デバイスは、第一導電性材料および第二導電性材料を含み得る。当該強誘電体デバイスの少なくとも一部は、第一導電性材料の少なくとも一部と、第二導電性材料の少なくとも一部との間にある。いくつかの態様において、当該強誘電体デバイスは、柔軟な基材および柔軟でない基材、例えば、シリコン、プラスチック、または紙など、の上に位置することができる。当該薄膜強誘電体デバイスは、薄膜キャパシタ、薄膜トランジスタ、または薄膜ダイオードであり得る。
いくつかの態様において、当該ポリマー性強誘電体前駆体材料は、強誘電体ポリマーを含み得る。本発明のいくつかの態様において、当該前駆体材料は、強誘電体ポリマーおよび無機材料を含む。当該強誘電体ポリマーは、ＰＶＤＦベースのポリマーまたはＰＶＤＦベースのポリマーを含むもののブレンドであり得る。当該ＰＶＤＦベースのポリマーは、ホモポリマー、コポリマー、またはターポリマー、あるいはそれらのブレンドであり得る。本発明のいくつかの態様において、当該ＰＶＤＦは、１８０ｋｇ／ｍｏｌから５３４ｋｇ／ｍｏｌまで変わる分子量を有し得る。本発明のいくつかの態様において、当該ポリマー性強誘電体前駆体材料は、ポリウンデカノアミド（ナイロン−１１）ベースのポリマーまたはそれらのブレンドを含み得る。当該ＰＶＤＦベースのポリマーは、非ＰＶＤＦポリマー、例えば、ポリ（フェニレンオキシド）（ＰＰＯ）、ポリスチレン（ＰＳ）、またはポリ（メチルメタクリレート）（ＰＭＭＡ）、あるいはそれらのブレンドなど、とブレンドされ得る。ＰＶＤＦベースのポリマーとしては、ＰＶＤＦ、ポリ（フッ化ビニリデン−テトラフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ）、もしくはポリ（ビニリデンフルオリド−ｃｏ−ヘキサフルオロプロペン）（ＰＶＤＦ−ＨＦＰ）、ポリ（フッ化ビニリデン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−クロロフルオロエチレン）（ＰＶＤＦ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＣＤＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−ヘキサフルオロプロピレン）（ＰＶＤＦ−ＴｒＦＥ−ＨＦＰ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＤＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏクロロフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−ヘキサフルオロプロピレン）（ＰＶＤＦ−ＴＦＥ−ＨＦＰ）、およびポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＤＦＥ）、またはそれらのポリマー性ブレンド、より好ましくは、ＰＶＤＦ、ＰＶＤＦ−ＴｒＦＥ、またはＰＶＤＦ−ＴｒＦＥ−ＣｔＦＥが挙げられる。いくつかの態様において、強誘電体ヒステリシス特性を有する当該強誘電体層は、無機層、例えば、ＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）、ＢａＴｉＯ３、または組み合わせであり得る。特定の態様において、強誘電体ヒステリシス特性を有する当該強誘電体層は、５ｎｍから１０００ｎｍの厚さを有する。
本発明の別の態様において、本発明の強誘電体デバイスは、電子デバイス、プリント回路基板、または集積回路において使用することができる。例えば、本発明の強誘電体デバイスは、電子デバイス、プリント回路基板、または集積回路の通信回路、センシング回路、または制御回路の少なくとも一部に含めることができる。当該回路は、圧電センサー、圧電トランスデューサ、圧電アクチュエータ、焦電センサー、焦電トランスデューサ、または焦電アクチュエータであり得る。さらに、本発明の強誘電体材料もしくは強誘電体デバイスを含む電子デバイスも想到される。
本発明のさらなる実施形態において、本発明の強誘電体デバイスによって電源供給から回路をデカップリングする方法を開示する。当該方法は、強誘電体デバイスを電源電圧線と接地電圧線との間に配設するステップであって、当該強誘電体デバイスが電源電圧線および接地電圧線にカップリングされ、ならびに電源電圧および接地電圧によって生じる電力ノイズの減少が達成される、ステップを含み得る。
さらに、本発明の強誘電体デバイスを含むエネルギー貯蔵回路を作動させるための方法も開示し、これは、一次電源からの電力が利用できない場合に消費デバイスに電力を供給する。当該方法は、（１）当該強誘電体デバイスのための目標エネルギーレベルを定義するステップであって、当該目標エネルギーレベルが、当該強誘電体材料中での第二ポリマーにおける選択された材料重量百分率に基づく、ステップと；（２）当該デバイスを充電するステップと；（３）充電の間に当該強誘電体デバイスに貯蔵されたエネルギーの第一量を測定するステップと；（４）当該強誘電体デバイスに貯蔵されたエネルギーの第一量が目標のエネルギーレベルに達した場合、当該デバイスの充電を停止するステップと；（５）一次電源からの電力が利用できなくなった場合などに、消費デバイスへと当該デバイスを放電させるステップと、を含み得る。
本発明の別の態様において、本発明の強誘電体デバイスを使用して圧電センサー、圧電トランスデューサ、または圧電アクチュエータを作動させる方法を開示する。本発明のいくつかの態様において、本発明の強誘電体デバイスを使用して焦電センサー、焦電トランスデューサ、または焦電アクチュエータを作動させる方法を開示する。焦電センサーの例としては、受動型赤外線検出器、赤外線撮像アレイ、指紋センサーが挙げられる。
本発明に関連して、実施形態１から４８も開示する。実施形態１は、薄膜強誘電体デバイスを製造する方法である。当該方法は、（ａ）有機ポリマー性強誘電体前駆体材料が第一表面とその反対側の第二表面とを有するように、当該前駆体材料を第一導電性材料の上に被着させるステップであって、当該前駆体材料の第一表面が、第一導電性材料に接触する、ステップと；（ｂ）第二導電性材料を当該前駆体材料の第二表面上に被着させてスタックを形成するステップであって、当該前駆体材料が、少なくとも部分的に第一導電性材料と第二導電性材料の間に配置されるステップと；（ｃ）当該スタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｄ）当該スタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含む。実施形態２は、薄膜強誘電体デバイスを得るステップが、強誘電体キャパシタ、トランジスタ、ダイオード、圧電デバイス、焦電デバイス、またはそれらの任意の組み合わせを製造するステップを含む、実施形態１に記載の方法である。実施形態３は、ステップ（ｃ）における第一温度が、１６７℃から２００℃であり、ステップ（ｄ）における第二温度が、１００℃から１６７℃未満である、実施形態１〜２のいずれか一つに記載の方法である。実施形態４は、ステップ（ｃ）における第一温度が、１７５℃から１８５℃であり、ステップ（ｄ）における第二温度が、１４５℃から１５５℃未満である、実施形態３に記載の方法である。実施形態５は、ステップ（ｃ）および（ｄ）が連続しており、それにより、ステップ（ｃ）におけるスタックが上記第一温度から上記第二温度へと冷却される、実施形態１〜４のいずれか一つに記載の方法である。実施形態６は、上記スタックが、（ｉ）１分から６０分において上記第一温度に晒され、ならびに（ｉｉ）１０分から７０分において上記第二温度に晒される、実施形態１〜５のいずれか一つに記載の方法である。実施形態７は、ステップ（ａ）における有機ポリマー性強誘電体前駆体材料が、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、フレキソ印刷、グラビア印刷、オフセット、ロータリースクリーン、フラットスクリーン、インクジェット、レーザーアブレーション、またはそれらの任意の組み合わせによって、第一導電性材料上に被着される、実施形態１〜６のいずれか一つに記載の方法である。実施形態８は、上記第二導電性材料が、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、またはそれらの任意の組み合わせによって、ステップ（ｂ）において前駆体材料上に被着される、実施形態１〜７のいずれか一つに記載の方法である。実施形態９は、上記前駆体材料が、ステップ（ａ）において１μｍ未満の厚さを有するフィルムとして被着され、結果として得られるステップ（ｄ）の有機ポリマー性強誘電体材料が、１μｍ未満の厚さを有するフィルムの形態である、実施形態１〜８のいずれか一つに記載の方法である。実施形態１０は、上記前駆体材料が、ステップ（ｃ）の前に、５５分を超えて、好ましくは３０分を超えて、より好ましくは５分を超えて熱処理を施されておらず、最も好ましくは、それ以前にいかなる熱処理も施されていない、実施形態１〜９のいずれか一つに記載の方法である。実施形態１１は、上記第一および第二導電性材料が、ステップ（ａ）から（ｄ）の間に引張応力を受けない、実施形態１〜１０のいずれか一つに記載の方法である。実施形態１２は、ステップ（ａ）および（ｂ）における前駆体材料が、強誘電体ヒステリシス特性を示さない、実施形態１〜１１のいずれか一つに記載の方法である。実施形態１３は、結晶相がステップ（ｃ）において上記前駆体材料中に形成され、それにより、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料が形成される、実施形態１〜１２のいずれか一つに記載の方法である。実施形態１４は、ステップ（ｃ）において得られた強誘電体ヒステリシス特性を有する上記有機ポリマー性強誘電体材料に存在する界面亀裂が、ステップ（ｄ）において実質的に除去され、それにより、当該強誘電体材料におけるリーク電流が、ステップ（ｃ）において得られた上記強誘電体材料と比較して減少する、実施形態１〜１３のいずれか一つに記載の方法である。実施形態１５は、上記製造された薄膜強誘電体デバイスが、１Ｈｚの低さにおいて測定可能である分極対電界（Ｐ−Ｅ）ヒステリシスループを示す、実施形態１〜１４のいずれか一つに記載の方法である。実施形態１６は、上記前駆体材料が、ステップ（ｃ）を実施する前には結晶形態または半結晶形態ではなく、強誘電体ヒステリシス特性を有する上記ポリマー性強誘電体材料が、ステップ（ｃ）を実施した後に、結晶形態または半結晶形態である、実施形態１〜１５のいずれか一つに記載の方法である。実施形態１７は、上記ポリマー性強誘電体前駆体材料が、ステップ（ｃ）を実施する前に溶媒に溶解され、当該溶媒が、強誘電体ヒステリシス特性を有する当該ポリマー性強誘電体材料を作製するためにステップ（ｃ）において実質的に除去される、実施形態１〜１６のいずれか一つに記載の方法である。実施形態１８は、ステップ（ａ）における上記ポリマー性強誘電体前駆体材料が強誘電体ポリマーを含む、実施形態１〜１７のいずれか一つに記載の方法である。実施形態１９は、上記強誘電体ポリマーが、ポリフッ化ビニリデン（ＰＶＤＦ）ベースのポリマーまたはＰＶＤＦベースのポリマーを含むブレンドである、実施形態１８に記載の方法である。実施形態２０は、上記ＰＶＤＦベースのポリマーが、ホモポリマー、コポリマー、またはターポリマー、あるいはそれらのブレンドである、実施形態１９に記載の方法である。実施形態２１は、上記ＰＶＤＦが、１８０ｋｇ／ｍｏｌから５３４ｋｇ／ｍｏｌまで変わる分子量を有し得る、実施形態１９に記載の方法である。実施形態２２は、上記ＰＶＤＦベースのポリマーが非ＰＶＤＦベースのポリマーとブレンドされる、実施形態１９〜２０のいずれか一つに記載の方法である。実施形態２３は、上記非ＰＶＤＦポリマーが、ポリ（フェニレンオキシド）（ＰＰＯ）、ポリスチレン（ＰＳ）、またはポリ（メチルメタクリレート）（ＰＭＭＡ）、あるいはそれらのブレンドである、実施形態２２に記載の方法である。実施形態２４は、上記ＰＶＤＦベースのポリマーが、ＰＶＤＦ、ポリ（フッ化ビニリデン−テトラフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ）、もしくはポリ（ビニリデンフルオリド−ｃｏ−ヘキサフルオロプロペン）（ＰＶＤＦ−ＨＦＰ）、ポリ（フッ化ビニリデン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−クロロフルオロエチレン）（ＰＶＤＦ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＣＤＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−ヘキサフルオロプロピレン）（ＰＶＤＦ−ＴｒＦＥ−ＨＦＰ）、ポリ（フッ化ビニリデン−ｃｏ−トリフルオロエチレン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＤＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−クロロフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−クロロトリフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＴＦＥ）、ポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−ヘキサフルオロプロピレン）（ＰＶＤＦ−ＴＦＥ−ＨＦＰ）、およびポリ（フッ化ビニリデン−ｃｏ−テトラフルオロエチレン−ｃｏ−クロロジフルオロエチレン）（ＰＶＤＦ−ＴＦＥ−ＣＤＦＥ）、またはそれらのポリマー性ブレンドである、実施形態１９〜２３のいずれか一つに記載の方法である。実施形態２５は、ステップ（ａ）から（ｄ）がロールツーロールプロセスにおいて実施される、実施形態１〜２４のいずれか一つに記載の方法である。実施形態２６は、さらに、（ｉ）ロールから巻きを解かれた基材を得るステップと；（ｉｉ）当該基材の表面の少なくとも一部の上に第一導電性材料を被着させるステップと；（ｉｉｉ）当該第一導電性材料の表面の少なくとも一部の上に前駆体材料を被着させるステップであって、強誘電体前駆体材料が、第一表面と、その反対側の、第一導電性材料に接触する第二表面とを有する、ステップと；（ｉｖ）当該前駆体材料の当該反対側の表面の少なくとも一部の上に第二導電性材料を被着させてスタックを形成するステップと；（ｖ）当該スタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｖｉ）当該スタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含む、実施形態２５に記載の方法である。実施形態２７は、ステップ（ｉｉ）および（ｖｉ）が、１００ｍ２／ｓ以下の速度において実施される、実施形態２５に記載の方法である。実施形態２８は、ステップ（ａ）における上記ポリマー性強誘電体前駆体材料に、硬化剤が全く使用されないかまたは含まれない、実施形態１〜２６のいずれか一つに記載の方法である。実施形態２９は、強誘電体ヒステリシス特性を有する当該有機ポリマー性強誘電体材料において、架橋が実質的に生じない、実施形態１〜２７のいずれか一つに記載の方法である。実施形態３０は、上記前駆体材料が、強誘電体ポリマーおよび無機材料を含む、実施形態１〜２８のいずれか一つに記載の方法である。実施形態３１は、上記第一または第二導電性材料、あるいはその両方が、それぞれ個別に金属を含む、実施形態１〜２９のいずれか一つに記載の方法である。実施形態３２は、上記金属が、白金、金、アルミニウム、銀、ケイ素、または銅、それらの金属酸化物、あるいはそれらの任意の組み合わせまたは合金である、実施形態３１に記載の方法である。
実施形態３３は、薄膜強誘電体デバイスを製造する方法である。当該方法は、（ａ）第一導電性材料と、第二導電性材料と、少なくとも部分的に当該第一および第二導電性材料の間における有機ポリマー性強誘電体前駆体材料とを含むスタックを、当該前駆体材料の溶融温度より高い第一温度に晒すことにより、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと；（ｂ）当該スタックを、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって、当該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含む。
実施形態３４は、上記強誘電体デバイスが、第一導電性材料および第二導電性材料を含み、上記強誘電体材料の少なくとも一部が、当該第一導電性材料の少なくとも一部と当該第二導電性材料の少なくとも一部との間にある、実施形態１〜３２に記載の方法のいずれか一つによって製造された強誘電体デバイスである。実施形態３５は、上記強誘電体デバイスが基材上に構成される、実施形態３４に記載の強誘電体デバイスである。実施形態３６は、上記基材が、シリコン、プラスチック、または紙を含む、実施形態３５に記載の強誘電体デバイスである。
実施形態３７は、実施形態１〜３３のいずれか一つに記載の方法によって製造された強誘電体材料または実施形態３４〜３６のいずれか一つに記載の強誘電体デバイスを含む、プリント回路基板である。
実施形態３８は、上記強誘電体デバイスが、通信回路、センシング回路、または制御回路の少なくとも一部に構成される、実施形態３７に記載のプリント回路基板である。
実施形態３９は、実施形態３４〜３６のいずれか一つに記載の強誘電体デバイスを含む集積回路である。実施形態４０は、上記強誘電体デバイスが、通信回路、センシング回路、または制御回路の少なくとも一部に構成される、実施形態３９に記載の集積回路である。
実施形態４１は、実施形態３４〜３６のいずれか一つに記載の強誘電体デバイスを含む電子デバイスである。
実施形態４２は、実施形態３４〜３６のいずれか一つに記載の薄膜強誘電体デバイスを含む不揮発性メモリセルに対してデータの読み込みおよび復元を行う方法である。当該方法は、（ｉ）上記強誘電体デバイスに電圧を印加するステップと；（ｉｉ）所定の量まで当該電圧を増加させるステップと；（ｉｉｉ）当該電圧を増加させた結果として生じた電荷信号を検出するステップであって、少なくともある特定の最小振幅を有する電荷信号が、第一二値論理レベルを表す、以前に設定された分極状態での変化を示す、ステップと；（ｉｖ）分極状態が変わった場合に、当該強誘電体デバイスに印加される電圧の極性を変えることによって、当該強誘電体デバイスにおける当該以前に設定された分極状態を復元するステップと、を含む。
実施形態４３は、実施形態３４〜３６のいずれか一つに記載の強誘電体デバイスを含む不揮発性メモリセルに書き込みを行う方法である。当該方法は、（ｉ）上記強誘電体デバイスに電圧を印加するステップと；（ｉｉ）所定の量まで当該電圧を増加させるステップと；（ｉｉｉ）当該電圧を増加させた結果として生じた電荷信号を検出するステップであって、少なくともある特定の最小振幅を有する電荷信号が、第二二値論理レベルを表す第二分極状態の変化を示す、ステップと；（ｉｖ）当該メモリセルが当該第二二値論理レベルを表す場合に、当該第二分極状態を維持するステップと；（ｖ）メモリセルが第一二値論理レベルを表す場合に、当該強誘電体デバイスに印加する電圧の極性を変えることによって、第一二値論理レベルを表す第一分極状態を復元するステップと、を含む。
実施携帯４４は、実施形態３４〜３６に記載の強誘電体デバイスのいずれか一つによって、電力供給から回路をデカップリングする方法である。当該方法は、当該強誘電体デバイスを電源電圧線と接地電圧線との間に配設するステップであって、当該強誘電体デバイスが、電源電圧線および接地電圧線にカップリングされ、ならびに電源電圧および接地電圧によって生じる電力ノイズの減少が達成される、ステップを含む。
実施形態４５は、一次電源からの電力が利用できない場合に消費デバイスに電力を供給する、実施形態３４〜３６に記載の強誘電体デバイスのいずれか一つを含むエネルギー貯蔵回路を作動させる方法である。当該方法は、（ｉ）強誘電体デバイスに対する目標エネルギーレベルを定義するステップと；（ｉｉ）当該強誘電体デバイスを充電するステップと；（ｉｉｉ）充電の間に当該強誘電体デバイスに貯蔵されたエネルギーの第一量を測定するステップと；（ｉｖ）当該デバイスまたは薄膜トランジスタに貯蔵されたエネルギーの第一量が目標のエネルギーレベルに達した場合、当該強誘電体デバイスの充電を停止するステップと；（ｖ）一次電源からの電力が利用できない場合に、消費デバイスへと当該強誘電体デバイスを放電させるステップと、を含む。
実施形態４６は、実施形態３４〜３６に記載の強誘電体デバイスのいずれか一つを使用して、圧電センサー、圧電トランスデューサ、および圧電アクチュエータを作動させる方法である。
実施形態４７は、実施形態３４〜３６に記載の強誘電体デバイスのいずれか一つを使用して、焦電センサー、焦電トランスデューサ、および焦電アクチュエータを作動させる方法である。実施形態４８は、上記焦電センサーが、受動型赤外線検出器、赤外線撮像アレイ、指紋センサーを含む、実施形態４７に記載の方法である。
用語「電極」は、本発明に関連して使用される場合、ある構成要素に電気接触点を提供するために当該構成要素にカップリングされた導電性材料を意味する。例えば、ある特定の実施形態において、デバイスは、絶縁体材料、例えば強誘電体層など、の両側に二つの電極を有し得る。
用語「下側」または「下部」電極は、本発明との関連において使用される場合、支持基材に最も近い構成要素の側に配置された電極を意味する。
用語「上側」または「上部」電極は、本発明との関連において使用される場合、支持基材から最も遠い構成要素の側に配置された電極を意味する。「下部電極」および「上部電極」は、ここで定義されて本開示中において説明されるが、当該用語は、デバイスが支持基材から分離している場合などにおいて相互交換可能である。
用語「強誘電体前駆体材料」は、ゼロ印加電界において残留電界分極を維持するなど、強誘電体ヒステリシス特性を示す可能性を有する有機および無機の両方の全ての材料を包含する。一例として、（α）相ＰＶＤＦは、（α）相から（β）相、（γ）相、または（δ）相への相転移によって強誘電体ヒステリシス特性を示す可能性を有する。
語句「低い比誘電率」は、ポリマーについて言及する場合、４以下の相対誘電率を有するポリマーを包含する。
用語「引張強度」は、破壊するまでに材料が耐えることができる応力および／または変形の量を意味する。例えば、導電性材料がそれらが壊れるまで耐えることができる圧力または屈曲の量。
語句「ポリマーブレンド」は、ポリマーブレンドを製造するためのいずれかの既知の技術によって一緒にブレンドされている少なくとも二種のポリマーを含む。そのような技術としては、共通の溶媒を使用する溶液ブレンド法、あるいは、成分がポリマーの融点を超える温度においてブレンドされ、それに続いて、当該得られた混合物が、粒状物へと、または直接シート状へと、または任意の他の好適な形状へと押し出される溶融ブレンド押出が挙げられる。ポリマーを溶融ブレンドするために、一般的に、スクリュー式押出機または粉砕機が使用される。当該ポリマーのブレンドが、本発明の強誘電体材料を製作するプロセスの前またはプロセス中にホモジナイズプロセスを受けるのであれば、当該ブレンドは、単純な粉末ブレンドであってもよいことも理解されるであろう。したがって、例えば、強誘電体材料が、スクリュー供給型射出成形機において少なくとも二種のポリマーから形成される場合、ブレンドは当該射出成型機のスクリュー部分において達成され得るので、スクリューのホッパーへの供給材料は、当該二種のポリマーの単純混合物であってもよい。
用語「ポリマー」は、オリゴマー（例えば、２から１０のモノマー性ユニットまたは２から５のモノマー性ユニットを有するポリマー）およびポリマー（例えば、１０を超えるモノマー性ユニットを有するポリマー）を包含する。
用語「約」または「およそ」は、当業者によって理解されているように、〜に近い、として定義され、非限定的な一実施形態において、当該用語は、１０％以内、好ましくは５％以内、より好ましくは１％以内、最も好ましくは０．５％以内であると定義される。
用語「実質的に」およびその変形は、当業者によって理解されているように、ほとんど指定されているものであるが必ずしも完全にそうであるわけではない、として定義され、非限定的な一実施形態において、実質的には、１０％以内、５％以内、１％以内、または０．５％以内の範囲を意味する。
用語「抑制すること」または「減じること」または「防ぐこと」または「避けること」またはそれらの用語の変形は、本請求項および／または本明細書において使用される場合、所望の結果を達成するための任意の測定可能な減少または完全な抑制を包含する。
用語「効果的な」は、本明細書および／または本請求項において使用される場合、所望の結果、期待される結果、または意図される結果を達成するために適切であることを意味する。
単語「一つの（「ａ」または「ａｎ」）」の使用は、本請求項または本明細書において「含む（「ｃｏｍｐｒｉｓｉｎｇ」）」なる用語と共に使用される場合、「一つ（「ｏｎｅ」）」を意味し得るが、「一つまたは複数（「ｏｎｅ ｏｒ ｍｏｒｅ」）」、「少なくとも一つ（「ａｔ ｌｅａｓｔ ｏｎｅ」）」、および「一つまたはそれ以上（「ｏｎｅ ｏｒ ｍｏｒｅ ｔｈａｎ ｏｎｅ」）」の意味とも一致する。
単語「を含むこと（「ｃｏｍｐｒｉｓｉｎｇ」）」（およびその任意の形態、例えば、「ｃｏｍｐｒｉｓｅ」および「ｃｏｍｐｒｉｓｅｓ」）、「を有すること（「ｈａｖｉｎｇ」）」（およびその任意の形態、例えば、「ｈａｖｅ」および「ｈａｓ」）、「を含むこと（ｉｎｃｌｕｄｉｎｇ）」（およびその任意の形態、例えば、「ｉｎｃｌｕｄｅｓ」および「ｉｎｃｌｕｄｅ」）、あるいは「を含有すること（「ｃｏｎｔａｉｎｉｎｇ」）」（およびその任意の形態、例えば、「ｃｏｎｔａｉｎｓ」および「ｃｏｎｔａｉｎ」）は、包括的またはオープンエンド形式であり、追加の列挙されていない要素または方法ステップを排除しない。
本発明の強誘電体デバイスは、本明細書中において開示される特定の原料成分、構成要素、組成物など「を含む」、「から実質的になる」、または「からなる」ことができる。移行部「から実質的になる」に関して、非限定的な一態様において、当該強誘電体デバイスの基本的で新規の特徴は、当該強誘電体デバイスが、温度サイクルを受けている強誘電体層を有し、当該温度サイクルにより、強誘電体材料が強誘電体ヒステリシス特性を有し、ならびに高密度化され、それにより印加電圧下での安定した作動が促進されることである。
本発明の他の目的、特徴、および利点は、以下の図、詳細な説明、および実施例から明かとなるであろう。しかしながら、当該図、詳細な説明、および実施例は、本発明の特定の実施形態を示しつつも、例示のためだけに与えられているに過ぎず、限定することを意図するのではないことは理解されるべきである。さらに、本発明の趣旨および範囲内での変化および変更は、この詳細な説明から当業者には明かとなるであろうことも想到される。さらなる態様において、特定の態様からの特徴は、他の態様からの特徴と組み合わせることができる。例えば、一態様からの特徴は、いずれかの他の態様からの特徴と組み合わせることができる。
本発明のプロセスおよび機器によって制御することができる強誘電体デバイスの二次元断面図である。 本発明のプロセスおよび機器により、情報を保存するために使用することができる強誘電体デバイスのアレイの斜視図である。 本発明のプロセスおよび機器よって制御することができる様々な強誘電体薄膜トランジスタのための四つの構成の概略図である。 本発明のプロセスおよび機器よって制御することができる様々な強誘電体薄膜トランジスタのための四つの構成の概略図である。 本発明のプロセスおよび機器よって制御することができる様々な強誘電体薄膜トランジスタのための四つの構成の概略図である。 本発明のプロセスおよび機器よって制御することができる様々な強誘電体薄膜トランジスタのための四つの構成の概略図である。 二段階アニール処理プロセスを使用して本発明の強誘電体デバイスを作製するプロセスの概略図である。 二段階アニール処理プロセスの第一段階の後の強誘電体デバイスの斜視図である。 二段階アニール処理プロセスの第二段階の後の本発明の強誘電体デバイスの斜視図である。 本発明の強誘電体デバイスのアニール処理プロセスのための時間対温度のグラフ描写である。 本発明の強誘電体デバイスを使用した半導体ウェハまたは電子デバイスにおける回路の実装の概略図である。 本発明の強誘電体デバイスを有利に用いることができる例示的無線通信システムの実装の概略図である。 本発明の強誘電体デバイスを含む電子回路の概略図である。 本発明の強誘電体デバイスを含むエネルギー貯蔵回路を作動させる方法のフローチャートである。 本発明の強誘電体デバイスを使用した圧電センサー回路の概略図である。 圧電層を備える本発明の強誘電体デバイスの二次元断面表現である。 焦電材料を伴う本発明の強誘電体デバイスの二次元断面表現である。 二段階温度プロセスの前の本発明の強誘電体デバイスにおける、１００Ｈｚでの分極（μＣ／ｃｍ２）対電界（ＭＶ／ｍ）のグラフである。 二段階温度プロセスの後の本発明の強誘電体デバイスにおける、１００Ｈｚでの分極（μＣ／ｃｍ２）対電界（ＭＶ／ｍ）のグラフである。 本発明の二段階温度プロセスの前に取得した走査電子顕微鏡画像およびＦＴＩＲ−スペクトルである。 本発明の二段階温度プロセスの後に取得した走査電子顕微鏡画像およびＦＴＩＲ−スペクトルである。 １ｋＨｚにおいて測定した、本発明のプロセスを使用して作製した強誘電体デバイスの分極対電場曲線を表す。 １０Ｈｚにおいて測定した、本発明のプロセスを使用して作製した強誘電体デバイスの分極対電場曲線を表す。 １００Ｈｚにおいて測定した、本発明のプロセスを使用して作製した強誘電体デバイスの分極対電場曲線を表す。 １Ｈｚにおいて測定した、本発明のプロセスを使用して作製した強誘電体デバイスの分極対電場曲線を表す。 本発明の温度プロセスの第一段階および第二段階の後に撮影された強誘電体デバイスの走査電子顕微鏡画像（拡大図の差し込みを伴う）である。 本発明の温度プロセスの第一段階および第二段階の後に撮影された強誘電体デバイスの走査電子顕微鏡画像（拡大図の差し込みを伴う）である。 本発明の温度プロセスの第一段階および第二段階の後に撮影された強誘電体デバイスの走査電子顕微鏡画像（拡大図の差し込みを伴う）である。 アニール処理プロセスの１分および７０分の第二段階において測定したＰＶＤＦフィルムのＦＴＩＲスペクトルである。
本発明は、強誘電体デバイスの効率的な製造を可能にするプロセスに関する。特に、当該プロセスは、当該強誘電体デバイスが組み立てられた後だが強誘電体層のアニール処理の前に、特定の温度サイクルを用いる。当該温度サイクルの一つは、強誘電体ヒステリシス特性を示さない強誘電体材料（例えば、有機ＰＶＤＦベースのポリマー）を、強誘電体ヒステリシス特性を示す強誘電体材料へと転化させる。続く温度サイクルは、当該強誘電体材料を高密度化し、それにより、当該材料の表面における界面亀裂または空隙を除去または減少させる。製造された強誘電体デバイスは、１Ｈｚの低さまで測定可能である分極対電場を示す。
本発明のこれらおよび他の非限定的な態様は、以下においてさらに詳細に説明される。
Ａ．強誘電体デバイス
図１Ａ、１Ｂ、および２Ａ〜２Ｄはそれぞれ、強誘電体デバイスの強誘電体構成要素の構図を提供する。これらのデバイスは、メモリデバイスに統合することができ、本発明の方法によりメモリコントローラまたは他のデバイスによって作動させることができる。本発明の強誘電体デバイス１００の二次元断面図が、図１Ａに表されている。強誘電体デバイス１００は、薄膜キャパシタ、薄膜トランジスタ、または薄膜ダイオードであり得る。本発明のいくつかの態様において、当該強誘電体デバイスは、焦電用途および圧電用途において使用される。強誘電体デバイス１００は、基材１０２、下部電極１０４、強誘電体材料１０６、および上部電極１０８を含み得る。強誘電体材料１０６および下部電極１０４を共有するように示されているが、当該強誘電体層１０６および下部電極１０４は、完全に別々の構造を形成するようにパターン形成してもよい。強誘電体デバイス１００は、導電性電極１０４および１０８の間に強誘電体材料１０６を形成することによって、基材１０２上に製作することができる。図１Ａ及び図１Ｂの目的のために、強誘電体材料１０６は、フィルムまたは層の形態である。当業者に既知の追加の材料、層、およびコーティング（図示されず）を、強誘電体デバイス１００と共に使用することができ、それらのいくつかについて以下において説明する。強誘電体構成要素のアレイは、例えば、図１Ｂに示されるような上部電極１０８などをパターン形成することによって製造され得る。メモリアレイを形成するために使用され得る他の強誘電体構成要素は、図２Ａ〜図２Ｄに示されるような、強誘電体トランジスタ（ＦｅＦＥＴ）であり得る。図２Ａ〜２Ｄは、メモリデバイスに統合することができる薄膜トランジスタ２００について描かれた異なる構成の様々な電界効果トランジスタを表している。
本発明の強誘電体デバイス、例えば、図１Ａ、図Ｂおよび図２Ａ〜図２Ｄに表されているものなどは、ゼロ印加電圧においてゼロへと減衰することのない二つの残留分極状態を有するために、「メモリ」を有すると言われる。これらの分極状態は、保存された値、例えばバイナリ０または１など、を表すために使用することができ、電極１０４と１０８の間にセンス電圧を印加して電極１０４と１０８の間に流れる電流を測定することによって読み取られる。分極状態を反対の状態へと反転させるために必要な電荷の量を測定することができ、それにより前の分極状態が明らかにされる。このことは、読み取り操作は、分極状態を変え、その後に、対応する書き込み操作を行うことにより、分極状態を再び変えることによって当該保存されていた値を再び書き込むことができることを意味する。
１．基材
基材１０２は、支持体としても使用することができる。当該基材１０２は、熱または有機溶媒によって容易には変化しないかまたは劣化しない材料から作製することができる。そのような材料の非限定的な例としては、シリコンなどの無機材料、プラスチック、紙、紙幣基材が挙げられ、それには、ポリエチレンテレフタレート、ポリカーボネート、ポリエーテルイミド、ポリ（メチルメタクリレート）、ポリエーテルイミド、またはそのようなポリマーを含むポリマー性ブレンドが含まれる。当該基材は、柔軟であってもまたは柔軟でなくてもよい。本明細書において説明される強誘電体デバイスは、低いガラス転移温度（Ｔｇ）を有するもの（例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン（ＰＥ）、ポリ塩化ビニル（ＰＶＣ）、ポリスチレン（ＰＳ）、またはポリプロピレン（ＰＰ）など）を含む、全てのタイプの基材上に製造することができる。
２．上部電極および下部電極
下部電極１０４は、導電性材料で作製することができる。典型的には、下部電極１０４は、そのような材料を使用してフィルムを形成することによって得ることができる（例えば、真空蒸着、スパッタリング、イオンメッキ、メッキ、コーティングなど）。フィルムを形成するために使用することができる導電性材料の非限定的な例としては、金、白金、銀、アルミニウムおよび銅、イリジウム、酸化イリジウムなどが挙げられる。さらに、導電性ポリマー材料の非限定的な例としては、導電性ポリマー（例えば、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン、グラフェンなど）、ならびに導電性のマイクロもしくはナノ構造体（例えば、銀のナノワイヤなど）の封入によって導電化されたポリマーが挙げられる。下部電極１０４のためのフィルムの厚さは、典型的には、２０ｎｍから５００ｎｍの間であるが、本発明との関連における使用のために、他のサイズおよび範囲も想到される。
上部電極１０８に使用される材料は、導電性であり得る。そのような材料の非限定的な例としては、金属、金属酸化物、および導電性ポリマー（例えば、ポリアニリン、ポリチオフェンなど）、ならびに導電性のマイクロもしくはナノ構造体の封入によって導電化されたポリマーが挙げられる。さらに、導電性ポリマー材料の非限定的な例としては、導電性ポリマー（例えば、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン、グラフェンなど）、ならびに導電性マイクロもしくはナノ構造体（例えば、金のナノワイヤなど）の封入によって導電化されたポリマーが挙げられる。上部電極１０８は、単層またはそれぞれが異なる仕事関数を有する材料で形成された積層であり得る。さらに、低い仕事関数を有する一種または複数種の材料と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、およびスズからなる群より選択された少なくとも一つとの合金であってもよい。当該合金の例としては、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウムアルミニウム合金、インジウム−銀合金、およびカルシウム−アルミニウム合金が挙げられる。当該上部電極１０８のフィルム厚は、典型的には、２０ｎｍから５００ｎｍまたは５０ｎｍから１００ｎｍの間である。いくつかの実施形態において、当該上部電極１０８は、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、またはそれらの任意の組み合わせによって、強誘電体材料１０６上に被着される。
３．強誘電体材料
強誘電体材料１０６は、下部電極１０４と上部電極１０８との間に介挿することができる。一例において、当該強誘電体材料１０６は、強誘電体ポリマーと、低い比誘電率を有するポリマーとのブレンドから得ることができ、この場合、当該ポリマーは、同じ溶媒または溶媒系に溶解されている。一例において、当該強誘電体材料１０６は、強誘電体前駆体材料（図３Ａの要素３０２を参照されたい）から得ることができ、これは、強誘電体ポリマー、コポリマー、ターポリマー、または強誘電体ポリマー、コポリマー、もしくはターポリマーを含むポリマーブレンド、あるいはそれらの組み合わせを含み得る。好ましい態様において、前駆体材料３０２におけるポリマーは、溶媒に溶解されるかまたは溶融され、それらは、強誘電体ヒステリシス特性を示さないが、例えば、二段階温度処理などによるアニール処理によって、強誘電体ヒステリシス特性を示すように転化させることができる。このプロセスについての説明を以下において提供する。強誘電体ポリマーの非限定的な例としては、ＰＶＤＦベースのポリマー、ポリウンデカノアミド（ナイロン１１）ベースのポリマー、あるいはＰＶＤＦベースのポリマーまたはポリウンデカノアミド（ナイロン１１）ベースのポリマーのブレンドが挙げられる。当該ＰＶＤＦベースのポリマーは、ホモポリマー、コポリマー、またはターポリマー、あるいはそれらのブレンドであり得る。ＰＶＤＦベースのホモポリマーの非限定的な例は、ＰＶＤＦである。ＰＶＤＦベースのコポリマーの非限定的な例は、ポリ（フッ化ビニリデン−テトラフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ）、ポリ（ビニリデンフルオリド−ｃｏ−ヘキサフルオロプロペン）（ＰＶＤＦ−ＨＦＰ）、ポリ（ビニリデンフルオリド−クロロトリフルオロエチレン）（ＰＶＤＦ−ＣＴＦＥ）、またはポリ（ビニリデンフルオリド−クロロフルオロエチレン）（ＰＶＤＦ−ＣＦＥ）である。ＰＶＤＦベースのターポリマーの非限定的な例としては、ポリ（ビニリデンフルオリド−トリフルオロエチレン−クロロトリフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＴＦＥ）またはポリ（ビニリデンフルオリド−トリフルオロエチレン−クロロフルオロエチレン）（ＰＶＤＦ−ＴｒＦＥ−ＣＦＥ）が挙げられる。当該強誘電体ポリマーは、非強誘電体ポリマーとブレンドすることができる。非強誘電体ポリマーの例としては、ポリ（フェニレンオキシド）（ＰＰＯ）、ポリスチレン（ＰＳ）、またはポリ（メチルメタクリレート）（ＰＭＭＡ）、あるいはそれらのブレンドが挙げられる。好ましい態様において、当該前駆体材料におけるポリマーは、溶媒に溶解されるかまたは溶融され、それらは、強誘電体ヒステリシス特性を示さないが、下部１０２上に被着させて、次いで、例えば、本明細書中において説明される二段階熱処理などによるアニール処理によって強誘電体ヒステリシス特性を示すように転化させることができる。
Ｂ．強誘電体デバイスの製造方法
図３Ａを参照すると、強誘電体前駆体材料３０２は、スピンコーティング、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、フレキソ印刷、グラビア印刷、オフセット、ロータリースクリーン、フラットスクリーン、インクジェット、レーザーアブレーション、またはそれらの任意の組み合わせによって、下部電極１０４上に被着させることができる。非限定的な例としては、薄膜を形成するために強誘電体前駆体材料を極性溶媒に溶解させることが挙げられる。当該薄膜は、スタック３０４（基材１０２および下部電極１０４）上の下部電極１０４の中央に適用することができ、それにより、当該前駆体材料３０２は、当該下部電極１０４上に薄く広げられてスタック３０６を形成する。スタック３０６は、基材１０２、下部電極１０４、および前駆体材料３０２を含む。
上部電極１０８を、例えば、シャドウマスクを通して熱蒸発させることによって前駆体材料３０２上に配設することにより、スタック３０８を形成することができる。スタック３０８は、基材１０２、下部電極１０４、および前駆体材料３０２、ならびに上部電極１０８を含む。当該上部電極１０８のフィルム厚は、典型的には、２０ｎｍから５００ｎｍまたは５０ｎｍから１００ｎｍの間である。いくつかの実施形態において、当該上部電極１０８は、スプレーコーティング、超音波スプレーコーティング、ロールツーロールコーティング、インクジェット印刷、スクリーン印刷、ドロップキャスティング、スピンコーティング、ディップコーティング、マイヤーロッドコーティング、グラビアコーティング、スロットダイコーティング、ドクターブレードコーティング、押出コーティング、またはそれらの任意の組み合わせによって、前駆体材料３０２上に被着される。
スタック３０８は、約１分から６０分、１０分から５０分、または２０分から３０分において、１６７℃から２００℃または１７５℃、１８０℃、もしくは１８５℃、あるいはそれらの間の任意の範囲の温度で熱処理することができる。スタック３０８を１６７℃を超えるが２００℃未満で熱処理することにより、強誘電体前駆体材料３０２が、強誘電体ヒステリシス特性を有する強誘電体材料１０６へと転化されて、スタック３１０を形成する。いくつかの実施形態において、当該スタックは、１６７℃、１６８℃、１６９℃、１７０℃、１７１℃、１７２℃、１７３℃、１７４℃、１７５℃、１７６℃、１７８℃、１７９℃、１８０℃、１８１℃、１８２℃、１８３℃、１８４℃、１８５℃、１８６℃、１８８℃、１８９℃、１８０℃、１９１℃、１９２℃、１９３℃、１９４℃、１９５℃、１９６℃、１９８℃、または１９９℃に加熱することができる。理論に束縛されることを望むわけではないが、界面亀裂３１２（図３Ｂに示される）は、アニール処理プロセスにおける第一段階の後の強誘電体材料１０６と下部電極１０４との間に存在すると考えられる。界面亀裂３１２の存在は、印加電圧下での強誘電体デバイスの作動性能に有害であり得る（例えば、強誘電体デバイスが大きなリーク電流を示す場合がある）。スタック３１０を、１６７℃未満かつ約１００℃を上回る温度、例えば１４５℃から１５５℃の温度に晒して（例えば、冷却して）、約１０分〜７０分、または２０分〜６０分、または３０分〜５０分維持することにより、強誘電体材料１０６を高密度化して強誘電体デバイス１００を形成することができる。理論に束縛されることを望むわけではないが、スタック３１０をある期間にわたって１００℃と１６７℃の間の第二温度に晒すことにより、当該強誘電体材料が高密度化されてクラック３１２が封止または実質的に封止されると考えられる。図３Ｃは、界面の割れ３１２が存在しないことを表す、アニール処理プロセスの第二段階後の強誘電体デバイス１００の斜視図である。図３Ｃに示されるように、層１０６には、割れが存在しないかまたは実質的に存在しない。図４は、二段階加熱処理プロセスの時間対温度のグラフ描写である。線４０２は、α相から強誘電体ヒステリシス特性を有する強誘電体ポリマーのγ相へのＰＶＤＦポリマーの転移の相転移曲線を表している。線４０４は、γ相への相転移後の強誘電体ポリマーに対する高密度化温度プロファイルを表している。ＰＶＤＦポリマーのγ相が加熱プロセスの第二段階に維持される間に、ＰＶＤＦポリマーフィルムが高密度化される。
本発明のいくつかの態様において、強誘電体デバイス１００は、ロールツーロールプロセスを用いて作製することができる。基材１０２は、コイル状ロールから得ることができる。基材１０２は、ロールから外して第一ローラー上に位置して、次いで第二ローラーに取り付けることにより、第一ローラーから第二ローラーへと移動させることができる。経路に沿って、様々な材料の被着のための様々な機器が備えられ得る。例えば、下部電極１０４は、上記において説明した被着方法の任意の形態によって、基材１０２上に配設することができる。必要であれば、当該下部電極１０４は、さらに処理することもできる（例えば、被着された下部電極１０４を硬化させるなど）。下部電極１０４を基板１０２上に被着して処理した後に、前駆体材料３０２を、当該下部電極１０４の表面の少なくとも一部の上に配設することができる（スタック３０６）。上部正面電極１０８は、スタック３０６が所望の速度で移動されるような別の被着装置によって、当該前駆体材料３０２の少なくとも表面上に被着することができる。スタック３０６を、熱を生じる装置、例えば、標準的急速熱アニール処理オーブンなど、に直接巻き付けた。当該加熱装置は、特に加熱時間および加熱温度を制御するためにソフトウェアと組み合わせて使用することができる。スタック３０６を、前駆体材料の溶融温度より高い第一温度に加熱することにより、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成することができ、それによりスタック３０８を形成することができる。スタック３０８を、第二加熱装置に巻き付け、当該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に加熱することにより、当該有機ポリマー性強誘電体材料を高密度化することができ、それにより薄膜強誘電体デバイスを得ることができる。ロールツーロールプロセスは、１００ｍ２／ｓ以下、または９０ｍ２／ｓ以下、８０ｍ２／ｓ以下、または５０ｍ２／ｓ以下の速度において実施することができる。
Ｃ．強誘電体デバイスの用途
本発明の強誘電体デバイスのいずれか一つは、広範な技術およびデバイス、例えば、これらに限定されるわけではないが、スマートカード、ＲＦＩＤカード／タグ、圧電センサー、圧電トランスデューサ、圧電アクチュエータ、焦電センサー、メモリデバイス、不揮発性メモリ、スタンドアロンメモリ、ファームウェア、マイクロコントローラ、ジャイロスコープ、音響センサー、アクチュエータ、マイクロ発電機、電源回路、回路カップリングおよびデカップリング、無線周波数フィルタリング、遅延回路、無線周波数チューナー、受動型赤外線センサー（「人感検出器」）、赤外線撮像アレイ、および指紋センサーなど、において使用することができる。ファームウェアなど、機能がメモリに実装される場合、当該機能は、コンピュータ可読媒体上の一つまたは複数の命令またはコードとして当該強誘電体デバイスに保存され得る。例としては、データ構造によってコード化されたコンピュータ可読媒体およびコンピュータプログラムによってコード化されたコンピュータ可読媒体が挙げられる。コンピュータ可読媒体は、物理的コンピュータ記憶媒体を含む。上記のものの組み合わせも、コンピュータ可読媒体の範囲内に含まれるべきである。
これらの用途の多くにおいて、典型的には、強誘電体材料の薄膜が使用されるが、それは、そのような薄膜を使用することにより、分極を切り替えなければならない分野を中程度の電圧によって実現することが可能となるためである。いくつかの特定の回路部品について説明してきたが、開示される回路部品のすべてが本開示を実施するために必要であるわけではないことは、当業者は理解するであろう。さらに、ある特定の周知の回路については、本開示の焦点を維持するために、説明していない。
図５は、一実施形態による、半導体ウェハまたは電子デバイスにおける集積回路の実践形態を表す概略図である。一例において、強誘電体デバイス１００（例えば、キャパシタ、トランジスタ、またはダイオード）が、ウェハ５０２に見出され得る。当該ウェハ５０２は、強誘電体デバイス１００を含み得る一つまたは複数のダイス中へと単体化することができる。さらに、当該ウェハ５０２は、単体化の前にさらなる半導体製造工程を施してもよい。例えば、当該ウェハ５０２は、担体ウェハ、パッケージングバルク領域、第二ウェハに接着され得るか、または別の加工施設に移され得る。あるいは、電子デバイス５０４、例えば、パーソナルコンピュータなど、は、当該強誘電体デバイス１００を含むメモリデバイス５０６を含み得る。さらに、中央演算処理装置（ＣＰＵ）、デジタル−アナログ変換器（ＤＡＣ）、アナログ−デジタル変換器（ＡＤＣ）、グラフィック処理装置（ＧＰＵ）、マイクロコントローラ、または通信コントローラなどの電子デバイス５０４の他の部品も、強誘電体デバイス１００を含み得る。
図６は、本開示の実施形態を有利に用いることができる例示的無線通信システム６００を示すブロックダイアグラムである。例示目的のために、図６には、三つのリモートユニット６０２、６０４、および６０６、ならびに二つの基地局６０８が示されている。無線通信システムは、より多くのリモートユニットおよび基地局を有し得ることは認識されるであろう。リモートユニット６０２、６０４、および６０６は、回路装置６０３Ａ、６０３Ｃ、および６０３Ｂを含み、これは、開示された強誘電体デバイス、例えば、本発明のプロセスによって作製された強誘電体デバイスなど、を含む集積回路または印刷可能な回路基板を含み得る。集積回路または印刷可能な回路基板を含む任意の装置も、基地局、スイッチングデバイス、およびネットワーク設備など、本明細書において開示された強誘電体デバイスを含み得ることは認識されるであろう。図６には、基地局６０８からリモートユニット６０２、６０４、および６０６への順方向リンク信号６１０ならびにリモートユニット６０２、６０４、および６０６から基地局６０８への逆方向リンク信号６１２が示されている。
リモートユニット６０２は、携帯電話として示されており、リモートユニット６０６は、ポータブルコンピュータとして示されており、リモートユニット６０４は、無線ローカルループシステムにおける定置リモートユニットとして示されている。例えば、当該リモートユニットは、携帯電話、携帯式パーソナル通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタントなどの携帯式データユニット、ＧＰＳ可能デバイス、ナビゲーションデバイス、セットアッパーボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、検針設備などの定置データユニット、タブレット、またはデータもしくはコンピュータ命令を保存もしくは取得する任意の他のデバイス、あるいはそれらの任意の組み合わせであり得る。図６には、本開示の教示によるリモートユニットが例示されているが、本開示は、これらの例示に示されたユニットに限定されるものではない。本開示の実施形態は、本発明によって開示されるプロセスによって作製された強誘電体デバイス１００を含む任意のデバイスにおいて好適に用いることができる。
強誘電体構成要素、例えば、本出願中において説明される強誘電体デバイスなど、は、データ、例えば、情報、コード、または命令など、を保存するためのメモリセルとして作動させることができる。例えば、単一の強誘電体キャパシタは、情報の単一のビット、例えば、「１」または「０」を保存することができる。この「１」または「０」の値は、強誘電体構成要素における強誘電体層の双対の分極方向として保存され得る。例えば、強誘電体層が、上から下へと分極している場合には強誘電体構成要素は「１」を保存し、強誘電体層が下から上へと分極されている場合には強誘電体構成要素は「０」を保存する。この分極状態のマッピングは、一例にすぎない。本発明の様々な実施形態において、「１」および「０」データビットを表すために様々な分極レベルを使用することができる。
Ｄ．強誘電体メモリデバイスのメモリセルに情報の多重ビットを保存するための強誘電体メモリデバイスのためのコントローラの作動
強誘電体メモリデバイスは、上記において説明した強誘電体メモリデバイスのアレイによって構成され得、この場合、各デバイスは、強誘電体メモリセルを含む。当該強誘電体メモリデバイスに対する読み取りおよび書き込み操作は、多重レベルの強誘電体メモリセルのアレイにカップリングされたメモリコントローラによって制御され得る。単一の強誘電体メモリセルに情報を保存するためにコントローラによって実施される書き込み操作の一例を、以下において説明する。方法は、アドレスされた強誘電体メモリセルに書き込むためにビットおよびアドレスを受け取るステップを含み得る。当該ビットは、例えば、「０」または「１」であり得る。次いで、所定の電圧の書き込みパルスが、当該メモリセルの上部電極と下部電極との間に印加され得る。当該書き込みパルスは、当該強誘電体メモリセルの強誘電体層に、ある特定のレベルの残留分極を生じさせ得る。その残留分極は、当該強誘電体メモリセルの特徴に影響を及ぼし、当該特徴は、当該強誘電体メモリセルに保存されたビットを取得するために後で測定され得る。当該セルプログラミングは、書き込みパルスにおける他の変法も含み得る。例えば、当該コントローラは、強誘電体層における所望の残留分極を得るために、当該メモリセルに適用すべき多重書き込みパルスを発生させることができる。いくつかの実施形態において、当該コントローラは、書き込み操作の後に検証操作を行うように構成してもよい。当該検証操作は、選択された書き込み操作に対して、全ての書き込み操作に対して、または書き込み操作を行わずに、実施することができる。当該コントローラは、当該強誘電体メモリセルに保存されたビットを得るための読み取り操作も実行し得る。
強誘電体メモリセルのアレイにおいて、当該アレイは、メモリセルの行にわたって延びるワード線およびメモリセルの列にわたって延びるビット線によって相互接続され得る。メモリコントローラは、メモリアレイからデータを要求するプロセッサまたは他のコンポーネントから取得したアドレスに従って読み取りおよび／または書き込み操作を実施するために、当該アレイから特定のメモリセルを選択するためにワード線およびビット線を操作し得る。次いで、所望の読み取りおよび／または書き込み操作を実施するために、適切な信号がワード線およびビット線に適用され得る。
Ｅ．デカップリングキャパシタとしておよびエネルギー貯蔵デバイスとしての作動
本発明の強誘電体デバイス、例えば、強誘電体キャパシタなど、は、電気ネットワーク（回路）の一部を別の電気ネットワークからデカップリングするために使用することができる。図７は、強誘電体キャパシタとして強誘電体デバイス１００を含む回路７００の概略図である。強誘電体キャパシタ１００は、電源電圧線７０２および接地電圧線７０４に連結されている。電源電圧および接地電圧によって生じる電源ノイズは、キャパシタによって遮断され、したがって、回路７０６における電源ノイズ全体を減少させる。強誘電体キャパシタ１００は、当該線における電圧が低下する場合に当該回路に放充電を提供することによって、デバイスに対して局所エネルギー貯蔵を提供し得る。図８は、強誘電体デバイス１００を含むエネルギー貯蔵回路を作動させる方法のフローチャートである。強誘電体デバイス１００は、一次電源からの電力が利用できない場合に消費デバイスに電力を提供することができる。図８の方法８００は、強誘電体デバイスに対して目標エネルギーレベルを定義するブロック８０２において始まる。当該目標エネルギーレベルは、本発明の強誘電体キャパシタの場合、例えば０．１μＦから１０μＦであり得る。当該目標エネルギーレベルが定義された後、ブロック８０４において当該強誘電体デバイス１００は、定義されたエネルギーレベルまで充電される。ブロック８０６において、当該強誘電体デバイス１００に貯蔵されたエネルギーの第一量が測定される。当該強誘電体デバイス１００に貯蔵されたエネルギーの第一量が目標エネルギーレベルに達した場合、ブロック８０８において充電が停止される。ブロック８１０において、電力が一次電源（例えば、電圧源）から利用できなくなった場合に、当該強誘電体デバイス１００は、消費デバイス（例えば、スマートフォン、コンピュータ、またはタブレット）へとエネルギーを放出するであろう。
図９は、回路において圧電デバイスとして強誘電体デバイス１００を使用した圧電センサー回路の概略図である。圧電センサーが作動していない場合、陽イオンおよび陰イオンによって形成された双極子は、ポリマー構造の対称性により、お互いに打ち消し合い、電界は観察されない。応力が加えられると、当該ポリマーが変形して対称性が失われ、正味双極子モーメントが生じる。当該双極子モーメントは、当該ポリマーに電界を作り出す。当該材料は、加えられた圧力に比例した電荷を発生させる。図９に示されているように、圧電センサー９００は、センサーの圧電構成要素として強誘電体デバイス１００を含む。本発明の強誘電体デバイス１００は、同じ回路においてデカップリングデバイス（例えば、キャパシタ）として使用することができることも想到される。図１０は、圧電材料として使用される強誘電体材料と組み合わせた、強誘電体デバイス１００の二次元断面表現である。図１０に示されているように、強誘電体デバイス１０００は、本明細書中において説明されるプロセスを使用して作製された圧電材料１００２を含み、これは、圧電デバイスの下部電極１０４と上部電極１０８との間に配設することができ、応力が加えられた場合に正味双極子モーメントを発生させる。圧電デバイスとして本発明の強誘電体デバイスを使用する方法は、振動パルスを当該圧電デバイスに送るステップ、当該デバイスの電圧を参照電圧と比較するステップ、および当該比較に応じて振動パルスを調節するステップを含む。図１１は、焦電材料と組み合わせた、強誘電体デバイス１００の二次元断面表現である。図１１に示されているように、強誘電体デバイス１１００は、本明細書中において説明されるプロセスを使用して作製されるような強誘電体ヒステリシス特性を有する焦電材料１１０２を含み、これは、焦電デバイスの下部電極１０２と上部電極１０８との間に配設することができ、赤外光に晒された場合に電荷を発生させるであろう。焦電デバイスとして本発明の強誘電体デバイスを使用する方法は、熱パルスを当該焦電デバイスに送るステップ、当該デバイスの電圧を参照電圧と比較するステップ、および当該比較に応じて熱パルスを調節するステップを含む。
本発明を特定の実施例によってより詳細に説明する。以下の実施例は、例示目的だけのために提供されるのであって、いかなる方法においても本発明を制限することを意図するものではない。当業者は、実質的に同じ結果を得るために変更または修正することができる様々な非臨界パラメータを容易に認識するであろう。
実施例１（二段階温度プロセスによる強誘電体デバイスの製作）
本発明の強誘電体キャパシタは、以下の方法を用いた二段階温度プロセスを使用して製作した。
ポリマー溶液。ジメチルホルムアミド溶媒（Ｓｉｇｍａ Ａｌｄｒｉｃｈ（登録商標））にＰＶＤＦ粉末（Ｓｉｇｍａ Ａｌｄｒｉｃｈ（登録商標）、ＭＷ＝５３４，０００ｇ／ｍｏｌ）を加えることによって、溶媒中におけるＰＶＤＦの溶液を調製した。当該溶液をポリテトラフルオロエチレンフィルター（１μｍの孔径）を使用してろ過した。当該ＰＶＤＦ溶液を撹拌し、従来のホットプレートを使用して１１０℃で約２０分加熱して、当該ＰＶＤＦを完全に溶解させた。当該ＰＶＤＦ溶液のこの加熱ステップは、スピンコーティングしたＰＶＤＦ薄膜を確実に均一にした。
強誘電体キャパシタ。下部電極（２５ｎｍ厚のＰｔ（２５ｎｍ）／Ｔｉ（５ｎｍ））を、ＳｉＯ２（１００ｎｍのシリコン）上にスパッタ被着した。当該下部電極および基材を、スピンコーティング機器に取り付けた。グローブボックス内において窒素雰囲気下で、熱ポリマー溶液を６０秒間において４０００ｒｐｍの速度で下部電極上に被着させることにより、当該電極上に２００ｎｍから２５０ｎｍの均一なＰＶＤＦ薄膜を提供した。スピンコーティングの後、当該ＰＶＤＦ薄膜／電極／基材スタックを、ホットプレート上において（グローブボックス内において、１５０℃で）ベーク処理することにより、当該薄膜の溶媒を除去した。シャドウマスクを通しての熱蒸発によって、当該ＰＶＤＦ薄膜上に９０ｎｍのＡｕ上部電極を被着させた。初期の１０ｎｍでは、Ａｕを０．１Å／秒の被着速度において被着させ、その後に１Å／秒の速度において残りの８０ｎｍを被着させた。次いで、当該Ａｕ／ＰＶＤＦ／Ｐｔスタックを、従来のホットプレート上において１８０℃で約１０分から６０分アニール処理した（以下において、第一段階と呼ぶ）。次に、当該温度を、ＰＶＤＦの融点（１７７℃）より低い１５０℃に約１０分から７０分維持することにより（以下において、第二段階と呼ぶ）、本発明の強誘電体キャパシタを形成した。
実施例２（実施例１の強誘電体デバイスの試験）
アニール処理プロセスの間の強誘電体ヒステリシス特性。実施例１において作製した本発明の強誘電体デバイスにおけるヒステリシスループを、二段階温度プロセスの前後に１００Ｈｚの周波数において測定し、それを図１２Ａおよび１２Ｂに示す。図１２Ａは、二段階温度プロセスを開始する前の本発明の強誘電体デバイスの、１００Ｈｚでの分極（μＣ／ｃｍ２）対電場（ＭＶ／ｍ）のグラフ描写である。図１２Ｂは、二段階温度プロセス後の本発明の強誘電体キャパシタの、１００Ｈｚでの分極（μＣ／ｃｍ２）対電場（ＭＶ／ｍ）のグラフ描写である。図１２Ａと図１２Ｂを比較すると、図１２Ｂのヒステリシスループは、図１２Ａの強誘電体材料のヒステリシスより明確であり、したがって、二段階温度プロセスによる当該強誘電体材料のヒステリシス特性の向上を実証している。
走査電子顕微鏡特性。図１３Ａおよび１３Ｂは、二段階温度プロセスの前後に取得した走査電子顕微鏡画像およびＦＴＩＲスペクトルである。図１３Ａに示されているデータは、二段階温度プロセスの前に得た。図１３Ｂに示されているデータは、二段階温度プロセス後に得た。図１３ＡのＳＥＭデータと図１３ＢのＳＥＭデータを比較すると、図１３Ｂのデバイスは、転化されたＰＶＤＦポリマーを有し、ならびにより均質な、したがってより高密度化された強誘電体層を有する。
様々な周波数での強誘電体ヒステリシス特性。図１４Ａ〜Ｄは、それぞれ１ｋＨｚ、１００Ｈｚ、１０Ｈｚ、および１Ｈｚにおいて測定した、本発明のプロセスを使用して作製した強誘電体キャパシタの分極対電場曲線を表している。示されているように、当該ヒステリシスデータにおいて、当該強誘電体キャパシタは、低周波数（１００Ｈｚ未満）において安定な作動を実証している。
アニール処理プロセスの間の表面モルホロジー。図１５Ａ〜１５Ｃは、温度プロセスの第一段階後（図１５Ａ）および図１５Ａの強誘電体キャパシタを３０分加熱した後（図１５Ｂ）および二段階温度プロセスにおいてより低い温度で強誘電体キャパシタを７０分加熱した後（図１５Ｃ）に撮影した本発明の強誘電体キャパシタの走査電子顕微鏡画像（拡大図の差し込みを伴う）である。画像に示されているように、図１５Ｃの表面欠陥は図１５Ａと比較して減少している。図１６は、アニール処理プロセスの間に測定した当該デバイスのＦＴＩＲスペクトルである。データ１５０２は、１５０℃で１分加熱した後に測定したＦＴＩＲスペクトルであり、データ１５０４は、１５０℃で７０分加熱した後に測定したＦＴＩＲスペクトルである。図１６に示されているように、ＰＶＤＦフィルムの相は、アニール処理プロセスの第二段階の間に変化しなかった。
まとめると、組み立てられた強誘電体デバイスに二段階温度プロセスを施すことによって、従来のデバイスと比較して安定で低い周波数である耐久性デバイスが製造される（例えば、Ｋａｎｇら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， ２００８において、１５０℃での一段階の急速なアニール処理プロセスを用いて作製された比較のデバイスを参照されたい）。

Claims (20)

  1. 薄膜強誘電体デバイスを製造する方法であって、
    （ａ）有機ポリマー性強誘電体前駆体材料が第一表面とその反対側の第二表面とを有するように、該有機ポリマー性強誘電体前駆体材料を第一導電性材料の上に被着させるステップであって、該有機ポリマー性強誘電体前駆体材料の該第一表面が、該第一導電性材料に接触する、ステップと
    （ｂ）第二導電性材料を該有機ポリマー性強誘電体前駆体材料の該第二表面上に被着させてスタックを形成するステップであって、該有機ポリマー性強誘電体前駆体材料が、少なくとも部分的に該第一導電性材料と該第二導電性材料の間に配置されるステップと
    （ｃ）該スタックを、該有機ポリマー性強誘電体前駆体材料の溶融温度より高い第一温度に晒すことによって、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと
    （ｄ）該スタックを、該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって、該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、
    を含む方法。
  2. 薄膜強誘電体デバイスを得るステップが、強誘電体キャパシタ、トランジスタ、ダイオード、圧電デバイス、焦電デバイス、またはそれらの任意の組み合わせを製造するステップを含む、請求項１に記載の方法。
  3. ステップ（ｃ）における前記第一温度が、１６７℃から２００℃であり、かつステップ（ｄ）における前記第二温度が、１００℃から１６７℃未満であるか、または、ステップ（ｃ）における該第一温度が、１７５℃から１８５℃であり、かつステップ（ｄ）における該第二温度が、１４５℃から１５５℃である、請求項１に記載の方法。
  4. ステップ（ｃ）および（ｄ）が連続しており、それにより、ステップ（ｃ）における前記スタックが前記第一温度から前記第二温度へと冷却される、請求項１に記載の方法。
  5. 前記スタックが、（ｉ）１分から６０分において前記第一温度に晒され、かつ（ｉｉ）１０分から７０分において前記第二温度に晒される、請求項１に記載の方法。
  6. 前記有機ポリマー性強誘電体前駆体材料が、ステップ（ａ）において１μｍ未満の厚さを有するフィルムとして被着され、結果として得られるステップ（ｄ）の前記有機ポリマー性強誘電体材料が、１μｍ未満の厚さを有するフィルムの形態である、請求項１に記載の方法。
  7. 前記有機ポリマー性強誘電体前駆体材料に対して、ステップ（ｃ）の前に、５５分を超えない熱処理、好ましくは３０分を超えない熱処理、より好ましくは５分を超えない熱処理を施し、最も好ましくは、ステップ（ｃ）以前にいかなる熱処理も施さない、請求項１に記載の方法。
  8. 前記第一および第二導電性材料が、ステップ（ａ）から（ｄ）の間に引張応力を受けない、請求項１に記載の方法。
  9. ステップ（ａ）および（ｂ）における前記有機ポリマー性強誘電体前駆体材料が、強誘電体ヒステリシス特性を示さない、請求項１に記載の方法。
  10. 結晶相がステップ（ｃ）において前記有機ポリマー性強誘電体前駆体材料中に形成され、それにより、強誘電体ヒステリシス特性を有する前記有機ポリマー性強誘電体材料が形成される、請求項１に記載の方法。
  11. ステップ（ｃ）において得られた強誘電体ヒステリシス特性を有する前記有機ポリマー性強誘電体材料に存在する界面亀裂が、ステップ（ｄ）において実質的に除去され、それにより、該強誘電体材料におけるリーク電流が、ステップ（ｃ）において得られた該強誘電体材料と比較して減少する、請求項１に記載の方法。
  12. 前記製造された薄膜強誘電体デバイスが、１Ｈｚの低さにおいて測定可能である分極対電界（Ｐ−Ｅ）ヒステリシスループを示す、請求項１に記載の方法。
  13. 前記有機ポリマー性強誘電体前駆体材料が、ステップ（ｃ）を実施する前には結晶形態または半結晶形態ではなく、強誘電体ヒステリシス特性を有する前記ポリマー性強誘電体材料が、ステップ（ｃ）を実施した後に、結晶形態または半結晶形態である、請求項１に記載の方法。
  14. 前記有機ポリマー性強誘電体前駆体材料が、ステップ（ｃ）を実施する前に溶媒に溶解され、該溶媒が、強誘電体ヒステリシス特性を有する該ポリマー性強誘電体材料を作製するためにステップ（ｃ）において実質的に除去される、請求項１に記載の方法。
  15. ステップ（ａ）における前記有機ポリマー性強誘電体前駆体材料が強誘電体ポリマーを含む、請求項１に記載の方法。
  16. ステップ（ａ）から（ｄ）がロールツーロールプロセスにおいて実施される、請求項１に記載の方法。
  17. 薄膜強誘電体デバイスを製造する方法であって、
    （ａ）第一導電性材料と、第二導電性材料と、少なくとも部分的に該第一および第二導電性材料の間における有機ポリマー性強誘電体前駆体材料とを含むスタックを、該有機ポリマー性強誘電体前駆体材料の溶融温度より高い第一温度に晒すことにより、強誘電体ヒステリシス特性を有する有機ポリマー性強誘電体材料を形成するステップと
    （ｂ）該スタックを、該有機ポリマー性強誘電体材料の溶融温度より低い第二温度に晒すことによって、該有機ポリマー性強誘電体材料を高密度化して薄膜強誘電体デバイスを得るステップと、を含む方法。
  18. 請求項１〜３２に記載の方法のいずれか一つによって製造される強誘電体デバイスであって、該強誘電体デバイスが、第一導電性材料および第二導電性材料を含み、該強誘電体材料の少なくとも一部が、該第一導電性材料の少なくとも一部と該第二導電性材料の少なくとも一部との間にある、強誘電体デバイス。
  19. 請求項１または２１に記載の強誘電体デバイスのいずれか一つを使用して、圧電センサー、圧電トランスデューサ、および圧電アクチュエータを作動させる方法。
  20. 請求項１または２１に記載の強誘電体デバイスのいずれか一つを使用して、焦電センサー、焦電トランスデューサ、および焦電アクチュエータを作動させる方法。
JP2017513515A 2014-09-09 2015-06-04 二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法 Expired - Fee Related JP6366824B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462047787P 2014-09-09 2014-09-09
US62/047,787 2014-09-09
PCT/US2015/034126 WO2016039831A1 (en) 2014-09-09 2015-06-04 Methods for producing a thin film ferroelectric device using a two-step temperature process

Publications (2)

Publication Number Publication Date
JP2017535065A true JP2017535065A (ja) 2017-11-24
JP6366824B2 JP6366824B2 (ja) 2018-08-01

Family

ID=55459403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017513515A Expired - Fee Related JP6366824B2 (ja) 2014-09-09 2015-06-04 二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法

Country Status (6)

Country Link
US (1) US9543322B2 (ja)
EP (1) EP3192099B1 (ja)
JP (1) JP6366824B2 (ja)
KR (1) KR101810545B1 (ja)
CN (1) CN106575622B (ja)
WO (1) WO2016039831A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025337B1 (ko) * 2019-03-15 2019-09-25 국방과학연구소 세라믹 폴리머 혼합 코팅층을 포함하는 커패시터용 유전체 박막 및 이의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201631065A (zh) * 2014-12-17 2016-09-01 漢高股份有限及兩合公司 可印刷鐵電型墨水
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10332874B2 (en) * 2017-05-03 2019-06-25 International Business Machines Corporation Indirect readout FET
US11683987B2 (en) * 2017-06-16 2023-06-20 Carrier Corporation Electrocaloric heat transfer system comprising copolymers
ES2952962T3 (es) * 2017-06-16 2023-11-07 Carrier Corp Método de fabricación de artículos electrocalóricos
CN109698162A (zh) * 2017-10-20 2019-04-30 萨摩亚商费洛储存科技股份有限公司 三维存储元件及其制造方法
US10109336B1 (en) * 2017-11-09 2018-10-23 International Business Machines Corporation Domain wall control in ferroelectric devices
US10818562B2 (en) 2017-11-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and testing method thereof
EP3503199A1 (en) 2017-12-22 2019-06-26 IMEC vzw A method for forming a ferroelectric field-effect transistor
CN110224025A (zh) * 2018-03-01 2019-09-10 南京理工大学 基于黑磷二维半导体的柔性铁电光伏场效应管的制备方法
JP7249193B2 (ja) * 2019-04-03 2023-03-30 株式会社東芝 発電素子、発電モジュール、発電装置、発電システム、及び、発電素子の製造方法
CN110458036B (zh) * 2019-07-17 2022-04-05 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置
CN117529794A (zh) * 2021-03-30 2024-02-06 宾夕法尼亚大学理事会 用于可重构存内计算的现场可编程铁电二极管
CN114953296B (zh) * 2022-05-26 2023-08-29 业成科技（成都）有限公司 多晶相聚偏氟乙烯薄膜的制作方法以及穿戴式装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126912A (en) * 1980-03-12 1981-10-05 Mitsubishi Petrochemical Co Method of producing high polymer electret element
WO2010104196A1 (ja) * 2009-03-13 2010-09-16 三井化学株式会社 高分子圧電材料、及びその製造方法、並びに、圧電素子
JP2011508963A (ja) * 2007-12-21 2011-03-17 ウードゥヴェ セミコンダクターズ Ｐ（ＶＤＦ／ＴｒＦＥ）共重合体層センサの製造方法および対応するセンサ
WO2014104345A1 (ja) * 2012-12-28 2014-07-03 ダイキン工業株式会社 分極化樹脂フィルム及びその製造方法
JP2014152238A (ja) * 2013-02-08 2014-08-25 Unitika Ltd ポリ尿素強誘電体薄膜及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241128A (en) 1979-03-20 1980-12-23 Bell Telephone Laboratories, Incorporated Production of piezoelectric PVDF films
US6156623A (en) 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
JP2001298164A (ja) * 2000-04-11 2001-10-26 Tokyo Ohka Kogyo Co Ltd ヒステリシス特性の改善したＢｉ系強誘電体素子およびその製造方法
US6660536B2 (en) * 2002-02-21 2003-12-09 Symetrix Corporation Method of making ferroelectric material utilizing anneal in an electrical field
JP2003258202A (ja) 2002-02-28 2003-09-12 Nec Electronics Corp 半導体装置の製造方法
US7396692B2 (en) 2003-11-14 2008-07-08 Intel Corporation Method for increasing ferroelectric characteristics of polymer memory cells
US7173842B2 (en) 2004-03-31 2007-02-06 Intel Corporation Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100729231B1 (ko) 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US8120082B2 (en) 2005-09-12 2012-02-21 University of Seoul, Foundation of Industry-Academic Cooperation Ferroelectric memory device and method for manufacturing the same
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
TWI305961B (en) * 2006-08-14 2009-02-01 Ind Tech Res Inst Method of fabricating a electrical device
US20090263671A1 (en) * 2008-04-21 2009-10-22 Kui Yao Ferroelectric Poly (Vinylidene Fluoride) Film on a Substrate and Method for its Formation
SG157268A1 (en) * 2008-05-30 2009-12-29 Sony Corp Ferroelectric polymer
JP2011132278A (ja) * 2009-12-22 2011-07-07 Sony Corp 高分子材料の製造方法
JP5593935B2 (ja) * 2010-08-04 2014-09-24 富士通セミコンダクター株式会社 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
KR20120060429A (ko) * 2010-12-02 2012-06-12 연세대학교 산학협력단 ＰＶＤＦ의 γ 결정화 방법, 상기 방법을 적용한 커패시터 및 전계효과트랜지스터의 제조방법
US9966533B2 (en) 2012-03-02 2018-05-08 Iowa State University Research Foundation, Inc. Organic photovoltaic device with ferroelectric dipole and method of making same
CN103113602A (zh) 2013-01-21 2013-05-22 陕西科技大学 一种制备高取向γ相聚偏氟乙烯PVDF薄膜的方法
EP2779261B1 (en) * 2013-03-15 2016-11-30 Acreo Swedish ICT AB Ferroelectric field-effect transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126912A (en) * 1980-03-12 1981-10-05 Mitsubishi Petrochemical Co Method of producing high polymer electret element
JP2011508963A (ja) * 2007-12-21 2011-03-17 ウードゥヴェ セミコンダクターズ Ｐ（ＶＤＦ／ＴｒＦＥ）共重合体層センサの製造方法および対応するセンサ
WO2010104196A1 (ja) * 2009-03-13 2010-09-16 三井化学株式会社 高分子圧電材料、及びその製造方法、並びに、圧電素子
WO2014104345A1 (ja) * 2012-12-28 2014-07-03 ダイキン工業株式会社 分極化樹脂フィルム及びその製造方法
JP2014152238A (ja) * 2013-02-08 2014-08-25 Unitika Ltd ポリ尿素強誘電体薄膜及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025337B1 (ko) * 2019-03-15 2019-09-25 국방과학연구소 세라믹 폴리머 혼합 코팅층을 포함하는 커패시터용 유전체 박막 및 이의 제조 방법

Also Published As

Publication number Publication date
EP3192099B1 (en) 2019-12-11
CN106575622B (zh) 2018-12-04
WO2016039831A1 (en) 2016-03-17
EP3192099A4 (en) 2018-01-03
EP3192099A1 (en) 2017-07-19
CN106575622A (zh) 2017-04-19
JP6366824B2 (ja) 2018-08-01
KR101810545B1 (ko) 2017-12-19
US9543322B2 (en) 2017-01-10
KR20170041919A (ko) 2017-04-17
US20160225775A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6366824B2 (ja) 二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法
US10035922B2 (en) Processing of thin film organic ferroelectric materials using pulsed electromagnetic radiation
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
JP6273384B2 (ja) マルチレベル動作を有する不揮発性強誘電体メモリセル
EP3192108B1 (en) Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films
US10096352B2 (en) Ferroelectric capacitor with improved fatigue and breakdown properties
Zhang et al. How to process P (VDF-TrFE) thin films for controlling short circuits in flexible non-volatile memories
Kim Area-efficient ferroelectric multi-bit memory device
JP2008306174A (ja) マルチスタック強誘電性ポリマーメモリ素子及びその製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees