CN114975630A - 基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 - Google Patents
基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 Download PDFInfo
- Publication number
- CN114975630A CN114975630A CN202210604495.3A CN202210604495A CN114975630A CN 114975630 A CN114975630 A CN 114975630A CN 202210604495 A CN202210604495 A CN 202210604495A CN 114975630 A CN114975630 A CN 114975630A
- Authority
- CN
- China
- Prior art keywords
- electrode
- thin film
- film layer
- source
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 69
- 230000005684 electric field Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 230000009471 action Effects 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 230000008901 benefit Effects 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 83
- 230000005669 field effect Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 6
- 230000006399 behavior Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007888 film coating Substances 0.000 description 3
- 238000009501 film coating Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910005335 FePt Inorganic materials 0.000 description 2
- 229910016583 MnAl Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002555 FeNi Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- -1 NiPt Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- FIWXUAGPOBLSIJ-UHFFFAOYSA-N [Hf].[Zr].[O] Chemical compound [Hf].[Zr].[O] FIWXUAGPOBLSIJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法，其中晶体管包括由下至上依次设置的衬底、缓冲层、导电薄膜层、铁电介质薄膜层和栅极，以及顶栅控制信号单元和源漏信号输入单元；顶栅控制信号单元一端与栅极连接，另一端与串联支路连接；源漏信号输入单元的两端分别与导电薄膜层的源极和漏极连接，形成串联支路；所述源漏信号输入单元，用于读取陡峭亚阈值摆幅双极型晶体管的电流；所述顶栅控制信号单元，用于输出电压产生垂直电场进而控制导电薄膜层中纳米空隙的开闭。本发明提出的陡峭亚阈值摆幅双极型晶体管，具有接近为零的关断电流、大导通电流、陡峭的亚阈值摆幅、低功耗以及与传统CMOS工艺相兼容的优势。
Description
技术领域
本发明属于微电子技术领域，更具体地，涉及一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法。为后摩尔时代提供一种新型的低功耗晶体管范例。
背景技术
在后摩尔时代，集成电路面临着因器件尺寸缩小导致的较大漏电流和工作电压难以继续降低等问题，这直接限制了电路功耗进一步降低。近些年来，在传统互补金属氧化物半导体(CMOS)技术中，尽管传统器件几何尺寸的缩放一直在进行，但工作电压并没有明显的降低，这是由于在亚阈值摆幅(SS)上存在根本瓶颈。通常场效应晶体管的亚阈值摆幅SS定义为当器件处于亚阈值区时，源漏电流(Ids)变化一个数量级对应的栅源电压(Vgs)的变化量。由于沟道电容和栅介质电容的影响，室温下金属氧化物半导体场效应晶体管(MOSFET)器件的SS最小值是60mV/decade。这主要是由其漂移-扩散工作机理决定的，被称为“玻尔兹曼极限”。因此，亟待去寻求新的工作机理的晶体管去打破限制，将SS值降低至60mV/decade以下。目前，已经有很多种陡峭亚阈值摆幅晶体管被提出，比如隧穿场效应晶体管(TFET)、狄拉克源场效应晶体管(DCFET)、负电容场效应晶体管(NCFET)、纳米机电场效应晶体管(NEM-FET)等等。
隧穿场效应晶体管利用量子带间隧穿效应(BTBT)来改善开关行为。与电子或空穴参与隧穿的单载流子隧穿不同，BTBT涉及电子和空穴从价带隧穿到导带，这可以有效地降低传输因子。通过栅极电压高效控制因量子隧穿效应产生的电流来实现较低的亚阈值摆幅。然而，通过带间量子隧穿方式的载流子注入可能会限制驱动电流密度，这与逻辑晶体管既要有低的亚阈值摆幅，又要保持很高的导通电流的需求相违背。
在狄拉克源场效应晶体管中，在狄拉克点附近具有线性能量耗散的狄拉克材料被用作源极材料，比如单层石墨烯。狄拉克源可以获得更局域的电子分布，因此可以降低传输因子。然而，很难通过这样的方式获得极小的亚阈值摆幅。同时，狄拉克源场效应晶体管的性能严格依赖于狄拉克材料的质量，稳定地狄拉克材料制备与器件构筑为进一步应用带来了些许挑战。
负电容场效应晶体管主要在栅极引入铁电材料来实现更低的亚阈值摆幅。通过利用铁电材料的负电容特性来完成对栅极电压的放大作用，以此实现低的亚阈值摆幅。然而，在这样的配置中，亚阈值摆幅的降低会导致转移特性曲线回滞的增加。改善此晶体管的性能需要在亚阈值摆幅与其回滞之间进行平衡。目前相关的研究热点也大多基于此展开。
在纳米机电场效应晶体管中可以很容易地发现从导通状态到闭合状态的突然切换，它们通过静电力来控制可机械移动的栅极。对于极小的栅极电压变化，NEMFET就可以完成快速的开关切换。然而，随着器件的缩放，通过静电力精确控制纳米间隙切换可能变得具有挑战性。相对较大的接触电阻也可能会降低导通电流。此外，作为NEMFET核心的纳米间隙通常是由高度严格的制造工艺的最终“释放”蚀刻步骤(“release”etching step)形成的，很大程度上提高了制造的复杂性。
目前的陡峭亚阈值摆幅晶体管在材料、器件原理、制备方法及性能仍存在一些局限，比如存在限制驱动电流密度、对材料质量和制造工艺要求高、难以获得极小的亚阈值摆幅、回滞增加等技术问题，有待进一步改善。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法，由此解决现有陡峭亚阈值摆幅晶体管存在限制驱动电流密度、对材料质量要求高、难以获得极小的亚阈值摆幅、回滞增加的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管，包括由下至上依次设置的衬底、缓冲层、导电薄膜层、铁电介质薄膜层和栅极，以及顶栅控制信号单元和源漏信号输入单元；
所述顶栅控制信号单元一端与栅极连接，另一端与串联支路连接；
所述源漏信号输入单元的两端分别与导电薄膜层的源极和漏极连接，形成串联支路；所述源漏信号输入单元，用于读取陡峭亚阈值摆幅双极型晶体管的电流；
所述顶栅控制信号单元，用于施加循环电压脉冲，在导电薄膜层中产生纳米空隙，通过输出电压产生垂直电场进而控制导电薄膜层中纳米空隙的开闭。
进一步地，所述顶栅控制信号单元输出为零电压时，导电薄膜层中纳米空隙为闭合状态，此时，源漏信号输入单元用于读取陡峭亚阈值摆幅双极型晶体管的导通电流，晶体管呈现开启状态。
进一步地，所述顶栅控制信号单元输出的电压绝对值高于阈值电压时时，导电薄膜层中纳米空隙为打开状态，此时，源漏信号输入单元用于读取陡峭亚阈值摆幅双极型晶体管的关断电流，晶体管呈现关闭状态。
进一步地，所述顶栅控制信号单元输出为正电压且正电压达到正阈值电压时，导电薄膜层中纳米空隙瞬间打开，在电压大于正阈值电压期间，纳米空隙维持打开状态。
进一步地，所述顶栅控制信号单元输出为负电压且负电压达到负阈值电压时，导电薄膜层中纳米空隙瞬间打开，在电压小于负阈值电压期间，纳米空隙维持打开状态。
进一步地，所述铁电介质薄膜层的厚度小于等于500nm，晶体管的阈值电压小于1V。
按照本发明的另一方面，提供了一种陡峭亚阈值摆幅双极型晶体管的制备方法，包括：
通过原子层沉积工艺在衬底上生长一层缓冲层，之后通过磁控溅射或电子束蒸发在缓冲层上生长导电薄膜层，然后再由原子层沉积工艺在导电薄膜层上生长铁电介质薄膜层；再次通过磁控溅射或电子束蒸发在铁电介质薄膜层上生长栅极；
利用离子束刻蚀的方式去除导电薄膜层中源极和漏极上方的所有材料，暴露出源极与漏极位置，源漏信号输入单元的两端分别通过引线键合机键合铝线与导电薄膜层的源极和漏极连接，形成串联支路，顶栅控制信号单元一端与栅极通过引线键合机键合铝线连接，另一端与串联支路连接。
按照本发明的另一方面，提供了一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管，包括：第一金属电极、第二金属电极、第一导电薄膜、第二导电薄膜、铁电材料、旁栅控制信号单元和源漏信号输入单元；
所述第一导电薄膜和第二导电薄膜均位于铁电材料上方，第一金属电极位于第一导电薄膜上方，第二金属电极位于第二导电薄膜上方，第一金属电极和第一导电薄膜的尺寸相同，第二金属电极和第二导电薄膜的尺寸相同，第二金属电极和第二导电薄膜组成电极，第一金属电极和第一导电薄膜组成旁栅，电极和旁栅间隔距离为300nm-1μm；
所述源漏信号输入单元的两端分别与电极的源极和漏极连接，形成串联支路，所述源漏信号输入单元，用于读取陡峭亚阈值摆幅双极型晶体管的电流；
所述旁栅控制信号单元一端与旁栅连接，另一端与串联支路连接，用于施加循环电压脉冲，在电极中产生纳米空隙，通过输出电压产生垂直电场进而控制电极中纳米空隙的开闭。
进一步地，所述铁电材料为具有应变易失特性的铁电材料，具有应变易失特性的铁电材料中的铁电畴在垂直方向电场的作用下进行面内与面外方向的易失翻转。
按照本发明的另一方面，提供了一种陡峭亚阈值摆幅双极型晶体管的制备方法，包括：
通过磁控溅射或电子束蒸发在铁电材料上生长导电薄膜、金属电极；之后利用电子束曝光和离子束刻蚀的方式制备出平行分布的电极和旁栅；源漏信号输入单元的两端分别通过引线键合机键合铝线与电极的源极和漏极连接，形成串联支路，旁栅控制信号单元一端与旁栅通过引线键合机键合铝线连接，另一端与串联支路连接。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明的基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管的开关切换是由类机械方式控制的，具体来说，由栅极(顶栅和旁栅)控制信号单元产生的电场导致铁电材料中的铁电畴发生不均匀翻转，畴翻转过程中产生的局部大应变在导电薄膜中产生纳米空隙，纳米空隙的开闭状态可以通过栅极电压进行控制。当纳米空隙打开时，空气间隙可以完全阻断导电薄膜中的电流，源漏间呈现完全绝缘状态；当纳米空隙闭合时，导电通路恢复为欧姆接触低阻值状态。这种通过类机械方式来控制晶体管开闭的原理，可以摆脱传统CMOS中玻尔兹曼限制，可以在微小电压的变化下瞬间完成状态切换，实现低于60mV/decade的亚阈值摆幅。实验结果表明，跨越5个数量级电流变化下的平均SS为31mV/dec，最小SS为13.23mV/dec。由此本发明所提出的陡峭亚阈值摆幅双极型晶体管，具有接近为零的关断电流、大导通电流、不限制驱动电流密度、对材料质量和制造工艺要求低、陡峭的亚阈值摆幅以及低功耗的优势。
(2)本发明顶栅结构的陡峭亚阈值摆幅双极型晶体管，通过衬底为缓冲层、导电薄膜层、铁电介质薄膜层及栅极提供支撑，缓冲层位于衬底表面，由于衬底相对于导电薄膜层而言具有很高的杨氏模量，很难产生形变。为了避免导电薄膜层与衬底直接接触时受到的束缚，在导电薄膜层与衬底之间增加缓冲层。铁电介质薄膜层位于导电薄膜层的上方，在电场作用下，铁电材料中的铁电畴会发生不均匀的翻转，由此可能会出现局部应力的释放，在导电薄膜层中产生纳米空隙。
(3)本发明可以通过施加电压有效控制纳米空隙的状态。当空隙为打开状态时，源漏两端为完全绝缘状态；当空隙为闭合状态时，源漏两端为欧姆接触低阻状态。晶体管处于开启状态时，导通电流(ION)是导电薄膜在欧姆低阻值状态下的电流，此时，晶体管可以实现很大的导通电流。晶体管的关断电流(IOFF)是在纳米空隙完全打开时读取的。电流通路被空气间隙完全隔断，因此该晶体管具有接近为零的关断电流(IOFF)。同时，低的源漏电压即可实现约106数量级电流变化的读取。这些都为低功耗晶体管的实现提供了原理保证。由于晶体管的状态改变是由类机械方式控制的，微小的电压变化就可以瞬间将电流通路切断，原则上可以实现从亚阈值区域开始时的突然切换，因此，可以同时满足低的亚阈值摆幅和很高的导通电流密度的需求，这是逻辑晶体管从陡坡中受益的关键指标。
(4)在顶栅结构的陡峭亚阈值摆幅双极型晶体管中，通过仿真结果可以发现，当铁电介质层的厚度降低至500nm时，晶体管便可由低于1V的栅极电压进行控制。同时，顶栅结构晶体管的制备工艺与传统CMOS工艺相兼容。相较于旁栅结构晶体管，顶栅结构晶体管有望实现更高的集成密度。
(5)本发明旁栅结构电极下方的铁电材料中的铁电畴会在垂直方向电场作用下发生不均匀翻转。在旁栅控制信号单元输出相同电压的情况下，为了更有效地对畴翻转进行控制，可以适当减小电极与旁栅之间的间距，以获得大的垂直电场。
(6)铁电材料为具有应变易失特性的铁电材料，晶体管呈现出双极性的特点。推测这是由于无论在垂直向上电场或是垂直向下电场的作用下，其内部的面内畴都可以转变为面外畴，此时产生的相似局部应变都将导致纳米空隙转变为打开状态。
(7)本发明中顶栅结构和旁栅结构的晶体管制备过程难度低易于实现，且对制备材料没有特殊要求，降低了制备成本和制备难度，很大程度上降低了陡峭亚阈值摆幅双极型晶体管的复杂性。
附图说明
图1是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的结构示意图；
图2是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的扫描电子显微镜图像；
图3是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管中纳米空隙的扫描电子显微镜图像；
图4中(a)是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的n型转移特性曲线；
图4中(b)是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的p型转移特性曲线；
图5是本发明实施例提供的基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的亚阈值摆幅与源漏电流关系曲线；
图6是本发明实施例提供的基于铁电纳米空隙的顶栅结构陡峭亚阈值摆幅双极型晶体管的结构示意图；
图7是仿真得到的本发明实施例提供的基于铁电纳米空隙的顶栅结构陡峭亚阈值摆幅双极型晶体管的翻转电压与铁电介质层厚度的关系；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
101为第一金属电极，102是第一导电薄膜，103是第二金属电极，104是第二导电薄膜，105为铁电材料，106为旁栅控制信号单元，107为源漏信号输入单元，601为衬底，602为缓冲层，603为导电薄膜层，604为铁电介质薄膜层，605为栅极，606为顶栅控制信号单元，607为源漏信号输入单元。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管，包括：第一金属电极101、第二金属电极103、第一导电薄膜102、第二导电薄膜104、铁电材料105、旁栅控制信号单元106和源漏信号输入单元107。所述第一导电薄膜和第二导电薄膜均位于铁电材料上方，第一金属电极位于第一导电薄膜上方，第二金属电极位于第二导电薄膜上方。第一金属电极和第一导电薄膜的尺寸相同，第二金属电极和第二导电薄膜的尺寸相同，103和104组成第一电极，101和102组成第二电极(旁栅)，第一电极和第二电极间隔一定距离，约为300nm-1μm。通过旁栅控制信号单元施加循环电压脉冲，铁电材料中的铁电畴会在电场作用下发生反复翻转。由畴翻转产生的应变会在第一电极上会产生纳米空隙108，并且空隙可以在旁栅控制信号单元的控制下进行可逆开闭。
第一电极的两端分别定义为晶体管的源极和漏极，分别与源漏信号输入单元的两端相连。源漏信号输入单元用于读取源漏工作电流(IDS)，输出电压为50mV。
第二电极定义为旁栅，旁栅控制信号单元一端与第一电极连接，另一端与第二电极连接，用于控制基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的通断。
铁电材料为钛酸钡(BaTiO3)单晶或其他具有应变易失特性的铁电材料。钛酸钡单晶中的铁电畴可以在垂直方向电场的作用下进行面内与面外方向的易失翻转。
第一电极下方的铁电材料中的铁电畴会在垂直方向电场作用下发生不均匀翻转。在旁栅控制信号单元输出相同电压的情况下，为了更有效地对畴翻转进行控制，可以适当减小第一电极与第二电极之间的间距，以获得大的垂直电场。这里，第一电极与第二电极的间距范围是300nm-1μm。
导电薄膜选择的材料是MnPt合金，金属电极选择的材料是金属Pt膜。其他合适材料同样适用，如TiN、NiFe、NiPt、FePt、MnAl、Au、Cu、Ag等。
通过旁栅控制信号单元施加循环电压脉冲，畴的不均匀翻转导致的局部大应变会在第一电极上会产生纳米空隙，并且空隙可以在旁栅控制信号单元的控制下进行可逆的开闭。当空隙为打开状态时，源漏两端为完全绝缘状态；当空隙为闭合状态时，源漏两端为欧姆接触低阻状态。
旁栅控制信号单元施加零电压时，第一电极中的纳米空隙为闭合状态，此时源漏信号输入单元读取的电流为晶体管的导通电流(ION)，晶体管呈现开启状态。
旁栅控制信号单元施加正电压达到正阈值电压(约30V)时，第一电极中的纳米空隙瞬间打开。在电压大于阈值电压器件期间，纳米空隙维持打开状态，此时源漏信号输入单元读取的电流为晶体管的关断电流(IOFF)，晶体管呈现关闭状态。
旁栅控制信号单元施加负电压达到负阈值电压(约-30V)时，第一电极中的纳米空隙瞬间打开。在电压小于负阈值电压器件期间，纳米空隙维持打开状态，此时源漏信号输入单元读取的电流为晶体管的关断电流(IOFF)，晶体管同样呈现关闭状态。
当旁栅控制信号单元的输出电压从正负高压回归到零电压时，第一电极中的纳米空隙恢复为闭合状态，此时源漏信号输入单元读取的电流恢复为晶体管的导通电流(ION)，晶体管恢复为开启状态。因此，由铁电畴不均匀翻转产生的局部大应变导致的纳米空隙具有易失性开闭行为，机械式的快速翻转摆脱了玻尔兹曼限制，与机械式开闭的纳米机电器件相似，可以在微小电压的变化下瞬间完成状态切换，从而可以实现小于60mV/decade的亚阈值摆幅。同时不难看出，晶体管呈现出双极性特点。
此晶体管的导通电流(ION)是导电薄膜在欧姆接触状态下的电流，因此可以实现很大的导通电流。并且通过选择电阻率更低的导电材料，如Au，可以更进一步的提高导通电流(ION)。
此晶体管的关断电流(IOFF)是在纳米空隙完全打开时读取的。第一电极通路被空气间隙完全隔断，因此该晶体管具有接近为零的关断电流(IOFF)。
旁栅结构的晶体管的制备方法：通过磁控溅射或电子束蒸发等镀膜方式在铁电材料衬底上生长合适厚度的导电薄膜和金属电极；之后利用电子束曝光(或光刻)和离子束刻蚀的方式制备出平行分布的第一电极和第二电极；电极的电学接触通过引线键合机键合铝线的方式来实现，之后再与旁栅控制信号单元和源漏信号输入单元对应输入端口进行连接。
如图2所示，基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的扫描电子显微镜图像。第一电极与第二电极相隔409nm。此处的铁电材料为(100)-BaTiO3单晶，在室温下为T相，厚度为500μm。此处导电薄膜为MnPt合金，金属电极为Pt。
如图3所示基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管中纳米空隙的扫描电子显微镜图像，白色箭头指向位置便是纳米空隙。此时，纳米空隙处于栅压为零时的闭合状态。
如图4中(a)和图4中(b)所示是基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的转移特性曲线，分别为n型(a)和p型(b)；在这里，源漏信号输入单元输出50mV来读取晶体管的源漏电流IDS。在栅压VG为零时，纳米空隙呈现闭合状态，源漏两端为欧姆接触，对应的晶体管的导通电流ION约为20μA/μm。当VG减小到负阈值电压(约-30V)时，电流会从导通状态突然切换为关断状态，此时的电流为几十皮安数量级。这个数量级的电流可以解释为电路噪声，电流已经达到了仪器的测试极限。当VG从-36V开始增加到负阈值电压以上时，电流会突然恢复为导通状态。这个行为与n型MOSFET相似。同样的，当VG增大到正阈值电压(约30V)时，电流也会从导通状态突然切换为关断状态。当VG从+36V开始减小到正阈值电压以下时，电流会突然恢复为导通状态。这个行为与p型MOSFET相似。在50mV的源漏电压下，源漏电流在晶体管开闭状态下呈现出106数量级的变化。同时，从亚阈值区域开始时就发生突然切换。
图5是基于铁电纳米空隙的旁栅结构陡峭亚阈值摆幅双极型晶体管的亚阈值摆幅与源漏电流关系曲线(SS-IDS)。这个曲线是从图4中(a)的n型晶体管的转移特性曲线提取的。阴影部分内是方形，阴影部分指的是SS小于60mV/dec的部分，可以发现，跨越5个数量级电流变化下的平均SS为31mV/dec，最小的亚阈值摆幅为13.23mV/dec。
如图6所示，基于铁电纳米空隙的顶栅结构陡峭亚阈值摆幅双极型晶体管，包括：衬底601、缓冲层602、导电薄膜层603、铁电介质薄膜层604、栅极605、顶栅控制信号单元606和源漏信号输入单元607。所述衬底为缓冲层、导电薄膜层、铁电介质薄膜层及栅极提供支撑作用。所述缓冲层位于衬底表面，用来缓解衬底对导电薄膜层的应力束缚，以便导电薄膜中纳米空隙可以自由开闭。所述导电薄膜层位于缓冲层上方，两端分别作为晶体管的源极和漏极。铁电介质薄膜层位于导电薄膜层的上方，用来提供控制纳米空隙开闭的应变。栅极制作在铁电介质薄膜上层，与所述顶栅控制信号单元连接。通过顶栅控制信号单元施加循环电压脉冲，铁电介质薄膜中的铁电畴会在电场作用下发生反复翻转。由畴翻转产生的应变会在第一电极上会产生纳米空隙608，并且空隙可以在顶栅控制信号单元单元的控制下进行可逆的开闭。
所述衬底为单晶硅片(Si)，可以为缓冲层、导电薄膜层、铁电介质薄膜层及栅极提供支撑作用。所述缓冲层位于衬底表面，在导电薄膜层与衬底之间增加杨氏模量较小、脆性与延展性适中的缓冲层，如疏松氧化铝(Al2O3)薄膜，厚度为40nm-300nm。所述导电薄膜层位于缓冲层上方，两端分别作为晶体管的源极和漏极。需要选择脆性与延展性适中的材料，如MnAl、FePt、FeNi、MnPt等。厚度约为5nm-10nm。铁电介质薄膜层位于导电薄膜层的上方，在电场作用下，铁电材料中的铁电畴会发生不均匀的翻转，由此可能会出现局部应力的释放。选择钛酸钡(BaTiO3)薄膜(厚度范围为60nm-300nm)作为铁电介质薄膜层。根据目前制备工艺，一般需要首先制备一层钛酸锶(SrTiO3)薄膜(厚度约10nm)作为缓冲层，然后在SrTiO3上生长BaTiO3薄膜。同样，满足所需条件的铪锆氧(HfxZr1-xO2，HZO)薄膜也可以作为铁电介质薄膜层，厚度约为15nm。
栅极制作在铁电介质薄膜上层，与所述顶栅控制信号单元连接。栅极材料可以选择Au、Cr、Ti等，厚度约为50nm-100nm。所述顶栅控制信号单元，一端与栅极连接，另一端与导电薄膜层的一端连接。所述源漏信号输入单元，两端分别与导电薄膜层的两端(源极和漏极)连接。通过顶栅控制信号单元施加循环电压脉冲，铁电介质薄膜层中铁电畴在电场的作用下会发生不均匀翻转，由此产生的局部大应变会在导电薄膜层中产生纳米空隙608，并且可以通过栅极电压有效控制纳米空隙的状态。当空隙为打开状态时，源漏两端为完全绝缘状态；当空隙为闭合状态时，源漏两端为欧姆接触低阻状态。
顶栅控制信号单元施加零电压时，导电薄膜层中的纳米空隙为闭合状态，此时源漏信号输入单元读取的电流为晶体管的导通电流(ION)，晶体管呈现开启状态。
顶栅控制信号单元施加正(或负)电压达到正(或负)阈值电压时，导电薄膜层中的纳米空隙瞬间打开。在栅极电压的绝对值大于阈值电压的绝对值期间，纳米空隙维持打开状态，此时源漏信号输入单元读取的电流为晶体管的关断电流(IOFF)，晶体管呈现关闭状态。其中，阈值电压的绝对值大概为(0.5V-5V)。
当顶栅控制信号单元的输出电压从正(或负)高压回归到零电压时，导电薄膜层中的纳米空隙恢复为闭合状态，此时源漏信号输入单元读取的电流恢复为晶体管的导通电流(ION)，晶体管恢复为开启状态。
顶栅结构晶体管的工作原理为：基于铁电畴不均匀翻转产生的局部大应变导致的纳米空隙的顶栅结构晶体管也具有陡峭亚阈值摆幅的优势。同时，顶栅结构晶体管还具有更低的栅极控制电压(小于1V)、与传统CMOS工艺兼容以及有望实现更高的集成密度等优势。
顶栅结构晶体管的制备方法，包括：通过原子层沉积(ALD)等工艺在支撑衬底上生长一层缓冲层(Al2O3)；之后通过磁控溅射或电子束蒸发等镀膜方式在缓冲层上生长合适厚度的导电薄膜层；然后再由原子层沉积(ALD)等工艺在导电薄膜层上生长铁电介质薄膜层；再次通过磁控溅射或电子束蒸发等镀膜方式在铁电介质薄膜层上生长金属栅极；之后利用电子束曝光或光刻进行图案转移；利用离子束刻蚀的方式精确去除源极和漏极导电薄膜层上方的所有材料，暴露出源极与漏极位置。器件之间以及电极之间的绝缘根据实际情况进行合理的工艺处理。电极的电学接触通过引线键合机键合铝线的方式来实现，之后再与顶栅控制信号单元和源漏信号输入单元对应输入端口进行连接。
如图7所示，基于铁电纳米空隙的顶栅结构陡峭亚阈值摆幅双极型晶体管的翻转电压与铁电介质层厚度的关系。根据实验测试数据(厚度为500μm时)，利用仿真软件进行电场模拟计算。可以发现，翻转阈值电压随铁电介质层厚度的减小而减小。当铁电介质层厚度减小到500nm时，可以通过低于1V的栅压来控制晶体管的状态。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管，其特征在于，包括由下至上依次设置的衬底(601)、缓冲层(602)、导电薄膜层(603)、铁电介质薄膜层(604)和栅极(605)，以及顶栅控制信号单元(606)和源漏信号输入单元(607)；
所述顶栅控制信号单元(606)一端与栅极(605)连接，另一端与串联支路连接；
所述源漏信号输入单元(607)的两端分别与导电薄膜层(603)的源极和漏极连接，形成串联支路；所述源漏信号输入单元(607)，用于读取陡峭亚阈值摆幅双极型晶体管的电流；
所述顶栅控制信号单元(606)，用于施加循环电压脉冲，在导电薄膜层(603)中产生纳米空隙(608)，通过输出电压产生垂直电场进而控制导电薄膜层(603)中纳米空隙(608)的开闭。
2.如权利要求1所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述顶栅控制信号单元(606)输出为零电压时，导电薄膜层(603)中纳米空隙(608)为闭合状态，此时，源漏信号输入单元(607)用于读取陡峭亚阈值摆幅双极型晶体管的导通电流，晶体管呈现开启状态。
3.如权利要求1所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述顶栅控制信号单元(606)输出的电压绝对值高于阈值电压时，导电薄膜层(603)中纳米空隙(608)为打开状态，此时，源漏信号输入单元(607)用于读取陡峭亚阈值摆幅双极型晶体管的关断电流，晶体管呈现关闭状态。
4.如权利要求3所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述顶栅控制信号单元(606)输出为正电压且正电压达到正阈值电压时，导电薄膜层(603)中纳米空隙(608)瞬间打开，在电压大于正阈值电压期间，纳米空隙维持打开状态。
5.如权利要求3所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述顶栅控制信号单元(606)输出为负电压且负电压达到负阈值电压时，导电薄膜层(603)中纳米空隙(608)瞬间打开，在电压小于负阈值电压期间，纳米空隙维持打开状态。
6.如权利要求1-5任一所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述铁电介质薄膜层的厚度小于等于500nm，晶体管的阈值电压小于1V。
7.如权利要求1-6任一所述的陡峭亚阈值摆幅双极型晶体管的制备方法，其特征在于，包括：
通过原子层沉积工艺在衬底上生长一层缓冲层，之后通过磁控溅射或电子束蒸发在缓冲层上生长导电薄膜层，然后再由原子层沉积工艺在导电薄膜层上生长铁电介质薄膜层；再次通过磁控溅射或电子束蒸发在铁电介质薄膜层上生长栅极；
利用离子束刻蚀的方式去除导电薄膜层中源极和漏极上方的所有材料，暴露出源极与漏极位置，源漏信号输入单元的两端分别通过引线键合机键合铝线与导电薄膜层的源极和漏极连接，形成串联支路，顶栅控制信号单元一端与栅极通过引线键合机键合铝线连接，另一端与串联支路连接。
8.一种基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管，其特征在于，包括：第一金属电极、第二金属电极、第一导电薄膜、第二导电薄膜、铁电材料、旁栅控制信号单元和源漏信号输入单元；
所述第一导电薄膜和第二导电薄膜均位于铁电材料上方，第一金属电极位于第一导电薄膜上方，第二金属电极位于第二导电薄膜上方，第一金属电极和第一导电薄膜的尺寸相同，第二金属电极和第二导电薄膜的尺寸相同，第二金属电极和第二导电薄膜组成电极，第一金属电极和第一导电薄膜组成旁栅，电极和旁栅间隔距离为300nm-1μm；
所述源漏信号输入单元的两端分别与电极的源极和漏极连接，形成串联支路，所述源漏信号输入单元，用于读取陡峭亚阈值摆幅双极型晶体管的电流；
所述旁栅控制信号单元一端与旁栅连接，另一端与串联支路连接，用于施加循环电压脉冲，在电极中产生纳米空隙，通过输出电压产生垂直电场进而控制电极中纳米空隙的开闭。
9.如权利要求8所述的陡峭亚阈值摆幅双极型晶体管，其特征在于，所述铁电材料为具有应变易失特性的铁电材料，具有应变易失特性的铁电材料中的铁电畴在垂直方向电场的作用下进行面内与面外方向的易失翻转。
10.如权利要求8或9所述的陡峭亚阈值摆幅双极型晶体管的制备方法，其特征在于，包括：
通过磁控溅射或电子束蒸发在铁电材料上生长导电薄膜、金属电极；之后利用电子束曝光和离子束刻蚀的方式制备出平行分布的电极和旁栅；源漏信号输入单元的两端分别通过引线键合机键合铝线与电极的源极和漏极连接，形成串联支路，旁栅控制信号单元一端与旁栅通过引线键合机键合铝线连接，另一端与串联支路连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210604495.3A CN114975630A (zh) | 2022-05-27 | 2022-05-27 | 基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210604495.3A CN114975630A (zh) | 2022-05-27 | 2022-05-27 | 基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114975630A true CN114975630A (zh) | 2022-08-30 |
Family
ID=82957608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210604495.3A Pending CN114975630A (zh) | 2022-05-27 | 2022-05-27 | 基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114975630A (zh) |
-
2022
- 2022-05-27 CN CN202210604495.3A patent/CN114975630A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wong et al. | Negative capacitance transistors | |
| Ram et al. | Low-power resistive memory integrated on III–V vertical nanowire MOSFETs on silicon | |
| Ghosh et al. | Investigation of electrical characteristics in a ferroelectric L-patterned gate dual tunnel diode TFET | |
| Salvatore et al. | Modeling the temperature dependence of fe-FET static characteristics based on Landau's theory | |
| CN102569066B (zh) | 栅控二极管半导体器件的制备方法 | |
| Lee et al. | Effect of femtosecond laser postannealing on a-IGZO thin-film transistors | |
| JP2010205765A (ja) | 自己整合半導体トランジスタの製造方法 | |
| KR20100091598A (ko) | 나노소자 논리회로 및 그 제조방법 | |
| US20240055529A1 (en) | Thin film semiconductor switching device | |
| US11636324B2 (en) | Gaussian synapses for probabilistic neural networks | |
| KR101904383B1 (ko) | 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법 | |
| Kobayashi et al. | Scaling to 50-nm C-axis aligned crystalline In-Ga-Zn oxide FET with surrounded channel structure and its application for less-than-5-nsec writing speed memory | |
| KR100444270B1 (ko) | 음 미분 전도도를 갖는 반도체 소자의 제조 방법 | |
| CN108767015B (zh) | 场效应晶体管及其应用 | |
| CN114975630A (zh) | 基于铁电纳米空隙的陡峭亚阈值摆幅双极型晶体管及制备方法 | |
| CN112292762B (zh) | 隧穿场效应晶体管 | |
| Chandan et al. | A fair comparison of the performance of charge plasma and electrostatic tunnel FETs for low-power high-frequency applications | |
| CN108376711B (zh) | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 | |
| Orak et al. | Utilizing embedded ultra-small Pt nanoparticles as charge trapping layer in flashristor memory cells | |
| RU2626392C1 (ru) | Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки | |
| CN108511519B (zh) | 基于二维薄膜的超陡亚阈值摆幅场效应晶体管及制备方法 | |
| Wang et al. | High-performance Ta2O5-based resistive random-access memory with embedded graphene quantum dots and Pt–Ag composite active layer | |
| Son et al. | Impacts of bottom-gate bias control for low-voltage memory operations of charge-trap memory thin film transistors using oxide semiconductors | |
| WO2019114408A1 (en) | Field effect transistor, method of fabricating field effect transistor, and electronic device | |
| CN114530418B (zh) | 基于沟道掺杂调控的隧穿晶体管的三态反相器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |