JP6421169B2 - 疲労特性および破壊特性が改善された強誘電体キャパシタ - Google Patents

疲労特性および破壊特性が改善された強誘電体キャパシタ Download PDF

Info

Publication number
JP6421169B2
JP6421169B2 JP2016500720A JP2016500720A JP6421169B2 JP 6421169 B2 JP6421169 B2 JP 6421169B2 JP 2016500720 A JP2016500720 A JP 2016500720A JP 2016500720 A JP2016500720 A JP 2016500720A JP 6421169 B2 JP6421169 B2 JP 6421169B2
Authority
JP
Japan
Prior art keywords
polymer
ferroelectric
blend
ferroelectric material
vdf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016500720A
Other languages
English (en)
Other versions
JP2016519690A5 (ja
JP2016519690A (ja
Inventor
カーン,モド・エイ
アルシャリーフ,フサム・エヌ
オデー,イハブ・エヌ
アルマドーン,マーモッド・エヌ
Original Assignee
サウジ・ベーシック・インダストリーズ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サウジ・ベーシック・インダストリーズ・コーポレーション filed Critical サウジ・ベーシック・インダストリーズ・コーポレーション
Publication of JP2016519690A publication Critical patent/JP2016519690A/ja
Publication of JP2016519690A5 publication Critical patent/JP2016519690A5/ja
Application granted granted Critical
Publication of JP6421169B2 publication Critical patent/JP6421169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50Bistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/141Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Organic Insulating Materials (AREA)
  • Processes Of Treating Macromolecular Substances (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Description

関連出願の相互参照
本出願は、2013年9月10日に出願された米国仮特許出願第61/876,033号、2013年8月16日に出願された米国仮特許出願第61/866,882号、2013年3月14日に出願された米国仮特許出願第61/784,011号の利益を主張するものである。優先権を主張して3つの発明は参照により本明細書に援用される。
本発明は、一般に、不揮発性メモリおよびエネルギー蓄積用途に用いる、疲労特性および絶縁破壊特性が改善された強誘電体材料に関する。この材料は、特性の改善を可能にするポリマーブレンドを含む。
メモリシステムは、パーソナルコンピュータシステム、組み込みプロセッサベースのシステム、映像処理回路、携帯電話など多くの電子製品で、データ、プログラムコードおよび/または他の情報を記憶するのに用いられる。電子装置のメモリセルにとって重要な特性は、低コスト、不揮発性、高密度、書き込み能力、低消費電力、高速性である。従来のメモリソリューションには、読み出し専用メモリ(ROM)、プログラマブル読み出し専用メモリ(PROM)、電気的プログラマブルメモリ(EPROM)、電気的消去可能プログラマブル読み出し専用メモリ(EEPROM)、ダイナミックランダムアクセスメモリ(DRAM)およびスタティックランダムアクセスメモリ(SRAM)などがある。
ROMは比較的低コストだが、書き換えができない。PROMは電気的にプログラム可能だが、書き込みサイクルは1回のみである。EPROMはROMやPROMと比べると読み出しサイクルは速いが、消去に比較的時間がかかり、信頼できる読み出し/書き込みサイクルの回数が少ない。EEPROM(または「フラッシュ」)は安価で消費電力が少ないが、書き込みサイクル(ms)に時間がかかり、DRAMやSRAMと比べて相対速度が遅い。フラッシュも、読み出し/書き込みサイクルの回数が限られているため、長期信頼性が低い。ROM、PROM、EPROMおよびEEPROMはすべて不揮発性、つまりメモリへの電力が停止しても、メモリセルに保存された情報が保持される。
DRAMは、キャパシタとして機能するトランジスタゲートに電荷を蓄積するが、数ミリ秒ごとに電気的にリフレッシュさせなければならず、キャパシタが放電する前に記憶内容を「リフレッシュ」させる別の回路が必要となるため、システム設計が複雑である。SRAMはリフレッシュさせる必要がなく、DRAMに比べて速いが、密度が低く、DRAMより高価である。SRAMもDRAMも揮発性、つまりメモリへの電力が停止すると、メモリセルに保存された情報が失われてしまう。
したがって、既存の技術は、不揮発性であれば、ランダムアクセスが不可能で、低密度、高コストなうえに、回路機能の信頼性が高い書き込みをくり返し行う能力に限界があり、揮発性であれば、システム設計が複雑かまたは低密度である。これらの欠点に取り組んだ技術の1つに、強誘電体キャパシタの強磁性領域を利用して不揮発性メモリセルを作成する、強磁性RAM(FRAM(登録商標))がある。
これらのキャパシタは、強誘電体ポリマー層で隔てられた2枚の平行導電板を用いて作製される。強誘電体ポリマー層は、本質的に、向かい合う電界によってくり返し反転させることのできる永久電気分極を含む絶縁膜の薄層である。その結果、強誘電体キャパシタは2つの潜在的不揮発性状態を有する。これは、デジタルメモリにおける2つの2値論理レベルに対応して、電力なしで維持できる。強誘電体キャパシタは、ポリフッ化ビニリデン(PVDF−TrFE)コポリマーを、その大きな分極値、電気特性および材料特性ゆえに強誘電材料として用いることが多い。
強誘電体キャパシタはエネルギー蓄積機能も備える。導電板全体に電圧を印加すると、強誘電体の電界が電荷を移動させ、それによりエネルギーを蓄積する。強誘電体キャパシタによって蓄積されるエネルギーの量は、絶縁材料の誘電率と膜の寸法(総面積と厚さ)に依存し、キャパシタが蓄積できるエネルギーの総量を最大限にするには、膜の誘電率と破壊電圧を最大限に、膜の厚さを最小限にする。
強誘電体キャパシタは、メモリセルやエネルギー蓄積にとって重要な特性に対応している一方で、耐久性が低いことが多い。例えば、スイッチングサイクルやストレスサイクルのくり返しによる疲労は、こうしたキャパシタの主たる損傷機構である。強誘電体キャパシタでは、疲労は、スイッチングのくり返しと強誘電体分極特性の劣化によって残留分極値を低下させる現象である。具体的には、電極からの電荷注入が、結晶境界や結晶欠陥でトラップされることが多いため、強誘電体スイッチングが阻害され、疲労速度が上がる。
Naber et al.,Adv.Mater.2010,22,933 Asadi et al.Adv.Funct.Mater.2011,21,1887 Khan et al.Adv.Funct.Mater.2012,23,2145 Li et al.,Macromolecules.2012,45,7477 Li et al.,Adv.Funct.Mater.2012,22,2750 Park et al.,IEEE.T.DIELECT.EL.IN.2010,17,1135 Khan et al.,Org.Electron.2011,12,2225 Tajitsu et al.,Jpn.J.Appl.Phys.1987,26,554 Bhansali et al.,Org.Electron.2012,13,1541 Naber et al.,Adv.Mater.2010,22,933 Zeng et al.,Chinese.J.Polym.Sci.2009,27,479〜485 Prabu et al.,Vib.Spectrosc.2009,49,101 Reynolds et al.,Macromolecules. 1989,22,1092 Khan et al.,1989 S.B.Gajbhiye、IJMER.2012,2,941 Kim et al.,Nanotechnology.2005,16,S382 Shimizu et al.,Biosci.Biotechnol.Biochem.2001,65,990 Lee et al.,Appl.Phys.Lett.2009,94,093304 Noh et al.,Appl.Phys.Lett.2007,90,253504 Furukawa et al.,IEEE.T.DIELECT.EL.IN.2006,13,1120 Jung et al.,J.Appl.Phys.2010,108,102810 Khan et al.,Appl.Phys.Lett.2012,101,143303 Ducharme et al.,Nature.1998,391,874 Li et al.,Nat.Mater.2013, 1 Zhang et al.,J.Phys.D.Appl.Phys.2011, 44, 155501 Fujisaki et al.,Appl.Phys.Lett.2007, 90, 162902 Zhu et al.,IEEE.T.DIELECT.EL.IN.2010,17,1172 Zhu et al.,J.Appl.Phys.2011,110,024109 Zeller,IEEE.T.ELECTR.INSUL.1987,22,115
強誘電体キャパシタの耐久性の低さに伴う問題の解決策が明らかにされている。解決策は、強誘電材料を発見し、これをキャパシタに使用することである。この材料は、既存の強誘電材料と比べて耐久性が向上している。
ある特定の態様では、少なくとも2種のポリマーのポリマーブレンドを含む強誘電材料を開示しており、第1のポリマーは強誘電体ポリマーであり、第2のポリマーは誘電率が低い。ポリマーブレンドは、強誘電体ポリマーの結晶性または半結晶性ポリマーマトリクスと、第2のポリマーを含む複数のアモルファスナノ構造とを含むことができ、複数のアモルファスナノ構造がポリマーマトリクス内に含まれて(例えば、埋め込まれて)いる。複数のナノ構造は、電荷(例えば、正電荷、負電荷など)を蓄積する電荷トラップ領域として機能できる。複数のナノ構造の大きさ(例えば、幅もしくは高さ、またはその両方)および/または数は、ポリマーブレンドに添加される第2のポリマーの重量に応じて決めることができる。第2のポリマーを含むナノ構造の形状はさまざまであってよい。ある特定の態様では、そのようなナノ構造は、実質的に球形(例えば、ナノスフィア)であってよい。さらに、ナノ構造はポリマーマトリクス全体に均一に分散させることができる。ポリマーブレンドは、共通の溶媒に少なくとも2種のポリマーが溶解した溶液ブレンドか、または、著しく熱劣化させずに2種のポリマーを溶融できる共通の押出温度で溶融ブレンドを押し出して得られる溶融ブレンドであってよい。例えば、溶融ブレンドを得るために用いる温度は、少なくとも2種のポリマーそれぞれの融点より高く、熱劣化温度より低くてよい。強誘電体ポリマーは、ポリ(フッ化ビニリデン−三フッ化エチレン)(P(VDF−TrFE))などのコポリマーであってよい。そのようなコポリマーにおけるVDFとTrFEのモル比は、約80:20、77:23、75:25、70:30または55:45であってよい。いくつかの例では、第2のポリマーの誘電率は、約1〜約3、つまり約1、2または3であってよい。特定の態様では、第2のポリマーは、ポリフェニレンエーテルのポリマー、コポリマーまたはターポリマーであってよい。ポリフェニレンエーテルの構造は以下の通りであってよい。
上式で、1ユニットの酸素エーテル原子は、次の隣接するユニットのベンゼン核と結合しており、R1とR2は、それぞれ水素、ハロゲン、炭化水素ラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素ラジカル、炭化水素オキシラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素オキシラジカル、または置換もしくは非置換のフェニル基である。ポリマーの長さ(またはその分子量)は、ポリマーが溶媒に確実に溶解するように、好きに変化させることができる。別の例では、第2のポリマーは、ポリカーボネートのポリマー、コポリマーまたはターポリマーであってよい。いくつかの態様では、強誘電体ポリマーは、ポリフッ化ビニリデン(PVDF)、ポリ(フッ化ビニリデン−四フッ化エチレン)コポリマー(P(VDF−TrFE))またはポリ(フッ化ビニリデン−co−ヘキサフルオロプロペン)(P(VDF−HFP)であってよい。共通の溶媒は、メチルエチルケトン、シクロヘキサン、ヘキサノン、または第1のポリマーと第2のポリマーの両方を溶解できる割合で少なくとも2種の溶媒を含む溶媒であってよい。強誘電材料は膜、液体またはゲルの形態であってよい。膜は厚さが20nm〜10μm、または厚さが20、30、40、50、100、200、300、400、500、600、700、800もしくは900nmもしくは1、2、3、4、5、6、7、8、9もしくは10μmであってよい。膜は単一の単層膜であってよい。特定の例では、強誘電体ポリマーは結晶性または半結晶性の形態であってよく、第2のポリマーは、アモルファス、半結晶性または結晶性の形態であってよい。強誘電材料は、1〜50重量%または1〜25重量%、1〜8重量%または6〜8重量%の第2のポリマーを含むことができる。ある態様では、強誘電材料はP(VDF−TrFE)よりも大きな破壊強度を有する。別の例では、強誘電材料の電気破壊強度は、少なくとも、強誘電材料中に存在する第2のポリマーの重量に依存する。一態様では、強誘電材料は、少なくとも約250MV/mの破壊強度および/または2超の誘電率を有する。強誘電材料は、50、60、70、80、90、100、110、120、130、140もしくは150℃、またはその任意の範囲(例えば、50〜150℃)で熱的に安定できる。強誘電材料の疲労特性は、材料に含まれる第2のポリマーの少なくとも重量に依存していてよい。強誘電材料は、10Hzで、室温から80℃まで、または50℃超から80℃までで、分極変化が5%未満の安定した分極を示すことができる。
本発明の別の態様では、本発明の強誘電材料を含む強誘電体キャパシタを開示する。この強誘電体キャパシタは、第1の導電材料と第2の導電材料とを含むことができ、強誘電材料の少なくとも一部は、第1の導電材料の少なくとも一部と第2の導電材料の少なくとも一部との間に配置されている。第1および/または第2の導電材料は、金属、例えば白金、金、アルミニウム、銀もしくは銅、または金属酸化物、例えば酸化亜鉛などであってよい。いくつかの態様では、第1および/または第2の導電材料は、PEDOT:PSS、ポリアニリンまたはグラフェンなどであってよい。別の実施形態では、第1および/または第2の導電材料は、金属様導電基板、例えばインジウムドープ酸化スズ(ITO)を含むことができる。強誘電体キャパシタは基板上に構成することができる。基板はシリコン、プラスチック、紙であってよい。特定の態様では、基板は銀行券(例えば、紙幣、有価証券、または単に手形もしくは約束手形)であってよい。強誘電体キャパシタは、強誘電材料に含まれる第2のポリマーの少なくとも重量に依存する疲労特性を有することができる。特定の態様では、強誘電体キャパシタは、10Hzで、室温から80℃まで、または50℃超から80℃までで、分極変化が5%未満の安定した分極を示す。強誘電体キャパシタは、周波数100Hz、印加電界100MV/mのときに、106サイクル後に少なくとも20%、30%、45%もしくは50%、または最大60%の分極能を維持することができる。いくつかの実施形態では、強誘電体キャパシタは、周波数100Hz、印加電界100MV/mのときに、106サイクル後に少なくとも54%、60%、70%もしくは75%、または最大80%の分極能を維持することができる。
さらに別の実施形態では、本発明の強誘電材料または強誘電体キャパシタを含むプリント回路基板または集積回路を開示する。プリント回路基板または集積回路中の強誘電材料またはキャパシタは、通信回路、検知回路または制御回路の少なくとも一部に含まれていてよい。さらに、本発明の強誘電材料または強誘電体キャパシタを含む電子装置も予想される。
本発明の強誘電材料を作る方法も開示する。この方法は以下を含むことができる:(1)溶媒と強誘電体ポリマーと低誘電率ポリマーとを含む溶液を得るステップであって、強誘電体ポリマーと低誘電率ポリマーとを溶媒に溶解するステップ;(2)溶液を基板上に配置するステップ;(3)強誘電材料を得るのに十分な条件下で溶液を加熱またはアニールするステップ。溶液は、基板表面上に、スプレーコーティング、スピンコーティング、ドクターブレード法、ドロップキャスト法、インクジェット印刷またはグラビア印刷によって配置できる。加熱またはアニールするステップは、溶液を80〜170℃の温度に10分〜6時間さらすステップを含むことができる。ある例では、加熱またはアニールするステップは、溶液を40〜90℃の温度に20〜40分間、続いて80〜170℃の温度に10分〜6時間さらすステップを含むことができる。
また別の実施形態では、以下を含む、本発明の強誘電材料を作る方法を開示する:(1)強誘電体ポリマーと低誘電率ポリマーとを得るステップ;(b)強誘電体ポリマーと低誘電率ポリマーとを押出機でブレンドするステップ;(c)強誘電材料を得るのに十分な条件下で、強誘電体ポリマーと低誘電率ポリマーとを溶融押し出しするステップ。さらに、ステップ(b)または(c)またはその両方は、強誘電体ポリマーと低誘電率ポリマーとを、強誘電体ポリマーおよび低誘電率ポリマーの溶融温度より高く、熱劣化温度より低い温度にさらすステップを含むことができる。方法は、強誘電材料を基板(本出願に記載する基板および当技術分野で周知の基板など)上にキャストまたは配置するステップをさらに含むことができる。強誘電材料は、本明細書にわたって言及する厚さおよび参照により本出願に援用される厚さを有する膜にキャストまたは形成することができる。方法は、支持される強誘電材料を加熱またはアニールするステップをさらに含むことができる。加熱またはアニールするステップは、強誘電材料を80〜170℃の温度に10分〜6時間、または40〜90℃の温度に20〜40分間、続いて80〜170℃の温度に10分〜6時間さらすステップを含むことができる。
他の実施形態では、本発明の強誘電材料または強誘電体キャパシタの特定の疲労特性を得る方法を開示する。方法は、強誘電材料に特定量の第2のポリマーを添加することで、選択した、または目的とする特定の疲労特性を得るステップを含むことができる。
本発明の他の態様は、本発明の強誘電体キャパシタを含む不揮発性メモリセルからデータを読み出し、これにデータを書き戻す方法を含む。この方法は以下を含むことができる:(1)電圧を強誘電体キャパシタに印加するステップ;(2)電圧を所定量上昇させるステップ;(3)前記電圧を上昇させることによって生じる電荷信号を検出するステップであって、少なくとも一定の最小振幅を有する電荷信号が、第1の2値論理レベルを表す、予め設定した分極状態における変化を示すステップ;(4)分極状態が変化した場合に、前記強誘電体キャパシタに印加する電圧の極性を変えることによって、前記強誘電体キャパシタにおける前記予め設定した分極状態に戻すステップ。
本発明の他の態様では、本発明の強誘電体キャパシタを含む不揮発性メモリセルに書き込む方法も開示する。この方法は以下を含むことができる:(1)電圧を強誘電体キャパシタに印加するステップ;(2)前記電圧を所定量上昇させるステップ;(3)電圧を上昇させることによって生じる電荷信号を検出するステップであって、少なくとも一定の最小振幅を有する電荷信号が、第2の2値論理レベルを表す第2の分極状態への変化を示すステップ;(4)前記メモリセルが前記第2の2値論理レベルを表す場合に、前記第2の分極状態を維持するステップ;(5)メモリセルが第1の2値論理レベルを表す場合に、前記強誘電体キャパシタに印加する電圧の極性を変えることによって、第1の2値論理レベルを表す第1の分極状態に戻すステップ。
本発明のさらなる実施形態では、本発明の強誘電体キャパシタを有する電源から回路を分離する方法を開示する。方法は、電源電圧ラインと接地電圧ラインとの間に強誘電体キャパシタを配置するステップを含むことができ、強誘電体キャパシタが、電源電圧ラインと接地電圧ラインとに結合されており、かつ、電源電圧と接地電圧とによって発生する電源ノイズの低減が実現される。
本発明の強誘電体キャパシタを含むエネルギー蓄積回路を作動させる方法も開示する。この蓄積回路は、一次電源からの電力が利用できないときに、消費装置に電力を供給する。この方法は以下を含むことができる:(1)強誘電体キャパシタの目標エネルギー準位を定めるステップであって、目標エネルギー準位が、強誘電材料に含まれる第2のポリマーの選択された材料重量パーセントに基づくステップ;(2)強誘電体キャパシタを充電するステップ;(3)充電中に、強誘電体キャパシタに蓄積される最初のエネルギー量を測定するステップ;(4)キャパシタに蓄積された最初のエネルギー量が目標エネルギー準位に達すると、強誘電体キャパシタの充電を終了するステップ;(5)一次電源からの電力が利用できなくなると、キャパシタが消費装置に放電するステップ。
実施形態1〜61も以下の通り開示する。実施形態1は、少なくとも2種のポリマーのポリマーブレンドを含む強誘電材料に関し、第1のポリマーは強誘電体ポリマーであり、第2のポリマーは誘電率が低い。実施形態2は実施形態1の強誘電材料であり、ポリマーブレンドは、共通の溶媒に少なくとも2種のポリマーが溶解した溶液ブレンドである。実施形態3は実施形態2の強誘電材料であり、共通の溶媒は、メチルエチルケトン、シクロヘキサン、ヘキサノン、または第1のポリマーと第2のポリマーの両方を溶解できる割合で少なくとも2種の溶媒を含む溶媒である。実施形態4は実施形態1の強誘電材料であり、ポリマーブレンドは溶融ブレンドである。実施形態5は実施形態4の強誘電材料であり、溶融ブレンドを得るために用いる温度は、少なくとも2種のポリマーそれぞれの融点より高く、熱劣化温度より低い。実施形態6は実施形態1〜5のうちいずれか1つの強誘電材料であり、強誘電体ポリマーはコポリマーである。実施形態7は実施形態6の強誘電材料であり、コポリマーはフッ化ビニリデン−三フッ化エチレン(P(VDF−TrFE))である。実施形態8は実施形態7の強誘電材料であり、VDFとTrFEのモル比は、約80:20、77:23、75:25、70:30または55:45である。実施形態9は実施形態1〜8のうちいずれか1つの強誘電材料であり、第2のポリマーの誘電率は約1〜3である。実施形態10は実施形態9の強誘電材料であり、第2のポリマーは、ポリフェニレンのポリマー、コポリマーもしくはターポリマー、またはポリカーボネートのポリマー、コポリマーもしくはターポリマーである。実施形態11は実施形態10の強誘電材料であり、ポリフェニレンエーテルは以下の構造を有する。
上式で、1ユニットの酸素エーテル原子は、次の隣接するユニットのベンゼン核と結合しており、R1とR2は、それぞれ水素、ハロゲン、炭化水素ラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素ラジカル、炭化水素オキシラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素オキシラジカル、または置換もしくは非置換のフェニル基である。実施形態12は実施形態11の強誘電材料であり、ポリフェニレンエーテルはポリ(2,6−ジメチル−1,4−フェニレンオキシド)である。実施形態13は実施形態11の強誘電材料であり、ポリフェニレンエーテルはNoryl(登録商標)SA90樹脂またはNoryl(登録商標)SA9000樹脂またはその組み合わせである。実施形態14は実施形態1〜13のうちいずれか1つの強誘電材料であり、強誘電体ポリマーは、ポリフッ化ビニリデン(PVDF)、ポリ(フッ化ビニリデン−四フッ化エチレン)コポリマー(P(VDF−TrFE))またはポリ(フッ化ビニリデン−co−ヘキサフルオロプロペン)(P(VDF−HFP)である。実施形態15は実施形態1〜14のうちいずれか1つの強誘電材料であり、材料は膜である。実施形態16は実施形態15の強誘電材料であり、膜の厚さは20nm〜10μmである。実施形態17は実施形態15または16の強誘電材料であり、膜は単一の単層膜である。実施形態18は実施形態1〜17のうちいずれか1つの強誘電材料であり、強誘電体ポリマーは結晶性または半結晶性の形態である。実施形態19は実施形態1〜18のうちいずれか1つの強誘電材料であり、第2のポリマーは、アモルファス、半結晶性または結晶性の形態である。実施形態20は実施形態1〜19のうちいずれか1つの強誘電材料であり、ポリマーブレンドは、強誘電体ポリマーの結晶性または半結晶性ポリマーマトリクスと、第2のポリマーを含む複数のアモルファスナノ構造とを含み、複数のアモルファスナノ構造がポリマーマトリクス内に含まれている。実施形態21は実施形態20の強誘電材料であり、複数のナノ構造は、電荷を蓄積できる電荷トラップ領域である。実施形態22は実施形態20または21の強誘電材料であり、複数のナノ構造の大きさおよび数は、ポリマーブレンドに含まれる第2のポリマーの重量に依存する。実施形態23は実施形態20〜22のうちいずれか1つの強誘電材料であり、複数のアモルファスナノ構造はナノスフィアである。実施形態24は実施形態1〜23のうちいずれか1つの強誘電材料であり、材料は液体、ゲルまたは溶融物である。実施形態25は実施形態1〜24のうちいずれか1つの強誘電材料であり、材料は、1〜50重量%または1〜25重量%、1〜8重量%または6〜8重量%の第2のポリマーを含む。実施形態26は実施形態1〜25のうちいずれか1つの強誘電材料であり、材料はP(VDF−TrFE)よりも大きい破壊強度を有する。実施形態27は実施形態1〜26のうちいずれか1つの強誘電材料であり、材料の電気破壊強度は、材料に含まれる第2のポリマーの少なくとも重量に依存する。実施形態28は実施形態1〜27のうちいずれか1つの強誘電材料であり、強誘電材料は、少なくとも約250MV/mの破壊強度および/または2超の誘電率を有する。実施形態29は実施形態1〜28のうちいずれか1つの強誘電材料であり、材料は、50、60、70、80、90、100、110、120、130、140もしくは150℃、またはその任意の範囲で熱的に安定している。実施形態30は実施形態1〜29のうちいずれか1つの強誘電材料であり、材料の疲労特性は、材料に含まれる第2のポリマーの少なくとも重量に依存する。実施形態31は実施形態1〜30のうちいずれか1つの強誘電材料であり、材料は、10Hzで、室温から80℃まで、または50℃超から80℃までで、分極変化が5%未満の安定した分極を示す。実施形態32は実施形態1〜31のうちいずれか1つの強誘電材料と第1の導電材料と第2の導電材料とを含む強誘電体キャパシタであり、強誘電材料の少なくとも一部は、第1の導電材料の少なくとも一部と第2の導電材料の少なくとも一部との間に配置されている。実施形態33は実施形態32の強誘電体キャパシタであり、第1および/または第2の導電材料は、金属、例えば白金、金、アルミニウム、銀もしくは銅、または金属酸化物、例えば酸化亜鉛などである。実施形態34は、実施形態32〜33のうちいずれか1つの強誘電体キャパシタであり、第1および/または第2の導電材料は、PEDOT:PSS、ポリアニリン、グラフェン、導電性ミクロ構造もしくはナノ構造、または、基板、例えばポリマー基板の表面上に構成もしくは内蔵された導電性ミクロ構造もしくはナノ構造の層もしくは膜を含む。実施形態35は実施形態32〜34のうちいずれか1つの強誘電体キャパシタであり、第1および/または第2の導電材料は、金属様導電基板、例えばインジウムドープ酸化スズ(ITO)を含む。実施形態36は実施形態32〜35のうちいずれか1つの強誘電体キャパシタであり、強誘電体キャパシタは基板上に構成されている。実施形態37は実施形態36の強誘電体キャパシタであり、基板はシリコン、プラスチック、紙であるか、または基板は銀行券である。実施形態38は実施形態32〜37のうちいずれか1つの強誘電体キャパシタであり、キャパシタは、強誘電材料に含まれる第2のポリマーの少なくとも重量に依存する疲労特性を有する。実施形態39は実施形態32〜38のうちいずれか1つに記載の強誘電体キャパシタであり、キャパシタは、10Hzで、室温から80℃まで、または50℃超から80℃までで、分極変化が5%未満の安定した分極を示す。実施形態40は実施形態32〜39のうちいずれか1つの強誘電体キャパシタであり、キャパシタは、周波数100Hz、印加電界100MV/mのときに、106サイクル後に少なくとも20%、30%、45%もしくは50%、または最大60%の分極能を維持する。実施形態41は実施形態32〜40のうちいずれか1つの強誘電体キャパシタであり、キャパシタは、周波数100Hz、印加電界100MV/mのときに、106サイクル後に少なくとも54%、60%、70%もしくは75%、または最大80%の分極能を維持することができる。実施形態42は、実施形態1〜31のうちいずれか1つの強誘電材料、または実施形態32〜41のうちいずれか1つの強誘電体キャパシタを含むプリント回路基板である。実施形態43は実施形態42のプリント回路基板であり、強誘電材料またはキャパシタは、通信回路、検知回路または制御回路の少なくとも一部に含まれている。実施形態44は、実施形態1〜31のうちいずれか1つの強誘電材料、または実施形態32〜41のうちいずれか1つの強誘電体キャパシタを含む集積回路である。実施形態45は実施形態44の集積回路であり、強誘電材料またはキャパシタは、通信回路、検知回路または制御回路の少なくとも一部に含まれている。実施形態46は、実施形態1〜31のうちいずれか1つの強誘電材料、または実施形態32〜41のうちいずれか1つの強誘電体キャパシタを含む電子装置である。実施形態47は、以下を含む、実施形態1〜31のうちいずれか1つの強誘電材料を作る方法である:(a)溶媒と強誘電体ポリマーと低誘電率ポリマーとを含む溶液を得るステップであって、強誘電体ポリマーと低誘電率ポリマーとを溶媒に溶解するステップ;(b)溶液を基板上に配置するステップ;(c)強誘電材料を得るのに十分な条件下で溶液を加熱またはアニールするステップ。実施形態48は実施形態47の方法であり、溶液は、基板の表面上に、スプレーコーティング、スピンコーティング、ドクターブレード法、ドロップキャスト法、インクジェット印刷またはグラビア印刷によって配置される。実施形態49は実施形態47または48の方法であり、加熱またはアニールするステップは、溶液を80〜170℃の温度に10分〜6時間さらすステップを含む。実施形態50は実施形態49の方法であり、加熱またはアニールするステップは、溶液を40〜90℃の温度に20〜40分間、続いて80〜170℃の温度に10分〜6時間さらすステップを含む。実施形態51は、以下を含む、実施形態1〜31のうちいずれか1つの強誘電材料を作る方法である:(a)強誘電体ポリマーと低誘電率ポリマーとを得るステップ;(b)強誘電体ポリマーと低誘電率ポリマーとを押出機でブレンドするステップ;(c)強誘電材料を得るのに十分な条件下で、強誘電体ポリマーと低誘電率ポリマーとを溶融押し出しするステップ。実施形態52は実施形態51の方法であり、ステップ(b)または(c)またはその両方は、強誘電体ポリマーと低誘電率ポリマーとを、強誘電体ポリマーおよび低誘電率ポリマーの溶融温度より高く、熱劣化温度より低い温度にさらすステップを含む。実施形態53は実施形態51または52の方法であり、強誘電材料を基板上にキャストするステップをさらに含む。実施形態54は実施形態53の方法であり、強誘電材料を膜の形態にキャストする。実施形態55は実施形態53または54の方法であり、強誘電材料を加熱またはアニールするステップをさらに含む。実施形態56は実施形態55の方法であり、加熱またはアニールするステップは、強誘電材料を80〜170℃の温度に10分〜6時間、または40〜90℃の温度に20〜40分間、続いて80〜170℃の温度に10分〜6時間さらすステップを含む。実施形態57は、実施形態1〜31のうちいずれか1つの強誘電材料、または実施形態32〜41のうちいずれか1つの強誘電体キャパシタの特定の疲労特性を得る方法であり、この方法は、特定の疲労特性に相当する強誘電材料に、特定量の第2のポリマーを添加するステップを含む。実施形態58は、実施形態32〜41の強誘電体キャパシタのうちいずれか1つを含む不揮発性メモリセルからデータを読み出し、これにデータを書き戻す方法であり、この方法は以下を含む:(a)電圧を強誘電体キャパシタに印加するステップ;(b)電圧を所定量上昇させるステップ;(c)前記電圧を上昇させることによって生じる電荷信号を検出するステップであって、少なくとも一定の最小振幅を有する電荷信号が、第1の2値論理レベルを表す、予め設定した分極状態における変化を示すステップ;(d)分極状態が変化した場合に、前記強誘電体キャパシタに印加する電圧の極性を変えることによって、前記強誘電体キャパシタにおける前記予め設定した分極状態に戻すステップ。実施形態59は、実施形態32〜41の強誘電体キャパシタのうちいずれか1つを含む不揮発性メモリセルに書き込む方法であって、この方法は以下を含む:(a)電圧を強誘電体キャパシタに印加するステップ;(b)前記電圧を所定量上昇させるステップ;(c)電圧を上昇させることによって生じる電荷信号を検出するステップであって、少なくとも一定の最小振幅を有する電荷信号が、第2の2値論理レベルを表す第2の分極状態への変化を示すステップ;(d)前記メモリセルが前記第2の2値論理レベルを表す場合に、前記第2の分極状態を維持するステップ;(e)メモリセルが第1の2値論理レベルを表す場合に、前記強誘電体キャパシタに印加する電圧の極性を変えることによって、第1の2値論理レベルを表す第1の分極状態に戻すステップ。実施形態60は実施形態32〜41の強誘電体キャパシタのうちいずれか1つを有する電源から回路を分離する方法であって、この方法は、電源電圧ラインと接地電圧ラインとの間に強誘電体キャパシタを配置するステップを含み、強誘電体キャパシタが、電源電圧ラインと接地電圧ラインとに結合されており、かつ、電源電圧と接地電圧とによって発生する電源ノイズの低減が実現される。実施形態61は実施形態32〜41の強誘電体キャパシタのうちいずれか1つを含むエネルギー蓄積回路を作動させる方法であって、この蓄積回路は、一次電源からの電力が利用できないときに、消費装置に電力

を供給し、この方法は以下を含む:(a)強誘電体キャパシタの目標エネルギー準位を定めるステップであって、目標エネルギー準位が、強誘電材料に含まれる第2のポリマーの選択された材料重量パーセントに基づくステップ;(b)強誘電体キャパシタを充電するステップ;(c)充電中に、強誘電体キャパシタに蓄積される最初のエネルギー量を測定するステップ;(d)キャパシタに蓄積された最初のエネルギー量が目標エネルギー準位に達すると、強誘電体キャパシタの充電を終了するステップ;(e)一次電源からの電力が利用できなくなると、キャパシタが消費装置に放電するステップ。
ポリマーに言及するときの句「低誘電率」は、誘電率が4以下のポリマーを含む。
句「ポリマーブレンド」は、ポリマーブレンドを調製するための任意の既知の技術によりブレンドされた少なくとも2種のポリマーを含む。そのような技術には、共通の溶媒または溶融ブレンド押出物を用いた溶液ブレンディングなどがある。それにより、成分をポリマーの融点より高い温度でブレンドし、その後、得られた混合物を顆粒に、または直接シートもしくは任意の適切な形状に押し出し成形する。スクリュー押出機または圧搾機は、通常、ポリマーを溶融ブレンドするために用いる。同様に当然のことながら、ポリマーのブレンドは、本発明の強誘電材料を作製する前、または作製中にブレンドに均質化プロセスを実施するのであれば、簡単な粉末ブレンドであってよい。したがって、例えば、スクリュー供給射出成形機で少なくとも2種のポリマーから強誘電材料を形成する場合、ブレンドは機械のスクリュー部分で行うことができるため、スクリューのホッパーに供給するのは2種のポリマーの単純混合物であってよい。
用語「ポリマー」は、オリゴマー(例えば、モノマー単位が2〜10または2〜5であるポリマー)とポリマー(例えば、モノマー単位が10より大きいポリマー)を含む。
用語「約」または「およそ」は、当業者が理解するように、近いことと定義され、ある非限定的な実施形態では、この用語は、10%以内、好ましくは5%以内、より好ましくは1%以内、もっとも好ましくは0.5%以内と定義される。
特許請求の範囲または明細書において、用語「含む(comprising)」と合わせて用いられる単語「a」または「an」は、「1つの」を意味することができるが、「1つまたは複数の」、「少なくとも1つの」および「1つまたは1つより多くの」という意味とも一致している。
単語「含む(comprising)」(およびcomprisingの任意の変化形、例えば「comprise」および「comprises」)、「有する(having)」(およびhavingの任意の変化形、例えば「have」および「has」)、「含む(including)」(およびincludingの任意の変化形、例えば「includes」および「include」)、または「含有する(containing)」(およびcontainingの任意の変化形、例えば「contains」および「contain」)は、包括的または無制約であり、列挙されていない追加的な要素または方法のステップを排除しない。
用語「結合される」は、接続されることと定義されるが、必ずしも直接でなく、また必ずしも機械的でない。
「ナノ構造」は、少なくとも1つの寸法が100nm以下(例えば、1つの寸法の大きさが1〜100nm)である事物または材料を指す。特定の態様では、ナノ構造は、少なくとも2つの寸法が100nm以下(例えば、第1の寸法の大きさが1〜100nm、かつ第2の寸法の大きさが1〜100nm)である。他の態様では、ナノ構造は、3つの寸法が100nm以下(例えば、第1の寸法の大きさが1〜100nm、かつ第2の寸法の大きさが1〜100nm、かつ第3の寸法の大きさが1〜100nm)である。ナノ構造の形状は、針金状、粒子状、球状、棒状、四足、多分岐構造、またはそれらの混合であってよい。
本発明の強誘電材料、電極層、強誘電体キャパシタおよび電子装置は、本出願にわたって開示される特定の原料、部品、組成物など「を含む(comprise)」、「から本質的に成る(consist essentially of)」または「から成る(consist of)」ことができる。移行句「から本質的に成る(consisting essentially of)」について、ある非限定的な態様では、本発明の強誘電材料の基本的かつ新規の特徴はその疲労特性である。
本発明の別の事物、特徴、利点は、以下の図、詳細な説明および実施例から明らかになるであろう。ただし、当然のことながら、図、詳細な説明および実施例は、本発明の具体的な実施形態を示してはいるものの、解説のみを目的としており、限定を意図するものではない。さらに、この詳細な説明から、本発明の精神および範囲内にある改変または修正が、当業者には明らかになるであろうと考えられる。
図1(a)は、本発明の強誘電体ポリマーと第2の低誘電率ポリマーとのブレンドを組み込んだ強誘電体キャパシタの概略2−D断面図である。図1(b)は、本発明の強誘電体ポリマーと第2の低誘電率ポリマーとのブレンドを組み込んだ強誘電体キャパシタの概略3−D断面図である。 図2は、本発明の強誘電体キャパシタを用いた半導体ウエハまたは電子装置への回路の実装を説明するブロック図である。 図3は、本発明の強誘電体キャパシタを有利に使用できる無線通信システムの例を示すブロック図である。 図4は、本発明の強誘電体キャパシタのヒステリシスを示すグラフ(電界に対する分極)である。 図5は、本発明の強誘電体キャパシタの疲労特性を示すグラフ(累積サイクルに対するp*スイッチング分極)である。 図6は、本発明の強誘電体キャパシタの疲労特性を示すグラフ(累積サイクルに対するp^スイッチング分極)である。 図7は、本発明の強誘電体キャパシタの疲労特性を示すグラフ(累積サイクルに対するdP)である。 図8は、本発明の強誘電体キャパシタの疲労特性を示すグラフ(累積サイクルに対するdP)である。 図9は、本発明の強誘電体キャパシタの破壊特性を示すグラフ(樹脂添加量に対する破壊電界)である。 (a)〜(d)は、は、本発明の強誘電体キャパシタの熱安定性能を示すグラフである。 (a)は、Pt電極とAu電極との間に挟まれたP(VDF−TrFE)とPPOとの相分離ブレンドを含む強誘電体キャパシタの概略3−D断面図である。形態としては、アモルファスPPOの相分離ナノスフィアがP(VDF−TrFE)マトリクスに囲まれている。(b)は、0重量%、2重量%、4重量%、6重量%および8重量%(左から右)のPPOを含む、透明で均質で安定した溶液を示す。(c)は、25重量%のPPOを含む、透明で均質で安定した溶液を示す。 (a)は、膜中に島状粒子を示す、純粋なP(VDF−TrFE)膜のAFM位相画像である。(b)は、アニールしていない、6重量%のPPOを含む、スピンしたブレンド膜のAFM位相画像である。(c)は、P(VDF−TrFE)の粒径を大きくした、135℃でアニールした後の、6重量%のPPOを含むブレンド膜のAFM位相画像である。(d)は、PPO添加量の関数としてのブレンド膜のRrms(左)およびピーク高さ(右)である。挿入グラフは、AFM位相画像から計算されるPPOナノスフィアの平均サイズを示す。 (a)は、0重量%のPPOを含むブレンド膜のAFMトポグラフィー画像である。(b)は、2重量%のPPOを含むブレンド膜のAFMトポグラフィー画像である。(c)は、4重量%のPPOを含むブレンド膜のAFMトポグラフィー画像である。(d)は、6重量%のPPOを含むブレンド膜のAFMトポグラフィー画像である。(e)は、8重量%のPPOを含むブレンド膜のAFMトポグラフィー画像である。 (a)は、0重量%のPPOを含むブレンド膜のAFM3−Dトポグラフィー画像である。(b)は、2重量%のPPOを含むブレンド膜のAFM3−Dトポグラフィー画像である。(c)は、4重量%のPPOを含むブレンド膜のAFM3−Dトポグラフィー画像である。(d)は、6重量%のPPOを含むブレンド膜のAFM3−Dトポグラフィー画像である。(e)は、8重量%のPPOを含むブレンド膜のAFM3−Dトポグラフィー画像である。 (a)は、0重量%のPPOを含むブレンド膜のAFM位相画像である。(b)は、2重量%のPPOを含むブレンド膜のAFM位相画像である。(c)は、4重量%のPPOを含むブレンド膜のAFM位相画像である。(d)は、6重量%のPPOを含むブレンド膜のAFM位相画像である。(e)は、8重量%のPPOを含むブレンド膜のAFM位相画像である。 (a)は、純粋なP(VDF−TrFE)膜の断面TEM画像である。(b)は、6重量%のPPOを含むブレンド膜の断面TEM画像である。(c)は、6重量%のPPOを含むブレンド膜の断面TEM画像である。(d)は、6重量%のPPOを含むブレンド膜の断面TEM画像である。 (a)は、純粋なP(VDF−TrFE)膜の断面エネルギーフィルターTEM(EFTEM)画像である。(b)は、6重量%のPPOを含むブレンド膜の断面エネルギーフィルターTEM(EFTEM)画像である。(c)は、6重量%のPPOを含むブレンド膜の断面エネルギーフィルターTEM(EFTEM)画像である。(d)は、6重量%のPPOを含むブレンド膜の断面エネルギーフィルターTEM(EFTEM)画像である。 (a)は、純粋な強誘電体P(VDF−TrFE)膜および8重量%のPPOを含むブレンド膜の斜入射XRDスペクトルである。(b)は、純粋な強誘電体P(VDF−TrFE)薄膜、純粋なPPO薄膜、ならびに4重量%および8重量%のPPOを含むブレンド膜のFT−IRスペクトルである。 (a)は、PPOの量の関数としての、10Hzでのブレンド膜の分極−電界のヒステリシスループ測定である。(b)は、0〜8重量%のPPOと白金/金電極とを含むブレンド膜からのスイッチング電流応答である。挿入グラフは、各スイッチング時間を表すlog(時間)に対するdP/d(log(時間))のピークを含む、125MV/mでのブレンド膜のスイッチング特性である。(c)は、0〜8重量%のPPOを含むブレンド膜と純粋なPPO膜の誘電率(左軸)と誘電損失(右軸)とを表した誘電分光研究である。(d)は、1KHzで、0、4および8重量%のPPOを含む装置における誘電率の温度依存性である。 (a)は、純粋な強誘電体P(VDF−TrFE)膜と8重量%のPPOを含むブレンド膜の温度の関数としての残留分極と抗電界である。(b)は、温度の関数としての、10Hzでの純粋なP(VDF−TrFE)膜の分極−電界のヒステリシスループ測定である。(c)は、温度の関数としての、10Hzでの8重量%のPPOを含むブレンド膜の分極−電界のヒステリシスループ測定である。(d)は、0℃および60℃での、ブレンド膜(0、8重量%のPPO)の電流密度と電界の測定である。およそ15V(125MV/m)の電圧を印加して装置をポーリングしてから、装置のリーク電流を測定した。挿入グラフは、Pt−Au電極を有する純粋なPPO装置のリーク電流密度を示す。 (a)は、0〜8重量%のPPOを含むブレンド膜の相対分極を示す電気的疲労特性である。膜に100MV/m、周波数100Hzで応力を加え、125MV/m、100Hzの飽和電界でPUND測定を行った。(b)は、純粋なP(VDF−TrFE)膜および6重量%のPPO膜の、疲労前(BF)と疲労後(AF)の分極−電界のヒステリシスループ測定であり、同様に100Hzで特性を調べた。(c)は、純粋なP(VDF−TrFE)膜および6重量%のPPO膜の、100Hzでの106サイクル以下の疲労後の電流密度と電界の測定である。(d)は、ブレンド膜中のPPO添加量の関数としての、絶縁破壊強度(左)と、106サイクル後の疲労または分極維持(右)である。 図22は、PPO含有量が0〜8重量%のブレンド膜の疲労性能である。膜に100MV/m、周波数1KHzで応力を加え、125MV/m、1KHzの飽和電界でPUND測定を行った。 図23は、純粋なP(VDF−TrFE)キャパシタの疲労時の、最上部Au電極の熱的破壊および剥離である。装置は、100Hz、12V(100MV/m)で疲労させた。
従来から、疲労は、ポリマー強誘電体メモリの使用に伴う重大な問題である。具体的には、電極からの電荷注入が、その後、結晶境界や結晶欠陥でトラップされ、それにより強誘電体スイッチングが阻害され、疲労速度が上がる。
しかしながら、現在のポリマー強誘電体メモリの欠点に対処した、キャパシタ用の改良強誘電材料が発見されている。具体的には、強誘電体キャパシタの疲労特性は、強誘電体ポリマーに低誘電率ポリマーをブレンドすることによって改善できる。ブレンドは、これらのポリマーを共通の溶媒に溶解させることによって、溶融ブレンド押し出し成形によって、または均質なポリマーブレンドを作り出せる当技術分野で既知のその他の方法によって調製できる。実施例における非限定的な実施形態で説明するように、このブレンドは電荷トラップを低減でき、それにより、前記材料を用いたキャパシタの疲労特性および絶縁破壊特性を改善させる。
本発明のこれらおよびその他の非限定的な態様を、以下に詳細に検討する。
A.強誘電体キャパシタ
図1(a)は、本発明の強誘電材料(12)を含む強誘電体キャパシタ(1)の2−D断面図である。図1(a)において、強誘電材料(12)は膜または層の形態である。強誘電体キャパシタ(1)は、基板(10)、下部電極(11)、強誘電材料(12)および端部電極(13)を含むことができる。強誘電体キャパシタは、2つの導電性電極(11)と(13)との間に強誘電材料(12)を挟むことによって、基板上に作製できる。当業者にとって既知の追加的な材料、層およびコーティング(図示せず)を、強誘電体キャパシタ(1)とともに用いることができ、その一部を以下に説明する。図1(b)は、強誘電体キャパシタの3−D断面図であり、基板(10)を含まない。
図1の強誘電体キャパシタは、0Vのときに、崩れて0に戻らない2つの分極状態を有するので、「メモリ」を持つと考えられる。これらの分極状態は、蓄積値、例えばバイナリの0または1を表すのに用いることができ、電界を印加することによって読み出すことができる。分極状態を反転させるのに必要な電荷の量は測定可能であり、先の分極状態が明らかとなる。これはつまり、読み出し動作によって分極状態が変化し、続いて、対応する書き込み動作により、再び分極状態を変えることによって蓄積値を書き戻すことができるということである。
1.基板(10)
基板(10)は支持体として使用する。通常、熱や有機溶媒によって容易に変化または劣化しない材料から作られている。そのような材料の非限定的な例として、無機質である、シリコン、プラスチック、紙、銀行券、ならびにポリエチレンテレフタレート、ポリカーボネートおよびポリエーテルイミド基板などのSABIC基板などがある。
2.下部電極および上部電極(11)および(13)
下部電極(11)は導電材料で作られている。通常、下部電極(11)は、そのような材料を用いた膜を形成すること(例えば、真空蒸着、スパッタリング、イオンプレーティング、めっき、コーティングなど)によって得られる。膜を形成するのに用いることができる導電材料の非限定的な例として、金、白金、銀、アルミニウム、銅、イリジウム、酸化イリジウムなどがある。さらに、導電性ポリマー材料の非限定的な例として、導電性ポリマー(例えば、PEDOT:PSS、ポリアニリン、グラフェンなど)、および導電性ミクロ構造もしくはナノ構造(例えば銀ナノワイヤ)を含めることで導電性にしたポリマーなどがある。下部電極(11)の膜の厚さは、通常20〜500nmである。
上部電極(13)は、シャドウマスクを用いて熱蒸着することによって、強誘電材料(12)上に配置できる。上部電極(13)に用いる材料は導電性であってよい。そのような材料の非限定的な例として、金属、金属酸化物、導電性ポリマー(例えば、ポリアニリン、ポリチオフェンなど)、および上述の下部電極(11)の文脈で説明したような導電性ミクロ構造もしくはナノ構造を含めることで導電性にしたポリマーなどがある。上部電極(13)は、それぞれ仕事関数が異なる材料で形成された単層または積層であってよい。さらに、上部電極(13)は、仕事関数が低い1つまたは複数の材料と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステンおよびスズから成る群から選択される少なくとも1つの材料との合金であってよい。合金の例として、リチウム−アルミニウム合金、リチウム−マグネシウム合金、リチウム−インジウム合金、マグネシウム−銀合金、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、インジウム−銀合金およびカルシウム−アルミニウム合金などがある。上部電極(13)の膜の厚さは、通常20〜500nmである。
3.強誘電材料(12)
強誘電材料(12)は、下部電極(10)と上部電極(13)との間に挿入できる。ある例では、材料(12)は、強誘電体ポリマーと低誘電率ポリマーとのブレンドから得ることができ、ポリマーは同じ溶媒または溶媒系に可溶化されている。この実施例では、強誘電体ポリマーはP(VDF−TrFE)を使用し、また、低誘電率のポリマーはポリフェニレンエーテルを使用しており、これは、Noryl(登録商標)SA90樹脂という商品名で、SABIC Innovative Plastics Holding BV(「SABIC」)(米国マサチューセッツ州ピッツフィールド)から販売されていた。Noryl(登録商標)SA90樹脂は以下の構造を有する。
Noryl(登録商標)SA90樹脂は粉末状である。これは、固有粘度(IV)が約9mL/g、分子量(MW)が約1700g/mol、ガラス転移温度(Tg)が135℃、比重が1.02g/cm3である。しかしながら、前述した通り、他の種類の強誘電体ポリマーや低誘電率ポリマーも有用と考えられる。ほんの一例として、各種SABIC PPO*樹脂のすべてとNoryl(登録商標)樹脂(例えば、ポリフェニレンエーテルおよび高衝撃ポリスチレン、ポリフェニレンエーテルおよびポリスチレンなど)も、本発明の関連で有用であると考えられる。例えば、以下の構造を有するSABICのNoryl(登録商標)SA9000樹脂を用いることができる。
Noryl(登録商標)SA9000樹脂は粉末状である。これは、固有粘度(IV)が約9mL/g、分子量(MW)が約1700g/mol、ガラス転移温度(Tg)が154℃、比重が1.02g/cm3である。強誘電材料(12)に添加できる低誘電率ポリマーの量は、作製するキャパシタ(1)の所望の結果または疲労特性を実現するために変化させることができる。例えば、低誘電率ポリマーの量は、強誘電材料(12)の総重量に基づいて、1〜50重量%であってよい。これにより、キャパシタの作製で、比較的容易かつ測定可能な方法で、あらかじめ設定した疲労特性を有することができる。理論に縛られるつもりはないが、低誘電率ポリマーを強誘電体ポリマーとブレンドすることにより、良好な電荷トラップ領域を有し、電荷担体に膜を自由に通過させないブレンドが得られると考えられる。これは、ブレンドの熱安定性に直接的に影響するので、キュリー温度に近い高温であっても、分極の確実なスイッチングをもたらす。これらの特性は、強誘電材料(12)中に存在する低誘電率ポリマーの量を増減することによって修正できる。
ブレンド膜層は、溶媒とそれに可溶化された本発明のポリマーとを含む溶液を得ることによって被覆できる。ブレンド溶液は、強誘電体ポリマーと低誘電率を有するポリマーの両方を溶解する共通の溶媒で調製する。そのような溶媒の非限定的な例として、メチルエチルケトン、ジメチルホルムアミド、アセトン、ジメチルスルホキシド、シクロヘキサン、テトラヒドロフラン(THF)などがある。溶液は、ドクターブレードコーティング、スピンコーティング、メニスカスコーティング、転写印刷、インクジェット印刷、オフセット印刷、スクリーン印刷プロセス、浸漬コーティング、キャスティング、バーコーティング、ロールコーティング、ワイヤーバーコーティング、吹き付け、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷、グラビアオフセット印刷、ディスペンサーコーティング、ノズルコーティング、キャピラリーコーティングなどによって被覆できる。別法として、また上に説明したように、他のプロセス、例えば溶融ブレンド押し出し成形も、ポリマーブレンドの作製に使用できる。
図1(b)に図示するように、強誘電材料(12)では、強誘電体ポリマーが、結晶性または半結晶性ポリマーマトリクス(12a)を形成していてよい。低誘電率ポリマーは、低誘電率ポリマーを含む複数の分離領域(12b)がマトリクス内に形成されるような状態で、マトリクス(12a)から相分離できる。これらの領域(12b)内のポリマーはアモルファス形態であってよい。領域(12b)はさまざまな大きさ(例えば、ナノサイズ、ミクロサイズなど)および形状(例えば、球状、実質的に球状など)を有することができ、ポリマーマトリクス(12a)全体に分散できる。複数の領域(12b)が、電荷トラップ領域として機能し、電荷(例えば、正電荷、負電荷など)を蓄積できる。複数の領域(12a)も、電荷担体がポリマーマトリクス(12a)を自由に通過するのを抑える、または妨げることができる。上に説明したように、また実施例では、これらの特徴は、強誘電材料(12)の熱安定性を改善し、キュリー温度に近い高温であっても、分極の確実なスイッチングをもたらすことができる。そのような特徴は、強誘電材料(12)に含まれる低誘電率ポリマーの量を増減することによって、所望により修正または調整できる。
B.強誘電体キャパシタを製造するプロセスの実施形態
例えば、図1に関して、強誘電体キャパシタ(1)は、2つの導電性電極(11)と(13)との間に強誘電材料(12)を配置することによって、シリコン基板(10)上に作製できる。Ptで被覆したシリコン基板を使用し、装置作製前にアセトン、IPAおよびDI水で洗浄してよい。P(VDF−TrFE)の2重量%純粋溶液は、メチルエチルケトン(MEK)溶媒に20mg/mLのP(VDF−TrFE)コポリマーを溶解することによって調製できる。P(VDF−TrFE)とNoryl(登録商標)SA90樹脂とのブレンド溶液は、さまざまな量の樹脂をP(VDF−TrFE)溶液に添加して作ることができる。量は所望により変化させ、Noryl(登録商標)SA90樹脂の濃度を1〜50重量%に変化させてよい。本開示から、当業者には、根底にある発明概念の精神および/または範囲内でのさまざまな代用、修正、追加および/または再構成が明らかになるであろう。例えば、P(VDF−TrFE)の濃度は、膜の所望の厚さに応じて、0.1〜50重量%の間で変化させることもできる。
強誘電材料(12)は、4000rpmで60秒間スピンコーティングすることによって溶液を塗布できる。スピンコーティングは、500〜8000rpmの間で、また10秒〜100秒の間で変化させることができる。次いで、膜をホットプレートで30分間80℃でアニールした後、真空炉で135℃で4時間アニールし、結晶化度を改善することができる。アニーリング時間は、30分〜8時間の間で変化させることができる。最後に、最上部の金電極を、シャドウマスクを用いて熱蒸着してよい。
本発明のプロセスでは、大量の高性能強誘電体キャパシタを効率的に製造できる。
C.強誘電体キャパシタの適用
本発明の強誘電体キャパシタうちいずれかは、スマートカード、RFIDカード/タグ、メモリ装置、不揮発性メモリ、スタンドアロンメモリ、ファームウェア、マイクロコントローラ、ジャイロスコープ、音響センサ、アクチュエータ、マイクロジェネレータ、電源回路、回路の結合および分離、RFフィルタリング、遅延回路ならびにRFチューナなどの幅広い技術や装置に用いることができるが、これらに限定されない。ファームウェアなどのメモリに実装すると、関数を、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして強誘電体キャパシタに保存することができる。例として、データ構造でエンコードされるコンピュータ可読媒体や、コンピュータプログラムでエンコードされるコンピュータ可読媒体などがある。コンピュータ可読媒体は物理コンピュータ記憶媒体を含む。上記の組み合わせも、コンピュータ可読媒体の範囲内に含まれるものとする。
中程度の電圧で分極のスイッチングに必要な電界を実現できるため、通常、これらの適用の多くで、強誘電材料の薄膜が用いられる。いくつかの具体的な回路構成を示してきたが、開示された回路構成のすべてが、開示を実行するのに必要なわけではないことは、当業者には理解できよう。さらに、開示に焦点を置くために、特定の周知の回路については記述していない。
本発明の強誘電体キャパシタの絶縁破壊の改善により、エネルギー蓄積特性の改善が可能となり、これを多くの適用で用いることができる。本発明の強誘電材料に対して、低誘電率ポリマー(例えば、Noryl(登録商標)SA90樹脂、Noryl(登録商標)SA9000樹脂、Noryl(登録商標)PPO*樹脂など)の重量%が増加すると、電気破壊電界も増大する。その結果、以下のエネルギー密度の方程式に従って、強誘電体キャパシタに蓄積される最大体積エネルギー密度も増加する:
max=1/2 EBD 2ε0εr
BD=電気破壊電界強度(Vm-1
ε0=自由空間の誘電率=8.854×10-12Fm-1
εr=誘電体の誘電率
こうしたエネルギー蓄積の改善は、電気フラッシュ用のエネルギー/電荷蓄積装置、除細動器、電磁成形、マルクス発生器、パルスレーザ(TEAレーザーなど)、パルス形成ネットワーク、レーダー、ならびに電気回路の要素、例えば周波数チューナや電源のフィルタなどの数多くの適用に取り入れることができる。さらに、これらの強誘電体キャパシタは、電力源が変更または取り外された場合に情報の消失を防ぐために電源を必要とする揮発性メモリを含む電子装置に使用してもよい。
図2は、一実施形態に従った半導体ウエハまたは電子装置への集積回路の実装を説明するブロック図である。ある事例では、上述のように疲労特性が改善された強誘電体キャパシタ(1)がウエハ(20)にあるのがわかる。ウエハ(20)は1つまたは複数のダイスに分けることができ、このダイスが強誘電体キャパシタ(1)を含んでよい。さらに、ウエハ(20)は、ダイシング前にさらなる半導体製造加工を行ってもよい。例えば、ウエハ(20)をキャリアウエハ、包装バルク領域、第2のウエハに接合したり、別の製造施設に移送してもよい。別法として、電子装置(26)、例えばパーソナルコンピュータは、強誘電体キャパシタ(1)を含むメモリ装置(24)を含むことができる。加えて、電子装置(26)の別の部品、例えば中央演算処理装置(CPU)、デジタル−アナログ変換器(DAC)、アナログ−デジタル変換器(ADC)、グラフィックスプロセッシングユニット(GPU)、マイクロコントローラまたは通信コントローラが、強誘電体キャパシタ(1)を含むことができる。
図3は、本開示の実施形態を有利に使用できる無線通信システム(40)の例を示すブロック図である。説明のために、図3には3つの遠隔ユニット(42)、(43)および(45)、ならびに2つの基地局(44)を示す。無線通信システムがこれより多くの遠隔ユニットおよび基地局を有していてよいことは理解されよう。遠隔ユニット(42)、(43)および(45)は回路装置(42A)、(42C)および(42B)を含む。この回路装置は、開示する強誘電体キャパシタを含む集積回路または印刷可能な回路基板を備えることができる。基地局、スイッチング装置およびネットワーク装置など、集積回路または印刷可能な回路基板を含む任意の装置も、本明細書に開示する強誘電体キャパシタを含んでよいことが理解されよう。図3は、基地局(44)から遠隔ユニット(42)、(43)および(45)への順方向リンク信号(48)と、遠隔ユニット(42)、(43)および(45)から基地局(44)への逆方向リンク信号(49)を示す。
図3では、遠隔ユニット(42)は携帯電話として、遠隔ユニット(43)はポータブルコンピュータとして、遠隔ユニット(45)は、無線ローカルループシステムにおける固定ロケーション遠隔ユニットとして示されている。例えば、遠隔ユニットは、携帯電話、移動用パーソナル通信システム(PCS)ユニット、ポータブルデータユニット、例えば携帯情報端末、GPS搭載装置、ナビゲーション装置、セットアッパーボックス、音楽プレーヤ、ビデオプレーヤ、娯楽用ユニット、固定ロケーションデータユニット、例えば検針器、もしくはデータもしくはコンピュータ命令を保存もしくは読み出すその他の装置、またはそれらの組み合わせであってよい。図3は、本開示の教示に従った遠隔ユニットを説明しているが、本開示はこれらの例示されたユニットに限定されるものではない。本開示の実施形態は、強誘電体キャパシタ(1)を含む任意の装置において適切に使用することができる。
本開示およびその利点を詳細に説明してきたが、当然のことながら、添付の特許請求の範囲で定義される本開示の技術から逸脱することがなければ、ここでさまざまな変更、代用、改変が可能である。さらに、本出願の範囲は、本明細書に説明するプロセス、機械、製造物、組成物、手段、方法およびステップの特定の実施形態に限定されることを意図するものではない。当業者は、本開示から、プロセス、機械、製造物、組成物、手段、方法およびステップを容易に理解できるため、本明細書に説明する、対応する実施形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、現在存在するもの、または今後開発されるものは、本開示に従って利用することができる。よって、添付の特許請求の範囲は、その範囲内に、そのようなプロセス、機械、製造物、組成物、手段、方法およびステップを含むことを意図している。
本発明を、具体的な実施例によってさらに詳しく説明する。以下の実施例は、解説のみを目的として提示するものであって、いかなる形でも本発明を限定することを意図するものではない。当業者は、変更または修正によって、本質的に同じ結果を得ることのできる、重要性の低いさまざまなパラメータを容易に理解するであろう。
各実施例のために、Piezotech S.A.(フランス)から入手した強誘電体ポリマー[P(VDF−TrFE)]とポリフェニレンエーテルポリマー(実施例では、SABIC Innovative Plastics Holding BV(米国マサチューセッツ州ピッツフィールド)のNoryl(登録商標)SA90樹脂を使用)とのブレンド膜を、Ptで被覆した第1の導電性電極とAuでできた第2の導電性電極との間に挟んで、シリコン基板上に強誘電体キャパシタを作製した。P(VDF−TrFE)の2重量%純粋溶液は、メチルエチルケトン(MEK)溶媒に20mg/mLのP(VDF−TrFE)コポリマーを溶解して調製した。P(VDF−TrFE)とポリフェニレンエーテルとのブレンド溶液は、さまざまな量のポリフェニレンエーテルをP(VDF−TrFE)溶液に添加して作った。ポリフェニレンエーテルは、各調製溶液に可溶化した。量は、4〜17.39mgの間で変化させ、ポリフェニレンエーテルの濃度を2〜8重量%に変化させた。
(強誘電体ポリマーP(VDF−TrFE)とポリフェニレンエーテルとのブレンド薄膜を用いた不揮発性強誘電体メモリキャパシタのヒステリシス(電界に対する分極))
強誘電体キャパシタ用のポリフェニレンエーテルの濃度は0〜8重量%の間で変化させた。ポリフェニレンエーテルの重量%が増加すると、分極は着実に減少し、抗電界は増大するが、なおも典型的なヒステリシスループを示す(図4参照)。ポリフェニレンエーテルの濃度が最大8重量%であっても、メモリ適用に必要な、区別可能な2つの分極状態(+Prおよび−Pr)が存在する。薄膜は、4000rpmで60秒間スピンコーティングすることによって溶液を塗布した。次いで、膜をホットプレートで30分間80℃でアニールした後、真空炉で135℃で4時間アニールし、結晶化度を改善した。最後に、上部の金電極を、シャドウマスクを用いて熱蒸着した。
(ポリフェニレンエーテル含有量が0〜6重量%であるブレンド膜の疲労特性)
印加電界100MV/m、100Hzで疲労試験を実施した。プロットは、強誘電体キャパシタの累積サイクルに対する総スイッチング分極(P*)を示す。ポリフェニレンエーテル含有量が増加すると疲労が改善する。純粋なP(VDF−TrFE)強誘電体キャパシタは、106サイクル後に分極の52%維持を示しているが、6%ポリフェニレンエーテルを用いると、最大90%改善する(図5参照)。
(ポリフェニレンエーテル含有量が0〜6重量%であるブレンド膜の疲労特性)
印加電界100MV/m、100Hzで疲労試験を実施した。プロットは、累積サイクルに対する総非スイッチング分極(P^)を示す(図6参照)。サイクル数に伴って非スイッチング分極が増加するのは、電極からの電荷の注入によるものであり、電荷はその後で結晶境界や結晶欠陥でトラップされ、強誘電体スイッチングを抑制する。ポリフェニレンエーテルを添加すると、装置は、サイクル数に伴ってこの非スイッチング分極が低い増加を示す。したがって、これは我々のブレンド膜の疲労性能を向上させる。
(ポリフェニレンエーテルを含むブレンド膜の疲労特性)
ポリフェニレンエーテルの量を0〜6%の間で変化させた、P(VDF−TrFE)とポリフェニレンエーテルとのブレンド膜について、印加電界100MV/m、100Hzで疲労試験を実施した(図7参照)。図7は、累積サイクルに対する相対残留分極(dP=P*−P^)を示す。ポリフェニレンエーテル含有量が増加すると疲労が大幅に改善する。純粋なP(VDF−TrFE)強誘電体キャパシタは、106サイクル後に分極のわずか20%維持しか示さないが、6%ポリフェニレンエーテルを用いると、最大58%改善する。
ポリフェニレンエーテルの量を0〜8%の間で変化させた、P(VDF−TrFE)とポリフェニレンエーテルとのブレンド膜について、印加電界100MV/m、1kHzで別の疲労試験を実施した(図8参照)。PUND測定は、飽和電界125MV/m、100Hzで行った。図8は、累積サイクルに対する相対残留分極(dP=P*−P^)を示す。ポリフェニレンエーテル含有量が増加すると疲労が大幅に改善する。純粋なP(VDF−TrFE)強誘電体キャパシタは、106サイクル後に分極のわずか54%維持しか示さないが、8%ポリフェニレンエーテルを用いると、最大80%改善する。
(ポリフェニレンエーテルの添加重量%と絶縁破壊電界)
ポリフェニレンエーテル添加量が異なるキャパシタは、厚さがすべて同じであった。最初のDCパルス(20V)を印加し、すべての装置をポーリングした後で、破壊測定を行った。装置が故障するまで、DCバイアスをランプ速度3V/sで印加した。プロットしたデータ点は、エラーバーを含む10装置/サンプルの平均破壊電界を示す。プロットしたデータ点が示す通り、ポリフェニレンエーテルの添加重量%が増加すると、電気破壊電界も増大する(図9参照)。
(P(VDF−TrFE)とポリフェニレンエーテルとのブレンドの熱安定性)
キャパシタにおいて、純粋なP(VDF−TrFE)(70/30mol%)、およびP(VDF−TrFE)(70/30mol%)と含有量が8重量%のポリフェニレンエーテルとのブレンドの熱安定性を測定する試験を実施した。装置は、印加電界125MV/m、周波数10Hzで、分極をスイッチングする能力について調べた。図10(a)は、温度の関数としての残留分極および抗電界を示す。一般に、温度の上昇に伴って、分極のわずかな増加と抗電界の減少が示される。純粋なP(VDF−TrFE)キャパシタは、ブレンドキャパシタと比べると、熱安定性が非常に低いことがわかった。図10(b)から、純粋なP(VDF−TrFE)では、60℃以上で、ヒステリシスループが抵抗性のリーク挙動を示し、これらの膜の分極が正確に測定できないことがわかる。高温では、特に負バイアス領域でリーク曲線が観察され、電極/強誘電体界面の1つでの表面破壊を示していた。
これに対し、P(VDF−TrFE)(70/30mol%)と8重量%ポリフェニレンエーテルとのブレンドは、純粋なP(VDF−TrFE)キャパシタと比べると、はるかに良好な熱安定性を示した(図10(a))。温度の関数として分極が増加するのに対し、抗電界は80℃以下で減少する(図10(c))。コポリマーのキュリー温度に極めて近い80℃超の高温では、薄膜強誘電体キャパシタで周知のように、分極はほぼ0に激減する。これをさらに理解するために、温度の関数として、純粋なP(VDF−TrFE)膜とブレンド膜のリーク電流に関して調べた。コポリマーをベースとした強誘電体キャパシタのリークについては十分に研究されており、薄膜では100nm前後で比較的大きなリークを示す。TrFEの採用は、コポリマーで強誘電体β相を得るには非常に有効だが、同時にリーク電流が大きくなる。分極をスイッチングするために電界を印加すると、TrFEモノマーの炭素原子の反対側にある2個のフッ素原子が電流リークパスを形成するため、TrFEモノマーで電流のリークが生じやすい。これは、TrFE含有量の多い薄膜P(VDF−TrFE)キャパシタで明らかであり、リークが大きい問題はいくつかの試験で報告されている。図10(d)は、飽和電界がほぼ125MV/mのとき、純粋なP(VDF−TrFE)キャパシタが、室温で10-6A/cm2を超えるリーク電流密度となることを示している。一方で、純粋なポリフェニレンエーテル膜は、ほぼ300MV/mの高電界でもほぼ10-8A/cm2の低いリーク電流を示し、PPOの優れた絶縁特性をさらに強調している。8重量%のポリフェニレンエーテルを含むブレンド装置は、負バイアスではわずかに低い電流で同様のリーク電流を示す。理論に縛られるつもりはないが、これは、よりリークを生じやすい多数の強誘電体相を通じた電流伝導によるものと考えられる。特に、純粋なP(VDF−TrFE)膜と比べると、60℃の高温で、ブレンド膜のリーク電流に激的な改善が認められた。ブレンド膜のこのリーク電流密度は、温度に伴ってあまり変化せず、60℃ではP(VDF−TrFE)膜よりも小さい大きさのオーダーである。これは、ブレンド膜におけるポリフェニレンエーテルの高絶縁性アモルファスナノスフィアが良好な電荷トラップ領域として機能し、電荷担体に膜を自由に通過させないことによる可能性が高い。これは、これらのブレンド膜の熱安定性に直接影響を及ぼし、そのため、キュリー温度に近い高温であっても、分極の確実なスイッチングをもたらす。
(調製した膜および装置の追加データ)
高性能ポリマーメモリ膜は、強誘電性ポリ(フッ化ビニリデン−三フッ化エチレン)(P(VDF−TrFE))と高絶縁性ポリ(p−フェニレンオキシド)(PPO)とのブレンドを用いて作製した。ブレンド膜は、自然に相分離して、アモルファスPPOナノスフィアが半結晶性P(VDF−TrFE)マトリクスに埋め込まれた状態になる。共通の溶媒(すなわち、メチルエチルケトン)における混和性の高い低分子量PPOを用いて、粗さが小さく(Rrmsほぼ4.92nm)、ナノスケール相分離(PPOドメインサイズ<200nm)を有するスピンキャストブレンド膜を作製した。これらのブレンド装置は、低い誘電損失(1MHz以下で<0.2)で強誘電性能と誘電性能とが高度に改善され、熱安定性が向上し(ほぼ353K以下)、耐疲労性に優れ(1KHzで106サイクル後に80%維持)、絶縁破壊電界が高い(ほぼ360MV/m)。
A.材料および方法
サンプル調製:ポリマーブレンド薄膜を白金で被覆したシリコン基板上に作製した。装置作製前に、基板はアセトン、イソプロパノールおよびDI水でそれぞれ超音波処理して洗浄した。Piezotech S.A.(フランス)から入手したP(VDF−TrFE)(70/30mol%)を、20mg/mLの濃度で無水メチルエチルケトン(MEK)に溶解し、2重量%溶液を調製した。Saudi Basic Industries Corporation(SABIC)から入手した高純度で低分子量のポリフェニレンオキシド(Noryl SA90 PPO)(Mnがほぼ1800)を、量を変化させて(4.08mg、8.22mg、12.76mg、17.39mg、27.27mg)10mLのP(VDF−TrFE)溶液に溶解し、2〜8重量%のP(VDF−TrFE)とPPOとのブレンド溶液を調製した。各濃度のPPOすべてで、数週間後でも安定した透明で均質な溶液が得られた。ろ過したポリマーブレンド膜は、窒素を充填したグローブボックス内で、4000rpmで60秒間スピンし、その後で、70℃で20分間ソフトベークした。次いで、膜を真空で135℃で4時間アニールし、P(VDF−TrFE)相の結晶化度を改善した。ブレンド膜の厚さは、Dektakプロフィルメータで測定してほぼ120±10nmであり、PPO濃度の増加に伴ってあまり変化しなかった。装置を完全にするのに、ほぼ80nmの金(Au)を、シャドウマスクを用いて熱蒸着し、上部電極を画定した。
膜の特性評価:電流・電圧測定はすべて、周囲空気中でKeithley 4200型半導体特性評価システムを用いて実施し、分極電圧および疲労試験は、Premier Precision II強誘電体テスター(Radiant Technologies Inc.)を用いて行った。ブレンド膜の表面形態と粗さは、原子間力顕微鏡(Agilent 5400)を用いて調べた。装置の断面形態は、透過型電子顕微鏡(Titan ST)を用いて調べ、加速電圧300kVで操作した。エネルギーフィルターTEM解析は、ポリマーブレンド膜の元素マップの炭素について行った。ポリマー鎖の結晶化度と面間隔は斜入射X線回折(Bruker D8 Discover)を用いて評価し、結合と双極子配向はフーリエ変換赤外分光法(FT−IR、ThermoScientific Nicolet iS10)を用いて解析した。
B.結果
1.形態
ナノスケール相分離ポリマーブレンド装置の概略図を図11(a)に示す。活性単層は、共通の溶媒であるメチルエチルケトンによる強誘電体P(VDF−TrFE)と絶縁PPOとの溶液からスピンキャストしたブレンド膜である。ブレンド膜の形態は、半結晶性強誘電体P(VDF−TrFE)マトリクスに埋め込まれたアモルファスPPOの相分離ナノスフィアを含む。P(VDF−TrFE)とPPOとのブレンドは、混和性が高く、PPO含有量0〜25重量%という広い組成範囲で安定している。図11(b)は2〜8重量%の透明で均質な溶液を示す。作製した25重量%以下のPPOを含む溶液は、最大1ヵ月安定した状態を保った(図11(c))。図11(a)には、P(VDF−TrFE)とPPOの化学構造も示す。PPO、すなわちポリ(p−フェニレンオキシド)は、芳香族アリール基に結合した酸素を有する芳香族ポリエーテルである。エーテル類は、官能基のC−O−C結合角が約110度であるため、わずかに極性の性質を持ち、C−O双極子は相殺されない。酸素原子上に電子の孤立電子対が2つ存在するため、水および他の極性分子との水素結合が可能となる。PPOの陰性酸素と、P(VDF−TrFE)の陽性水素と、PPOのメチル基の陽性水素と、P(VDF−TrFE)の陰性フッ素との間の水素結合により、これらのブレンドの混和性がもたらされると考えられる。
Pt/Si基板上にスピンした120nm厚のポリマーブレンド膜の表面形態と相分離を、図12に示すように、原子間力顕微鏡(AFM)を用いて特性評価した。図12(a)は、結晶粒の大きさが約80〜100nmであるP(VDF−TrFE)薄膜の典型的な形態を示す。図12(b)は、6重量%のPPOを含む、スピンキャストしたブレンド膜を示す。これらの膜にはアニールプロセスを行わなかった。ブレンドは相分離し、膜全体にランダムに分布するアモルファスPPOナノスフィア(サイズがほぼ140nm)が半結晶性P(VDF−TrFE)マトリクスに囲まれた状態になる。AFM観察から、これらのブレンドの相分離は自然なもので、熱的に誘発されたものではなかったことが裏付けられた。図12(c)は、同じブレンド膜を135℃で4時間アニールした後の位相画像を示す。アニール後に、半結晶性P(VDF−TrFE)の粒径の増大が観察された。これは結晶化度の向上を示す。しかしながら、PPOナノスフィアのミクロ構造、またはブレンド膜の粗さに著しい変化はなかった。AFM測定は、PPO含有量0〜8重量%のブレンド率の関数として実施した。PPOの量が増加すると、図12(d)の挿入グラフに示すように、PPOナノスフィアの平均横方向サイズは、2重量%膜でのほぼ80nmから、ほぼ105nm(4重量%)、ほぼ140nm(6重量%)、そして8重量%膜でのほぼ165nmと、直線的に増加した。これは、PPOの添加量がさまざまなブレンド膜のAFM位相画像から計算した。さらに、PPOナノスフィアの数は、PPO含有量の増加に伴って減少した(図12〜15参照)。すなわち、PPO含有量の増加に伴って相分離が粗雑になった。これらの観察から、凝固プロセスは核形成と成長とに起因するというのは除外できるように思われる。相分離は、分離が、明確な核形成部位ではなく膜全体で均一に生じるスピノーダル分解によるものと考えられる。強誘電性薄膜の表面粗さは、強誘電体メモリを作製する際の重要なパラメータである可能性がある。表面粗さが大きいと、活性層全体にわたって電界が不均一になり、場合によっては強誘電体キャパシタの収率および再現性が低下し、強誘電体トランジスタの移動度およびON/OFF比が低下する(非特許文献1、2、3参照)。これらのブレンド膜のトポグラフィー画像から測定した表面粗さは、比較的なめらかな膜を示しており、粗さは、純粋なP(VDF−TrFE)膜のほぼ2nmから、8重量%のPPOを含むブレンド膜のほぼ5nmに増大している。図12(d)からわかるように、PPO量の増加に伴い、アモルファスPPOナノスフィアのピーク高さが増し、故に、粗さが増大する。これは、滑らかなポリマーブレンド薄膜を作製するのに近年用いられている、温度支援ワイヤーバーコーティングのような技術を用いてさらに最適化し、改善することができる(非特許文献4、5参照)。図13、図14および図15は、それぞれ、0、2、4、6および8重量%のPPOを含むブレンド膜のさらなるAFMトポグラフィー画像、AFM3−Dトポグラフィー画像およびAFM位相画像である。
図16に示すように、透過型電子顕微鏡(TEM)を用いて断面形態および相分離の特性を評価した。図16(a)は、120nm厚の純粋なP(VDF−TrFE)薄膜の断面TEM画像を示す。図16(b)〜(d)は、異なる位置でPt電極とAu電極とに挟まれた、6重量%のPPOを含むブレンド膜の断面TEM画像を示す。TEM画像は、AFMからわかるように、これらのブレンド膜の形態が、強誘電体P(VDF−TrFE)マトリクスで囲まれたアモルファスPPOの相分離ナノスフィアから成ることを裏付けている。図16(c)および(d)からわかるように、相分離は膜全体にわたって複数の位置で確認された。図17(a)〜(d)は、0および6重量%のPPOを含む膜のエネルギーフィルター断面TEM画像を示す。
2.結晶構造および結晶方位
図18(a)は斜入射X線回折(GIXRD)スペクトルを示し、これを用いて、純粋な強誘電体P(VDF−TrFE)膜およびPPOを含むポリマーブレンドの結晶構造を調べた。Pt電極上にスピンし、135℃でアニールした純粋なP(VDF−TrFE)膜は、2θを中心としてほぼ19.76°のピークを示し、強誘電性β相、ならびに(110)および(200)面からの反射の特徴を示している(非特許文献6、7、8参照)。面間隔はおよそ4.14Aと計算され、以前の報告と一致する(非特許文献7、9参照)。ピークの半値全幅が幅広い(FWHMがほぼ1.59°)のは、結晶ラメラとアモルファス領域とから成る半結晶性ポリマー様P(VDF−TrFE)の典型である。アモルファス領域の双極子モーメントはランダムで互いに相殺するため、膜のβ結晶領域のみが強誘電性を生じることから、高結晶性強誘電性薄膜は有利である(非特許文献10参照)。X線回折は半結晶性ポリマーの結晶化度を測定するための主要な技術であり、以前にP(VDF−TrFE)薄膜で用いられている(非特許文献8参照)。結晶化度の判定には2相モデルを使用する必要がある。すなわち、サンプルは、結晶とアモルファス領域とから成り、半結晶組織の領域はない。観察された回折ピークは、2つのピーク、C(結晶)とNC(非結晶)とにうまく分解できた。ガウス関数を用いて最適なフィッティングを行った。結晶化度は、C+Nの総面積に対する、Cの面積の比から計算できる。計算した、純粋なP(VDF−TrFE)の結晶化度はほぼ74%で、非常に薄い(ほぼ100〜200nm)P(VDF−TrFE)膜の典型であった(非特許文献11参照)。
図18(b)はPPO含有量が8%のブレンド膜のXRDピークを示す。PPOを含むブレンド膜は、8重量%のPPO膜では2θで、わずかに右にシフトしたほぼ20°のピークを示し、ポリマー鎖の面間隔がほぼ4.08Aと狭めである。ポリマーブレンド膜は相分離し、そのため、PPO含有量の増加に伴って、より高い応力がP(VDF−TrFE)相にかかり、鎖パッキングがより密に、または面間隔がより狭くなる可能性がある。さらにXRDピークは、FWHMがほぼ2°と大きめの純粋なP(VDF−TrFE)膜と比べると、ポリマーブレンド膜は結晶サイズが小さいことを示している。PPO含有量の増加に伴うブレンド膜の結晶化度の低下が観察され、これは8重量%のPPO膜でおよそほぼ62%であった。
ポリマーブレンドの薄膜におけるPPOの存在は、フーリエ変換赤外分光法(FT−IR)の透過モードを用いて検証した。図18(b)は、1288cm-1および850cm-1の吸収バンドがCF2対称伸縮振動を伴い、かつトランスジグザグ構造(β相)の特徴的なバンドであることを示している(非特許文献7、12、13参照)。確認された他の大きなピークは、CH2縦ゆれ振動に特徴的な1400cm-1バンド、CF2の非対称伸縮に特徴的な1186cm-1バンド、および揺動CH2振動に関連する880cm-1バンドである(非特許文献14参照)。これらのピークはすべて、純粋なP(VDF−TrFE)、およびP(VDF−TrFE)とPPOとのブレンド膜の両方で共通であった。さらに、ブレンド膜において、ベンゼン環のC−C=C対称伸縮に特徴的な1605cm-1、C−C=C非対称伸縮の1473cm-1、C−O伸縮の1020cm-1でいくつかのピークを同定し、PPOにエーテル基が存在することを確認した(非特許文献15、16、17)。特に、メチル官能基は、FT−IRスペクトルにおいて検出されず、これは他のピークといくらか重なったか、または、FT−IR装置の分解能が不足していた可能性がある。FT−IR分析は、これらのポリマーブレンド膜におけるPPOの存在を裏付けているが、PPOとP(VDF−TrFE)鎖との間になんらかの相互作用や結合があることを示唆してはいない。
3.ブレンド膜の強誘電性能および誘電性能
図19(a)は、P(VDF−TrFE)とPPOとのブレンド装置の分極−電界のヒステリシスループを示す。10Hzで測定した装置はよく飽和したヒステリシスカーブを示し、純粋なP(VDF−TrFE)キャパシタは、7.3μC/cm2の残留分極(±Pr)と、ほぼ62±5MV/mの抗電界とを示している。PPO含有量の増加に伴い、残留分極の単調減少と、抗電界の減少が観察される。8重量%のPPOを含むブレンド膜は、4.93μC/cm2の残留分極(±Pr)と、ほぼ67±5MV/mの抗電界とを示す。この効果は、図18(a)のX線回折ピークに示されるように、PPOを添加した際の膜の結晶化度の低下に起因する可能性がある。
強誘電体キャパシタでは、スイッチング電流と非スイッチング電流との差は、「0」と「1」のメモリ状態を区別できるように、最大化する必要がある。図19(b)は、PPO含有量の増加に伴い、スイッチング電流が徐々に減少するのを示している。ただし、PPO含有量が最大8重量%と多くても、ブレンドキャパシタは良好なスイッチング電流密度、ほぼ15μA/cm2を示し、これは純粋なP(VDF−TrFE)ベースの強誘電体キャパシタの報告に匹敵する(非特許文献18、19参照)。同時に、P(VDF−TrFE)とPPOとのブレンド膜に特徴的なスイッチング時間を測定した。これは、電荷密度または分極(P)応答の時間領域測定により得られる。スイッチング時間(τs)は、log(時間)プロットに対するdP/d(log(時間))の最大値の時間から推測し、図15(b)の挿入グラフにプロットしている(非特許文献20参照)。125MV/mの印加電界では、純粋なP(VDF−TrFE)キャパシタ装置は0.19msのスイッチング時間を示すのに対し、8重量%のPPOを含む装置のスイッチング時間は、ほぼ0.21msと同様である。したがって、スイッチング時間は、強誘電性のもう1つの重要な側面である、PPO含有量の増加に伴って大幅には変化しない。
PVDFベースの強誘電体ポリマーを用いる利点は、電界印加時に分極化する能力からもたらされる高い静電容量または高い誘電率である。これにより、誘電体層としてそれらを用いて、動作電圧が低い装置を作製することができる。誘電率の高いゲート誘電体は、厚さを減少させる必要なしに、OTFTの動作電圧を効果的に下げる(非特許文献21参照)。したがって、これらのブレンド膜の誘電分散に対するPPOの影響の特性を評価することが重要である。図19(c)は、純粋なP(VDF−TrFE)、純粋なPPOおよびブレンドの強誘電体キャパシタの誘電分散と損失係数(tanδ)とを示す。P(VDF−TrFE)コポリマー膜は、100Hzで誘電率ほぼ11を示し、これは、文献における他の報告に匹敵する(非特許文献22参照)。純粋なP(VDF−TrFE)キャパシタで、誘電体の誘電率(εr)の漸次的な減少が観察され、これは、双極子が高周波で印加電界に応答できない場合の極性ポリマー誘電体の誘電応答に一致する。一方で、PPOは、低誘電率ポリマー誘電体の典型である、ほぼ3の誘電率と、周波数とは独立した誘電応答とを示す。そのような材料では、電子分極は、誘電率全体に対する大きな寄与因子であり、印加電界の周波数に対する応答はほとんど瞬間的である。図19(c)は、ブレンドキャパシタの誘電分散も示す。PPOの量の増加に伴い、誘電率は徐々に低下するが、低電圧電子適用では比較的高く、8重量%ブレンド膜のεrはほぼ9.3である。図19(c)は、誘電体層の電力消費を示す誘電率の虚部と実部の比から計算される誘電損失(tanδ)も示す。理想的な誘電体は、電子適用で誘電率が高く、損失が低いものであろう。8重量%のPPOを含むブレンド膜は、ベースラインの純粋なP(VDF−TrFE)膜(1MHzで0.21)と比べて低い誘電損失(1MHzで0.17)を示し、これは、PPO相の良好な絶縁特性と低い電力消費とに起因する。したがって、PPOの量が少ないと、ブレンド膜において比較的高い誘電率を維持し、同時に誘電損失を低下させることができる。
図19(d)は、ブレンド膜の誘電率の温度依存性を示す。強誘電体キャパシタの誘電率は温度に伴って増加し、最大に達した後に低下する。この挙動は強誘電材料の典型であり、加熱−冷却サイクルを受けると、キュリー温度(Tc)で強誘電相から常誘電相に転移する。我々の純粋なP(VDF−TrFE)膜のキュリー温度はおよそほぼ115℃であり、文献における報告と一致する(非特許文献9、23)。特に、ブレンド膜は、PPOの量の増加に伴って、キュリー温度に変化は認められなかった。
4.ブレンド膜の熱安定性
コポリマーP(VDF−TrFE)をベースとした強誘電体メモリの大規模集積は、その熱安定性の低さゆえに、いまだ課題である(非特許文献24参照)。純粋なP(VDF−TrFE)とPPO含有量が8重量%のブレンドのキャパシタの熱安定性を調べた。装置は、印加電界125MV/m、周波数10Hzで分極をスイッチングする能力に基づいて評価した。図20(a)は、温度に対する残留分極および抗電界の測定値を示す。一般に、温度の上昇に伴って、分極のわずかな増加と抗電界の減少が認められる。これは、温度上昇が、双極子をスイッチングするのに必要なエネルギーの一部をもたらすからである(非特許文献25参照)。PVDFとPVDFベースの強誘電体ポリマーの熱安定性は、これらのポリマーがキュリー温度で強誘電相−常誘電相転移をするため、これらのポリマーのキュリー温度に直接関係する(非特許文献9参照)。特に、わずか50℃で純粋なP(VDF−TrFE)薄膜キャパシタの安定性に急激な低下が認められた。これは、50℃で分極が顕著に減少し、それより高い温度であれば急速に低下する薄膜P(VDF−TrFE)キャパシタの他の報告と一致する(非特許文献24参照)。これは、モル比が70/30のコポリマーで、ほぼ110〜120℃のキュリー温度を以前大きく下回っていることから、驚きであった(非特許文献23、25参照)。これに対し、8重量%のPPOを含むブレンド膜は、純粋なP(VDF−TrFE)キャパシタと比べると、はるかに良好な熱安定性を示した。装置は、コポリマーのキュリー温度に近い80℃以下で良好に機能する。図19(d)からわかるように、熱安定性の改善は、ブレンド膜のキュリー温度の変化や上昇によるものではなかった。図20(b)は、さまざまな温度での純粋なP(VDF−TrFE)キャパシタのヒステリシスループを示す。60℃以上で、ヒステリシスループは抵抗性のリーク挙動を示し、これらの膜における分極の正確な測定が不可能となった。より高い温度では、特に負バイアス領域で、電極/強誘電体界面の1つで表面破壊が生じていることを示す、激しいリーク曲線に気付いた。これに対し、PPOを含むブレンド膜は、図20(c)からわかるように、高温で良好な飽和曲線を示す。
これをさらに理解するために、温度の関数として、純粋なP(VDF−TrFE)膜とブレンド膜のリーク電流を調べた。コポリマーをベースとした強誘電体キャパシタのリークについては十分に研究されており、薄膜では100nm前後で比較的大きなリークを示す(非特許文献7、26参照)。TrFEの採用は、コポリマーで強誘電性β相を得るには有効だが、同時にリーク電流が大きくなる。電界を印加して分極をスイッチングすると、TrFEモノマーの炭素原子の反対側にある2個のフッ素原子が電流リークパスを形成するため、電流のリークが生じやすい(非特許文献26参照)。これは、TrFE含有量の多い薄膜P(VDF−TrFE)キャパシタで明らかであり、リークが大きい問題はいくつかの試験で報告されている。図20(d)は、飽和電界がほぼ125MV/mのとき、純粋なP(VDF−TrFE)キャパシタが、室温で10-6A/cm2を超えるリーク電流密度となることを示している。一方で、純粋なPPO膜は、ほぼ300MV/mの高電界でもほぼ10-8A/cm2の低いリーク電流を示し、PPOの絶縁特性をさらに強調している。8重量%のPPOを含むブレンド装置は、負バイアスではわずかに低い電流で同様のリーク電流を示す。これは、よりリークを生じやすい多数の強誘電体相を通じた電流伝導によるものと考えられる。特に、純粋なP(VDF−TrFE)膜と比べると、60℃の高温で、ブレンド膜のリーク電流に激的な改善が認められた。ブレンド膜のこのリーク電流密度は、温度に伴ってあまり変化せず、60℃ではP(VDF−TrFE)膜よりも小さい大きさのオーダーである。これは、ブレンド膜におけるPPOの高絶縁性アモルファスナノスフィアが良好な電荷トラップ領域として機能し、電荷担体に膜を自由に通過させないと考えられる。これは、これらのブレンド膜の熱安定性に直接影響を及ぼし、高温であっても、分極の確実なスイッチングをもたらす。
5.ブレンド膜の耐疲労性および破壊強度
分極疲労は一般に、スイッチングサイクルのくり返しに伴うスイッチング可能な分極の量の減少とされる。共通のPt電極とAu電極とを有するブレンド膜の疲労性能を、適切な条件下(非特許文献27、28参照)で測定した。図21(a)は、P(VDF−TrFE)とPPOとのブレンド膜キャパシタの、100万(106)サイクル以下の疲労性能を示す。電界100MV/m、パルス幅10ms(100Hz)の両極性三角波を印加し、装置を疲労させた。分極は、125MV/m、同じ周波数で、PUND(Positive−Up−Negative−Down)測定を用いて定期的に特性評価した。PPO含有量の増加に伴って、ブレンド装置の疲労性能に漸次的な改善が認められた。およそ8重量%のPPOでは、装置は、106サイクル後に分極のほぼ60%を維持している。これは、分極のほぼ20%しか維持していない純粋なP(VDF−TrFE)キャパシタと比べると大幅かつ驚くべき改善である。図21(b)は、100Hzで、疲労サイクル前後に測定したヒステリシスカーブを示す。純粋なP(VDF−TrFE)では、分極がほぼ7μC/cm2からわずか1μC/cm2に急激に減少したのに対し、6重量%のPPO膜では、分極はほぼ5.6μC/cm2からほぼ3.6μC/cm2にわずかに減っている。装置は、コポリマー膜の分極でスイッチングが生じる可能性のある最大周波数に近い高周波数1kHzでも疲労させた。8重量%のPPOを含む膜は、高周波数でも、106サイクル後に、純粋なP(VDF−TrFE)膜の54%と比べて、ほぼ80%という優れた分極維持を示している(図22)。
疲労機構をさらに理解するために、疲労後の純粋な膜とブレンド膜の装置の電流−電圧(リーク)特性を比較した。図17(c)は、疲労したP(VDF−TrFE)膜による高いリーク電流を示し、一方、PPO含有量が6重量%の膜は、疲労後にはるかに低いリークを示している(図16(d))。これは、純粋なP(VDF−TrFE)膜で多数の電荷がトラップされたために、疲労性能が低下していることを示唆している。P(VDF−TrFE)薄膜のリーク電流も、高電界で、小さな負性微分抵抗を表すS字形の挙動を示す。これは膜の電流不安定性、つまり、均質な電流分布が不安定になり、崩壊してフィラメント状になる状態を示す(非特許文献29参照)。局在電荷と電流密度が大きくなると、膜が電気的に薄くなる。これが、疲労後にブレンド膜で見られる低い抗電界の理由である(図17(b))。これにより、熱応力も大幅に増加する可能性があり、特にAuなどの不活性金属の使用に関する文献でも報告されている電極剥離につながる(非特許文献25)。これは、純粋なP(VDF−TrFE)キャパシタの疲労試験でも観察され、一部の装置で、高い熱応力のために最上部のAu電極が剥離している(図23)。したがって、薄膜P(VDF−TrFE)強誘電体キャパシタの継続的疲労は、誘電エージングをもたらし、膜を破壊に至らせる。これに対し、PPOを含むブレンド膜は、疲労後にリーク電流のわずかな増加しか示していない。これはPPOナノスフィアの良好な絶縁性と電荷トラップ特性によるもので、これが良好な耐疲労性をもたらす。ブレンド膜におけるこれらの高絶縁性ナノスフィアは、良好な電荷トラップ領域として機能し、電荷が強誘電性膜でトラップされないようにし、それにより疲労性能を改善する。追跡研究では、ブレンド膜の絶縁破壊強度を、短時間試験を用いて測定した。この試験では、スイープするDC電圧をランプ速度3V/sで印加し、10〜20秒間で装置故障をもたらした。図21(d)は、PPO含有量の増加に伴って、これらの膜の破壊強度が、0%のPPOから8重量%のPPO含有量で、それぞれほぼ225MV/mからほぼ360MV/mに改善するのを示している。絶縁特性が良好で、かつ、絶縁破壊強度が本質的に高いブレンド膜におけるPPOは、P(VDF−TrFE)とPPOとのブレンドの強誘電体メモリ装置の破壊強度を改善するのに役立つ。
6.結論
相分離した強誘電体P(VDF−TrFE)と高絶縁性アモルファスポリフェニレンオキシド(PPO)とのポリマーブレンドから強誘電体メモリを作製した。これらのブレンド膜の形態は、結晶性強誘電体P(VDF−TrFE)マトリクスに囲まれたアモルファスPPOの相分離ナノスフィアを含む。ブレンド膜におけるPPOの高絶縁性アモルファスナノスフィアは、良好な電荷トラップ領域として機能し、電荷担体に膜を自由に通過させないようにする。これが、装置の強誘電性および誘電性能に直接影響を及ぼす。このブレンド装置は、低い誘電損失(1MHz以下で<0.2)で強誘電性能と誘電性能とが高度に改善され、熱安定性が向上し(ほぼ353K以下)、耐疲労性に優れ(1KHzで106サイクル後に80%維持)、絶縁破壊電界が高い(ほぼ360MV/m)。ブレンド装置は、コポリマーをベースにした強誘電体メモリの重要な制限の一部に解決策を提供し、これらのブレンドをベースにした強誘電体メモリ装置を、柔軟で透明な電子適用にとってより適したものにする。

Claims (18)

  1. 少なくとも2種のポリマーのポリマーブレンドを含む強誘電材料であって、第1種のポリマーは強誘電体ポリマーであり、第2種のポリマーは誘電率が4以下のポリマーであり、
    前記第2種のポリマーは、以下の構造を有するポリフェニレンエーテルであって:
    上式で、1ユニットの酸素エーテル原子は、次の隣接するユニットのベンゼン核と結合しており、
    1とR2は、それぞれ水素、ハロゲン、炭化水素ラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素ラジカル、炭化水素オキシラジカル、ハロゲン原子とフェニル核との間に少なくとも2個の炭素原子を有するハロゲン化炭化水素オキシラジカル、または置換もしくは非置換のフェニル基であり、
    前記ポリマーブレンドは、1〜8重量%の前記第2種のポリマーを含み、
    前記ポリマーブレンドは、前記強誘電体ポリマーの結晶性または半結晶性ポリマーマトリクスと、前記第2のポリマーを含む複数のアモルファスナノ構造とを含み、前記複数のアモルファスナノ構造が前記ポリマーマトリクス内に含まれている、強誘電材料。
  2. 前記ポリマーブレンドは、共通の溶媒に前記少なくとも2種のポリマーが溶解した溶液ブレンドである、請求項1に記載の強誘電材料。
  3. 前記共通の溶媒は、メチルエチルケトン、シクロヘキサン、ヘキサノン、または前記第1のポリマーと第2のポリマーの両方を溶解できる割合で少なくとも2種の溶媒を含む溶媒である、請求項2に記載の強誘電材料。
  4. 前記ポリマーブレンドは溶融ブレンドである、請求項1に記載の強誘電材料。
  5. 前記溶融ブレンドを得るために用いる温度は、前記少なくとも2種のポリマーそれぞれの融点より高く、熱劣化温度より低い、請求項4に記載の強誘電材料。
  6. 前記強誘電体ポリマーはコポリマーであり、
    特にポリ(フッ化ビニリデン−三フッ化エチレン)(P(VDF−TrFE))であり、
    VDFとTrFEのモル比は、約80:20、77:23、75:25、70:30または55:45である、請求項1〜5のうちのいずれか一項に記載の強誘電材料。
  7. 前記第2のポリマーの誘電率は約1〜3である、請求項1〜6のうちいずれか一項に記載の強誘電材料。
  8. 前記ポリフェニレンエーテルはポリ(2,6−ジメチル−1,4−フェニレンオキシド)である、請求項7に記載の強誘電材料。
  9. 前記ポリフェニレンエーテルは:
    Noryl(登録商標)SA90樹脂、
    または、Noryl(登録商標)SA9000樹脂、
    または、それらのブレンドである、請求項7に記載の強誘電材料。
  10. 前記強誘電体ポリマーは、ポリフッ化ビニリデン(PVDF)、ポリ(フッ化ビニリデン−四フッ化エチレン)コポリマー(P(VDF−TrFE))またはポリ(フッ化ビニリデン−co−ヘキサフルオロプロペン)(P(VDF−HFP)である、請求項1〜9のうちいずれか一項に記載の強誘電材料。
  11. 前記材料は膜であり、
    前記膜の厚さは20nm〜10μmであり、
    前記膜は単一の単層膜である、請求項1〜10のうちいずれか一項に記載の強誘電材料。
  12. 前記強誘電体ポリマーは結晶性または半結晶性の形態である、請求項1〜11のうちいずれか一項に記載の強誘電材料。
  13. 前記第2のポリマーは、アモルファス、半結晶性または結晶性の形態である、請求項1
    〜12のうちいずれか一項に記載の強誘電材料。
  14. 前記複数のナノ構造は、電荷を蓄積できる電荷トラップ領域であり、
    前記複数のナノ構造の大きさおよび数は、前記ポリマーブレンドに含まれる前記第2のポリマーの重量に依存し、
    前記複数のアモルファスナノ構造はナノスフィアである、請求項1〜13のうちいずれか一項に記載の強誘電材料。
  15. 前記材料は液体、ゲルまたは溶融物である、請求項1〜14のうちいずれか一項に記載の強誘電材料。
  16. 請求項1〜15のうちいずれか一項に記載の強誘電材料を含む装置であって、
    前記装置は、請求項1〜15のうちいずれか一項に記載の強誘電材料を含む強誘電体キャパシタから成る群から選択され、
    第1の導電材料と、第2の導電材料とを含み、前記強誘電材料の少なくとも一部が、前記第1の導電材料の少なくとも一部と、前記第2の導電材料、プリント回路基板、集積回路および電子装置の少なくとも一部との間に配置されている、装置。
  17. 請求項1〜15のうちいずれか一項に記載の強誘電材料を作る方法であって:
    (a)溶媒と強誘電体ポリマーと4以下の誘電率を有するポリマーとを含む溶液を得るステップであって、前記強誘電体ポリマーと前記4以下の誘電率を有するポリマーとを前記溶媒に溶解するステップと;
    (b)前記溶液を基板上に配置するステップと;
    (c)前記強誘電材料を得るのに十分な条件下で前記溶液を加熱またはアニールするステップと
    を含む方法。
  18. 請求項1〜15のうちいずれか一項に記載の強誘電材料を作る方法であって:
    (a)強誘電体ポリマーと4以下の誘電率を有するポリマーとを得るステップと;
    (b)前記強誘電体ポリマーと前記4以下の誘電率ポリマーとを押出機でブレンドするステップと;
    (c)前記強誘電材料を得るのに十分な条件下で、前記強誘電体ポリマーと前記4以下の誘電率を有するポリマーとを溶融押し出しするステップと
    を含む方法。
JP2016500720A 2013-03-14 2014-03-06 疲労特性および破壊特性が改善された強誘電体キャパシタ Active JP6421169B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361784011P 2013-03-14 2013-03-14
US61/784,011 2013-03-14
US201361866882P 2013-08-16 2013-08-16
US61/866,882 2013-08-16
US201361876033P 2013-09-10 2013-09-10
US61/876,033 2013-09-10
PCT/US2014/021091 WO2014158956A1 (en) 2013-03-14 2014-03-06 Ferroelectric capacitor with improved fatigue and breakdown properties

Publications (3)

Publication Number Publication Date
JP2016519690A JP2016519690A (ja) 2016-07-07
JP2016519690A5 JP2016519690A5 (ja) 2017-01-05
JP6421169B2 true JP6421169B2 (ja) 2018-11-07

Family

ID=50424740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016500720A Active JP6421169B2 (ja) 2013-03-14 2014-03-06 疲労特性および破壊特性が改善された強誘電体キャパシタ

Country Status (7)

Country Link
US (1) US10096352B2 (ja)
EP (1) EP2973775B1 (ja)
JP (1) JP6421169B2 (ja)
KR (1) KR102043488B1 (ja)
CN (1) CN105103322B (ja)
TW (1) TW201505221A (ja)
WO (1) WO2014158956A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368182B2 (en) * 2013-12-09 2016-06-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Memory cell
KR101632025B1 (ko) * 2015-01-09 2016-06-20 광주과학기술원 유기 박막 제조 방법
CN108206239B (zh) * 2016-12-16 2019-10-01 同济大学 基于金-铁电单晶体系的负微分电阻效应器件及其制备
JP7101373B2 (ja) * 2018-03-30 2022-07-15 国立大学法人広島大学 成形体
CN108469586B (zh) * 2018-06-04 2023-08-08 沈阳工业大学 一种快速接地开关开断特性的检验与判断装置及方法
CN109400929B (zh) * 2018-10-30 2021-07-13 郭庆平 一种P(VDF-TrFE)铁电薄膜材料的制备方法
JP7211104B2 (ja) * 2019-01-24 2023-01-24 日立金属株式会社 線状部材及びその製造方法
US20210408367A1 (en) * 2019-02-27 2021-12-30 National University Corporation Yamagata University Method for producing ferroelectric polymer element, ferroelectric polymer element and piezoelectric sensor
CN109972136B (zh) * 2019-03-26 2020-09-04 浙江大学 一种取向生长P(VDF-TrFE)薄膜的制备方法
CN110164698A (zh) * 2019-04-29 2019-08-23 杭州电子科技大学 一种PET-ITO/TiO2/P(VDF/TrFE)透明柔性复合光阳极
JP7200861B2 (ja) * 2019-07-12 2023-01-10 味の素株式会社 樹脂組成物
CN110444397B (zh) * 2019-07-26 2022-06-21 上海工程技术大学 一种线电极结构的有机铁电薄膜电容器及其制备方法
US11049541B2 (en) * 2019-10-24 2021-06-29 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
KR20220099030A (ko) 2021-01-05 2022-07-12 삼성전자주식회사 캐패시터 및 캐패시터를 포함하는 반도체 소자를 제조하기 위한 방법들
CN116249338B (zh) * 2023-03-15 2024-03-22 潍坊新声悦尔电子科技有限公司 Ptfe膜覆膜背极板驻极电荷激活老化工艺
CN117169669B (zh) * 2023-11-02 2024-03-12 国网江西省电力有限公司供电服务管理中心 击穿电容监测方法、装置、电子设备及可读存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701624A (nl) * 1987-07-10 1989-02-01 Gen Electric Polymeermengsel dat een polyfenyleenether, een fluor bevattend olefinisch homopolymeer of copolymeer en een vinylaromatischalkyl(meth)acrylaat copolymeer bevat.
US5115018A (en) * 1987-08-24 1992-05-19 Allied-Signal Inc. High-impact, styrenic polymer/thermoplastic polymer grafted blends
JPH01110550A (ja) * 1987-10-23 1989-04-27 Toagosei Chem Ind Co Ltd 樹脂組成物
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7034332B2 (en) 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
US7045897B2 (en) * 2004-07-28 2006-05-16 Endicott Interconnect Technologies, Inc. Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
US20080248596A1 (en) 2007-04-04 2008-10-09 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having at least one capacitor therein
US20080128682A1 (en) * 2005-05-11 2008-06-05 University Of Seoul Foundation Of Industry- Academic Cooperation Ferrodielectric Memory Device And Method For Manufacturing The Same
US7989530B2 (en) * 2005-11-23 2011-08-02 General Electric Company Nonlinear polymer composites and methods of making the same
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
US20110110015A1 (en) * 2007-04-11 2011-05-12 The Penn State Research Foundation Methods to improve the efficiency and reduce the energy losses in high energy density capacitor films and articles comprising the same
JP5135937B2 (ja) * 2007-07-31 2013-02-06 ダイキン工業株式会社 高誘電性フィルム
US20100067172A1 (en) 2008-03-13 2010-03-18 Strategic Polymer Sciences, Inc. High electric energy density polymeric compositions, methods of the manufacture therefor, and articles comprising the same
KR100984182B1 (ko) 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8611068B2 (en) 2008-10-16 2013-12-17 Case Western Reserve University Multilayer polymer dialectric film having a charge-delocalizing interface
US20110228442A1 (en) 2010-03-16 2011-09-22 Strategic Polymer Sciences, Inc. Capacitor having high temperature stability, high dielectric constant, low dielectric loss, and low leakage current

Also Published As

Publication number Publication date
JP2016519690A (ja) 2016-07-07
KR102043488B1 (ko) 2019-11-11
CN105103322B (zh) 2019-03-08
WO2014158956A1 (en) 2014-10-02
TW201505221A (zh) 2015-02-01
EP2973775B1 (en) 2017-06-07
US20140268483A1 (en) 2014-09-18
KR20150129801A (ko) 2015-11-20
US10096352B2 (en) 2018-10-09
EP2973775A1 (en) 2016-01-20
CN105103322A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP6421169B2 (ja) 疲労特性および破壊特性が改善された強誘電体キャパシタ
Khan et al. All‐polymer bistable resistive memory device based on nanoscale phase‐separated PCBM‐ferroelectric blends
EP3146567B1 (en) Processing of thin film organic ferroelectric materials using pulsed electromagnetic radiation
JP6366824B2 (ja) 二段階温度プロセスを使用した薄膜強誘電体デバイスの製造方法
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
Heremans et al. Polymer and organic nonvolatile memory devices
KR101909522B1 (ko) 앰비언트-로버스트 용액을 이용한 나노단위 유기적 강유전체 막의 제조방법
Khan et al. High‐Performance Ferroelectric Memory Based on Phase‐Separated Films of Polymer Blends
TWI586008B (zh) 鐵電裝置,互連器及其製法
EP2907135B1 (en) Resistive memory device fabricated from single polymer material
US20170233597A1 (en) Method of fabricating high-performance poly (vinylidenedifluoride-trifluoroethylene), p(vdf-trfe) films
Zhang et al. How to process P (VDF-TrFE) thin films for controlling short circuits in flexible non-volatile memories
KR101224768B1 (ko) 유기 메모리 소자 및 그의 제조방법
KR101653283B1 (ko) 자가 응집체를 포함하는 유기 비휘발성 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6421169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250