KR20230162975A - 재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들 - Google Patents

재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들 Download PDF

Info

Publication number
KR20230162975A
KR20230162975A KR1020237037201A KR20237037201A KR20230162975A KR 20230162975 A KR20230162975 A KR 20230162975A KR 1020237037201 A KR1020237037201 A KR 1020237037201A KR 20237037201 A KR20237037201 A KR 20237037201A KR 20230162975 A KR20230162975 A KR 20230162975A
Authority
KR
South Korea
Prior art keywords
ferroelectric
diodes
doped
tcam
memory cell
Prior art date
Application number
KR1020237037201A
Other languages
English (en)
Inventor
딥 자리왈라
로이 에이치. 올슨 3세
에릭 앤드류 스타치
시웬 리우
디시옹 왕
제프리 정
메릴린 머시 아조 피아그베뉴
Original Assignee
더 트러스티스 오브 더 유니버시티 오브 펜실바니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티스 오브 더 유니버시티 오브 펜실바니아 filed Critical 더 트러스티스 오브 더 유니버시티 오브 펜실바니아
Publication of KR20230162975A publication Critical patent/KR20230162975A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

알루미늄 스칸듐 질화물(AlScN) 또는 하프늄 지르코늄 산화물(HfZrO2)과 같은 재료들로 구성된 강유전성 다이오드들은 저장 메모리 셀들, 검색 TCAM(Ternary Content Addressable Memory) 셀들, 신경 회로를 생성하기 위해 CMOS 웨이퍼들과 같은 반도체 구조물들 위에 형성될 수 있다. 다이오드들은 비휘발성이며 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍이 가능하며, 높은 온/오프 및 자기 정류 비율들을 갖는다. 셀들은 예를 들어 반대 극성의 2개의 다이오드들로 형성될 수 있으며, 예를 들어 0T-2R 구조들을 형성하기 위해 트랜지스터들 없이 달성될 수 있다.

Description

재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들
관련 출원들에 대한 상호 참조
본 출원은 발명의 명칭이 "재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들"인, 2021년 3월 30일에 출원된 미국 가특허 출원 번호 63/167,765의 이익을 청구하며, 그 내용들은 여기에 참조로 포함된다.
정부의 권리들
본 발명은 국방부에 의해 수여된 HR0011-20-9-0046 하의 정부 지원을 받아 만들어졌다. 정부는 발명에 대한 특정 권리들을 갖는다.
본 출원은 메모리 디바이스들, 검색 및 계산 시스템들의 페로 다이오드들용 애플리케이션들에 관한 것이다.
새로운 강유전성 재료인 알루미늄 스칸듐 질화물(AlScN)로 구성된 필드 프로그래밍 가능 강유전성 다이오드(페로 다이오드)의 고유한 특성들을 활용하여, 우리는 다수의 데이터 집약적 애플리케이션들, 예를 들어 저장, 검색, 신경 네트워크들을 가능하게 하는 제로 트랜지스터들(0T)을 포함하는 재구성 가능한 아키텍처를 시연한다. 구체적으로, 우리는 비휘발성이고 104보다 높은 온/오프 비율과 104보다 높은 자기 정류 비율을 가지며 CMOS BEOL(Back End of Line) 프로세싱과 호환되는 페로 다이오드들을 시연한다. 이러한 고유한 특성들을 기반으로, 0-트랜지스터/2-저항기 저장(0T-2R) 셀을 사용하는 새로운 비휘발성 TCAM들(Ternary Content Addressable Memorys)이 설명된다. 트랜지스터들이 없기 때문에, 0T-2R TCAM들은 SPICE 시뮬레이션들을 기반으로 한, 100ps 미만의 검색 지연과 함께 알려진 가장 컴팩트한 디자인을 갖추고 있다.
스칸듐 이외에, 질화알루미늄 페로 다이오드들의 형성에 다른 도펀트들이 사용될 수 있다. 이러한 페로다이오드들은 다양한 회로들 및 시스템들에서 사용될 수 있다.
우리는 또한 높은 정확도와 낮은 지연 시간의 신경 네트워크 추론에 적용할 수 있는 높은 선형성과 대칭 강화/감소 특성들을 갖는 4비트 페로 다이오드 시냅스를 실험적으로 시연한다. 우리의 아키텍처 설계는 실험적인 페로 다이오드 데이터와 PyTorch 프레임워크의 LeNet-5 아키텍처에 의해 벤치마킹되었다. 이는 MNIST 데이터세트에서 ~97.5%의 추론 정확도를 보여 이상적인 소프트웨어 수준 추론에 접근한다.
일 양상에서, 본 개시는 강유전성 다이오드들의 어레이를 포함하는 메모리 셀을 제공하며, 강유전성 다이오드들은 선택적으로 알루미늄 스칸듐 질화물(AlScN) 또는 하프늄 지르코늄 산화물(HfZrO2)을 포함하며, 강유전성 다이오드들은 비휘발성이고 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍이 가능한 것을 특징으로 한다.
또한, 본 개시의(예를 들어, 양상들 1-8 중 어느 하나에 따른) 메모리 셀의 복수의 인스턴스들을 포함하는 메모리 셀들의 어레이가 제공되며, 어레이는 강유전성 다이오드들을 판독하고 프로그래밍하는데 사용되는 V/2 방식으로 배열된다.
본 개시에 따른(예를 들어, 양상 1-8 중 어느 하나에 따른) 메모리 셀을 포함하는 TCAM(Ternary Content Addressable Memory)이 추가로 제공된다.
추가로, 다중 비트 다이오드 시냅스들의 어레이를 포함하는 신경 네트워크가 개시되며, 예를 들어 각 다이오드 시냅스는 선택적으로 알루미늄 스칸듐 질화물(AlScN)을 포함하는 강유전성 다이오드를 포함하고, 각 다이오드는 비휘발성이며 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍 가능하다.
이 요약은 상세한 설명에서 아래에 추가로 설명되는 단순화된 형태로 개념들의 선택을 소개하기 위해 제공된다. 이 요약은 청구된 주제의 주요 특징들이나 필수적인 특징들을 식별하기 위한 것이 아니며, 청구된 주제의 범위를 제한하는 데 사용하려는 의도도 없다. 또한, 청구된 주제는 본 개시의 일부에 언급된 단점들 중 일부 또는 전부를 해결하는 제한들로 제한되지 않는다.
특허 또는 출원 파일은 컬러로 작성된 적어도 하나의 도면을 포함한다. 컬러 도면(들)이 포함된 이 특허 또는 특허 출원 공보의 사본들은 요청하고 필요한 수수료를 납부시 관청에 의해 제공된다.
첨부 도면들과 함께 예로서 주어진 다음의 설명으로부터 더 상세한 이해가 이루어질 수 있다. 도면들은 반드시 실제 축적일 필요는 없다.
도 1은 메모리, 메모리 내 검색 및 신경 네트워크들을 위한 페로 다이오드 어레이들의 다양한 잠재적인 용도를 도시한다.
도 2a는 예시적인 페로 다이오드의 수직 단면의 다이어그램이다.
도 2b는 예시적인 페로 다이오드의 수직 단면의 TEM 이미지이다.
도 3a 및 도 3b는 각각 포지티브 순방향 및 네거티브 순방향 분극 상태들의 예시적인 페로 다이오드의 I-V 곡선들이다.
도 4는 저장 모드들의 구현을 도시한다. 높은 온/오프 및 자기 정류 비율을 통해 V/2 방식은 0-T RAM의 판독 및 프로그래밍에 적용될 수 있다.
도 5는 서로 다른 분극 상태들의 페로 다이오드들의 2개의 I-V 곡선들을 도시한다.
도 6a-6d는 단일 셀 TCAM 구현들의 전기적 개략도들이다.
도 6a는 일반적인 TCAM의 연결들을 도시한다.
도 6b는 16T CMOS TCAM을 도시한다.
도 6c는 2T-2R TCAM을 도시한다.
도 6d는 0T-2R TCAM을 도시한다.
도 7은 저장된 상태들, 검색 전압들 및 검색 결과들의 다양한 값들에 대한 전압 모드들 및 인코딩의 차트이다.
도 8a-8d는 검색 모드들을 위한 페로 다이오드 어레이들의 사용을 도시한다. 검색 모드들의 구현은 높은 온/오프 비율 및 자기 정류를 통해 달성할 수 있는 매치 라인 저항에 대한 높은 감지 마진을 포함할 수 있다.
도 9는 페로 다이오드 0T-2R TCAM 셀의 검색 라인 전압과 매치 라인 전압에 대한 시간 경과에 따른 전압의 두 그래프들을 보여준다. 파형들은 상태 "0"이 저장되고 두 개의 감지 전압들에 의해 검색되는 조건에 대해 SPICE에서 생성되었다. Y. LeCun 등의 Proceedings of the IEEE, Volume 86, Issue 11, Nov. 1998를 참조하라.
도 10a는 LeNet-5의 개략도이다. Y. LeCun 등을 참조하라.
도 10b는 사전 훈련된 CNN 아키텍처를 직접 매핑하기 위한 페로 다이오드 0T-1R 크로스바 어레이를 도시한다.
도 11은 순차적으로 인가되는 포지티브 및 네거티브 펄스 열들에 대한 컨덕턴스의 그래프이다. 페로 다이오드는 양극성, 펄스 수 의존 아날로그 상태 변조가 가능하다.
도 12는 가중치 당 비트 수에 대한 LeNet-5의 벤치마킹된 추론 정확도의 그래프이다. 이는 현재 디바이스들의 MNIST 데이터 세트에서 약 97.5%의 추론 정확도를 보여 이상적인 소프트웨어 수준 추론에 접근한다.
도 11은 필드 프로그래밍 가능 강유전성 다이오드들 상의 재구성 가능한 CIM을 도시한다.
도 12는 AlScN/MoS2 FE-FET들의 실온 전기적 특성을 도시한다.
도 13은 검색 동작을 위한 2-FeD TCAM 셀을 도시한다.
도 14는 FeD 기반 신경 네트워크를 도시한다.
도 15는 전위 장벽을 통한 세 가지 전자 수송 방법들을 도시한다.
도 16은 WKB 근사법 대 임의의 강유전체에 대한 강유전성 다이오드의 새로운 전압 이동 모델을 사용한 IV 곡선들의 비교들을 도시한다.
도 17은 사전 코딩된 산화물 커패시턴스 이미지의 변화에 따른 HRS I-V 곡선 이동을 도시한다.
도 18은 잔류 분극 이미지의 변화에 따른 HRS I-V 곡선 이동을 도시한다.
도 19는 보자력장 이미지의 결과의 변화에 따른 I-V 곡선 이동을 도시한다.
도 20은 로그(I) 대 V를 도시한다. 전류 I는 16개의 서로 다른 상태들에 dc 전압 스위핑을 적용하여 측정되었다.
도 21은 16개의 서로 다른 상태에 대한 전류 대 이미지를 도시한다.
도 22는 MNIST 데이터세트로부터 입력된 숫자 '5'의 그림과 매칭 후 플로팅을 도시한다.
도 23은 원래의 입력에 응답하는 강유전성 다이오드 디바이스들에 인코딩된 전압을 인가하여 출력에서 측정된 전류를 도시한다.
도 24는 정규화된 컨덕턴스들을 도시한다.
도 25는 PUND 측정들을 위한 e 신호 시퀀스들을 도시한다.
도 26은 45 nm AlScN에서의 동적 전류 응답을 도시한다.
도 27은 TCAM 셀 구조를 도시한다.
도 28은 금속/산화물/Al0.64Sc0.36N/금속 멤리스터 디바이스를 도시한다.
도 29는 강유전성 멤리스터의 전류-전압 특성을 도시한다.
도 30은 MIM 디바이스들의 특성을 도시한다.
도 31은 수동 DC 스위칭 사이클들에 대한 순환 I-V 곡선들과 저전류 및 고전류/저항 상태들의 리텐션(retention)을 도시한다.
도 32는 PUND 측정을 위한 펄스 시퀀스를 도시한다.
도 33은 강유전성(FE) AlScN 금속-절연체-금속 디바이스들을 도시한다.
도 34는 현장 증착된 MIM Al(30nm)/Al0.68 Sc0.32N (45nm)/Al (85nm) 페로 다이오드 디바이스의 I-V 특성들을 도시한다.
도 35는 3개의 원형 Pt/자연 산화물/Al0.64Sc0.36N/Pt MIM 디바이스들에 대한 전류 밀도 대 전압의 온 상태 스윕들을 도시한다.
더 빠르고 더 에너지 효율적인 정보 프로세싱을 가능하게 하는 새로운 기술들과 컴퓨팅 패러다임들에 대한 관심이 증가하고 있다. 이는 무어의 법칙(Moore's law) 확장의 어려움이 증가하고 그에 따른 성능 저하들 때문이다. 비휘발성 메모리를 기반으로 한 인메모리 컴퓨팅(In-Memory-Computing:IMC) 기술들은 빅데이터, 사물인터넷, 인공지능(AI) 등의 애플리케이션들에 힘입어 빠르게 발전하고 있다. 이러한 애플리케이션들은 컴퓨팅과 데이터 사이의 "거리"를 줄여야 한다. Ielminiet 등의 Nature Electron. 1, p.333 (2018)을 참조하라.
그러나, 빅데이터를 활용하는 AI 계산 태스크들에는 일반적으로 정보를 순차적으로 처리하기 위해 동일한 칩에 둘 이상의 IMC 아키텍처, 즉 온칩 스토리지, 콘텐트 검색 및 행렬 곱셈 엔진들이 필요하다. 이것은 지금까지 어려운 것으로 입증되었다. 본 논문에서는 우리는 여러 데이터 집약적 애플리케이션을 위한 면적 밀도와 속도 모두를 크게 개선하여 재구성 가능한 회로들 및 아키텍처들을 구축하기 위해 우리의 전략이 새로운 강유전성 재료(AlScN)로 만들어진 페로 다이오드들의 고유한 특성들을 어떻게 활용했는지 보여준다. 왕(Wang) 등의 IEEE EDL, 41, pp. 1774(2020)를 참조하라. 우리는 저장을 위한 0T-1R, 검색을 위한 0T-2R, 신경 네트워크들을 위한 크로스바들의 세 가지 개별 아키텍처들을 시연했다(도 1).
필드 프로그래밍 가능 페로 다이오드
페로 다이오드들의 개략도와 단면 TEM 이미지가 도 2에 도시된다. 20nm AlScN 필름이 350℃에서 Pt 전극 위에 공동 스퍼터링된 다음, Pt(100nm) 금속 상부 전극이 스퍼터링된다. 도 3은 두 개의 반대 극성 상태들을 갖는 포지티브 순방향 다이오드와 네거티브 순방향 다이오드의 I-V 곡선을 보여준다. 저장 도 5는 필드 프로그래밍 가능 페로 다이오드들의 전형적인 I-V 특성들을 보여준다. 이 디바이스는 104를 초과하는 자기 정류 비율을 갖고 있어 추가적인 액세스 트랜지스터나 선택기 없이 스닉 전류들(sneak currents)을 억제한다. Ielminiet 등의 Nature Electron. 1, p.333(2018)을 참조하라. 이 다이오드에서는 판독 바이어스 전압 ~2V에서 104를 초과하는 큰 온/오프 비율이 얻어진다: 이는 이전에 하프니아 기반 메모리 셀들(hafnia-based memory cells)에서 보고된 온/오프 비율보다 최소 2배 이상 높은 크기이다. K. Ota 등의 IEDM Tech. Dig., pp. 6.2.1-6.2.4 (2019)를 참조하라. 또한 Berdan, R 등의 Nature Electron. 3, p. 259(2020)를 참조하라.
높은 온/오프 및 자기 정류 비율을 기반으로, 잘 알려진 V/2 방식을 0-T 저항성 크로스바들의 판독 및 프로그래밍에 적용할 수 있다. 추가로 Serb, A. 등의 IEEE Trans. 회로 시스템 I 63, pp. 827-835(2016)를 참조하라.
검색
이 연구에서 TCAM의 셀 구조는 병렬로 연결되었지만 반대 극성으로 연결된 두 개의 페로 다이오드들(도 6)을 사용하여 상당히 단순화될 수 있다. 기본 원리는 다음과 같이 설명할 수 있다: ML의 방전은 페로 다이오드가 포지티브 순방향로 프로그래밍되고 판독 전압이 턴-온 전압보다 높은 경우에만 발생할 수 있다. 0T-1R 페로 다이오드 TCAM 셀의 동작은 도 7에 요약되어 있다. 셀 동작 중에 상보적 상태들이 먼저 두 개의 페로 다이오드들에 프로그래밍된다. 검색 데이터가 저장된 정보와 일치하면 ML은 높게 유지되고, 그렇지 않으면 ML은 방전된다. SPICE 시뮬레이션 예(도 9)에서는, 우리는 업/다운 페로 다이오드를 각각 포지티브-순방향/네거티브-순방향 상태로 설정하여 논리 "0" 상태를 TCAM 셀에 기록한다. 다음에, 우리는 업/다운 페로 다이오드들에 로우/하이 펄스 진폭을 적용하여 로직 0을 검색한다. 도 8에 나타낸 것처럼 "Match"의 경우, ML 저항은 R1//R2이고, "불일치"의 경우 ML 저항은 이다. 따라서 감지 마진은 대략 (R1//R2)/R3으로 표현된다. 이는 높은 온/오프 비율과 높은 자기 정류 비율을 동시에 달성하는 것이 우리의 0T-2R TCAM 설계에 필수적임을 의미한다. 트랜지스터들이 없기 때문에, SPICE 시뮬레이션을 통해 제안된 TCAM은 트랜지스터 기반의 종래의 아키텍처들과 4×8 TCAM 어레이에서 100ps 미만의 검색 지연에 비해 매우 컴팩트한 설계를 가지고 있음을 확인했다. Li, J. 등의 IEEE J. Solid-State Circuits 49, pp. 896-907(2014)을 참조하라. 또한 K. Pagiamtzis 등의 IEEE Journal of Solid-State Circuits 41, pp.712(2006)를 참조하라. 추가로, Lin, C.C. 등의 IEEE ISSCC, pp. 136-138(2016)을 참조하라.
신경 네트워크
보고된 페로 다이오드의 매우 선형적이고 대칭적인 뉴로모픽 시냅스 거동은 또한 심층 신경 네트워크 가속에서의 응용들을 향상시킬 수 있다. Qiangfei Xia 등의 Nature Materials. 18, pp. 309, (2019)를 참조하라. 펄스 응답의 예가 도 11에 도시되어 있으며 여기서 교번 극성 펄스 열들이 순차적으로 적용되어 페로 다이오드가 양극성, 펄스 수 의존 아날로그 상태 변조가 가능함을 보여준다. 우리는 또한 높은 정확도와 낮은 지연 시간의 신경 네트워크 추론에 적용할 수 있는 고도로 선형적이고 대칭적인 강화/억제 특성들을 갖는 4비트 페로 다이오드 시냅스를 실험적으로 관찰한다. 우리는 고도로 선형적이고 대칭적인 가중치들은 높이와 너비가 균일한 펄스 열들을 사용하여 프로그래밍되었으며, 이는 이 메모리 저항성 크로스바의 프로그래밍을 크게 단순화한다는 것에 주목한다. 이 설계는 PyTorch 프레임워크의 실험적 페로 다이오드 데이터와 LeNet-5 아키텍처에 의해 벤치마킹되었으며, 이는 도 12에 도시된, 이상적인 소프트웨어 수준 추론에 접근하는 MNIST 데이터세트에서 ~97.5%의 추론 정확도를 보여준다.
양상들(Aspects)
다음의 양상들은 단지 예시일 뿐이며 본 개시내용 또는 첨부된 청구범위의 범위를 제한하지 않는다.
양상 1. 강유전성 다이오드들의 어레이를 포함하는 메모리 셀로서, 강유전성 다이오드들은 선택적으로 알루미늄 스칸듐 질화물(AlScN) 또는 하프늄 지르코늄 산화물(HfZrO2)을 포함하며, 강유전성 다이오드들은 비휘발성이고 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍 가능한 것을 특징으로 한다.
양상 2. 양상 1에 있어서, 다이오드들은 2, 5, 10, 25, 50, 75, 100, 500, 1000, 5000 또는 10,000보다 큰 온/오프 비율을 갖는다.
양상 3. 양상 1에 있어서, 다이오드들은 25, 50, 75, 100, 200, 500, 1,000, 10,000, 50,000 또는 100,000보다 큰 자기 정류 비율을 갖는다.
양상 4. 양상 1에 있어서, 셀은 CMOS BEOL(back-end-of-line) 프로세싱과 호환 가능하다.
양상 5. 양상 1에 있어서, 알루미늄 스칸듐 질화물(AlScN) 또는 하프늄 지르코늄 산화물(HfZrO2)을 포함하는 강유전성 재료를 더 포함하고, 강유전성 재료는 400℃ 미만의 증착 온도를 갖는다.
양상 6. 양상 1에 있어서, 강유전성 다이오드들은 양극 펄스 프로그래밍이 가능하다.
양상 7. 양상 6에 있어서, 강유전성 다이오드펄스 수 의존 아날로그 상태로 4비트 상태 해상도로 펄스 프로그래밍 가능하다.
양상 8. 양상 1에 있어서, 다이오드들은 약 100 nm 미만, 약 75 nm 미만, 약 50 nm 미만, 또는 약 25 nm 미만의 두께를 갖는 AlScN 또는 HfZrO2층을 포함한다
양상 9. 양상 1-8 중 어느 하나의 양상에 따른 복수의 메모리 셀 인스턴스들을 포함하는 메모리 셀 어레이로서, 상기 어레이는 강유전성 다이오드들을 판독하고 프로그래밍하는 데 사용되는 V/2 방식으로 배열된다.
양상 10. 양상 1-8 중 어느 하나의 메모리 셀을 포함하는 TCAM(Ternary Content Addressable Memory).
양상 11. 양상 10에 있어서, TCAM은 약 1μs 미만, 약 500ns 미만, 또는 심지어 약 100ns, 50ns, 10ns, 1ns 또는 100ps 미만의 검색 지연을 갖는다.
양상 12. 양상 9 내지 11 중 어느 하나에 있어서, 각각의 메모리 셀은 반대 극성인 2개의 다이오드들을 포함한다.
양상 13. 다중 비트 다이오드 시냅스들의 어레이를 포함하는 신경 네트워크로서, 각각의 다이오드 시냅스는 선택적으로 알루미늄 스칸듐 질화물(AlScN) 또는 하프늄 지르코늄 산화물(HfZrO2)을 포함하는 강유전성 다이오드를 포함하고, 각 다이오드는 비휘발성이고 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍 가능하다.
양상 14. 양상 13에 있어서, 다중 비트 다이오드 시냅스들은 PyTorch 프레임워크의 LeNet-5 아키텍처로 배열된다.
양상 15. 양상 13 또는 14에 있어서, 신경 네트워크는 MNIST 데이터세트에 대해 적어도 약 90%, 적어도 약 95%, 또는 적어도 약 97%의 추론 정확도를 나타낸다.
예: 필드 프로그래밍 가능 강유전성 다이오드들의 재구성 가능한 컴퓨트 인메모리
센서들과 데이터 생성 디바이스들의 홍수로 인해 현대 컴퓨팅의 패러다임이 산술 논리 중심에서 데이터 중심 프로세싱으로 이동되었다. 하드웨어 수준에서 이는 고밀도, 고성능, 저전력 메모리 유닛들을 Si 논리 프로세서 유닛들와 통합해야 할 긴급한 필요성을 나타낸다. 그러나, 검색 및 패턴 매칭과 같은 데이터 집약적인 문제들에는 CIM(compute in memory) 동작들을 가능하게 하기 위해 회로 및 아키텍처 수준에서 패러다임을 바꾸는 혁신들도 필요하다. 데이터 저장을 결합하면서도 동시에 낮은 지연과 작은 풋프린트를 제공하는 CIM 아키텍처들이 많이 요구되지만 아직 실현되지 않았다. 여기서, 우리는 트랜지스터가 없는 아키텍처에서 저장, 검색 및 신경 네트워크 기반 패턴 인식을 허용하는 AlScN(알루미늄 스칸듐 질화물) FeD(강유전성 다이오드) 멤리스터 디바이스들을 소개한다. 우리의 디바이스들은 확장 가능한 백엔드 라인 프로세스에서 Si 프로세서들 위에 직접 통합될 수 있다. 우리는 FeD들의 필드 프로그래밍 가능성, 비휘발성 및 비선형성을 활용하여 검색 지연 시간이 <0.1ns이고 셀 풋프린트가 <0.12μm2인 현장 메모리 검색 동작을 지원할 수 있는 시연 회로 블록들을 활용한다. 또한, 우리는 FeD들의 4비트 연산을 사용한 행렬 곱셈 연산들을 시연한다. 우리의 결과들은 FeD들이 빠르고 효율적이며 다기능 CIM 플랫폼들을 위한 유망한 후보들임을 강조한다.
빅데이터와 인공 지능(AI)의 융합으로 인해 다양한 컴퓨팅 애플리케이션들에 걸쳐 여러 가지 새로운 기술들이 탄생했다. 점점 더 유비쿼터스화되는 센서와 엣지/IoT 디바이스들로 인해 데이터의 홍수가 발생했으며, 이로 인해 모바일 및 엣지 디바이스부터 데이터 센터 및 클라우드 컴퓨팅 하드웨어에 이르기까지 컴퓨팅 하드웨어의 효율성 격차가 커졌다. 또한, 실리콘 기반 CMOS(complementary metal-oxide-semiconductor) 디바이스들의 소형화 속도가 느려지면서 기존 폰 노이만 컴퓨팅 하드웨어 아키텍처들, 특히 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU) 및 필드 프로그래밍 가능 게이트 어레이(FPGA)를 기반으로 하는 리소스 요구 사항들 간의 격차가 더욱 심화된다. 또한, 폰 노이만 아키텍처의 많은 데이터 중심 태스크들의 경우 실제 계산보다는 메모리 액세스 및 데이터 이동에 대부분의 에너지와 시간이 소비된다는 것이 잘 알려져 있다. 이러한 병목 현상을 완화하고 극복하기 위해 여러 가지 솔루션들이 제안되었으며, 그 중 눈에 띄는 솔루션은 메모리와 논리 유닛들을 물리적으로 가까운 곳에 배치하는 것이다. 재료 및 디바이스 수준들 모두에서 이러한 라인을 따라 상당한 진전이 이루어졌지만, 혁신적인 접근 방식은 현장 메모리를 사용하여 컴퓨팅 기능들을 수행하는 것이다. 이는 CIM(compute-in-memory)으로 널리 알려져 있다. CIM의 가장 중요한 목표는 메모리 대역폭, 새로운 비휘발성 메모리(NVM) 기술 및 데이터 병렬성으로 개별 최적화들을 통해 기존 폰 노이만 아키텍처를 다시 엔지니어링하는 대신 데이터가 저장된 바로 그 자리에서 계산들을 완료하여 컴퓨팅 아키텍처를 근본적으로 변화시키는 것이다. NVM들을 사용하는 CIM 아키텍처들에 대한 여러 시연들이 이루어졌지만, 대부분의 노력은 단일 유형의 컴퓨팅 태스크로 제한되었고, 예는 일반적으로 멤리스티브 크로스바 어레이들을 사용하여 달성되는 행렬 곱셈 가속기들이다. 그러나 '빅 데이터'를 활용하는 AI 계산 태스크들에는 바람직하게는 파이프라인에서 정보를 처리하기 위해 동일한 아키텍처를 사용하여, 일반적으로 동일한 칩에서 둘 이상의 데이터 집약적인 계산 작업이 필요하다. 가장 중요한 세 가지 기능들 또는 동작들은 1) 온칩 저장, 2) 병렬 검색, 3) 행렬 곱셈이다. CIM 아키텍처들 구축의 주요 과제는 이러한 세 가지 기능들을 달성하는 데 필요한 성능과 유연성 간의 상충되는 균형이다. 결과적으로 CIM 가속기들이 행렬 곱셈 가속에서 높은 성능을 달성할 수 있는 것으로 입증되었지만, 이들은 기본적으로 병렬 검색과 같은 다른 빅 데이터 작업들에는 적합하지 않다. 따라서 온칩 메모리, 병렬 검색 및 행렬 곱셈 가속과 같은 필수 데이터 작업들을 동시에 지원하기 위해 재구성 가능하고 운영상 유연한 CIM용 하드웨어를 개념화하고 개발하는 것이 중요하다.
이 연구에서, 우리는 AlScN(알루미늄 스칸듐 질화물) FeD(강유전성 다이오드) 디바이스들의 고유한 특성, 특히 이들의 필드 프로그래밍 가능성, 비휘발성 및 비선형성을 활용하고 트랜지스터가 없는 설계에서 다수의 필수 기본 데이터 작업들을 현장 메모리에서 지원하는 FeD 디바이스들에 기초한 회로 블록들을 시연한다(도 11). 구체적으로 먼저, 우리는 비휘발성이며 >106의 비선형성, 102 이상의 높은 ON/OFF 비율, 104 사이클 이상의 내구성 및 500ns 이상의 필드 프로그래밍 속도로 자기 정류 거동을 보여주고, CMOS BEOL(back-end-of-line) 처리와 호환되는 FeD 디바이스들을 시연한다. 그런 다음 이러한 고유한 특성을 활용하고 0-트랜지스터/2-FeD 셀들을 사용하는 비휘발성 TCAM(Ternary Content Addressable Memory)을 시연한다. 이는 빅 데이터 애플리케이션들의 병렬 검색 프로세스를 위한 인메모리 컴퓨팅의 하드웨어 구현에서 핵심 구성 요소 역할을 한다. 이러한 트랜지스터 없는 접근 방식은 우리의 디바이스 및 메모리 셀 설계의 주요 장점이다. 결과적으로, 2-FeD TCAM은 SPICE(integrated circuit emphasis) 시뮬레이션들을 사용하여 평가된, TCAM 셀들에 기반한 2-트랜지스터/2-저항기에 비해 상당히 감소된 검색 지연(45nm 노드의 경우 < 0.1ns)과 함께 알려진 가장 컴팩트한 설계(45nm 노드의 경우 0.12μm2/셀)를 갖는다. 마지막으로 우리는 또한 FeD 디바이스들이 전기 펄싱을 통해 뛰어난 선형성과 대칭성을 갖는 4비트의 개별 전도성 상태들로 프로그래밍될 수 있음을 보여준다. 프로그래밍 가능한 페로 다이오드들의 다중 비트 속성을 사용하여, 우리는 신경 네트워크 계산에서 중요한 커널인 아날로그 전압-진폭 행렬 곱셈의 형태로 신경 네트워크 계산의 하드웨어 구현을 보여준다. 우리는 이상적인 소프트웨어 기반 신경 네트워크들에 접근하는 정확성을 보여준다. 행렬 곱셈 연산은 추론과 현장 학습 태스크 모두를 위해 컨볼루션 신경 네트워크 아키텍처에서 신경 네트워크 가중치들을 실험적인 FeD 컨덕턴스 상태들에 매핑하여 벤치마킹되었으며, 우리의 정확도들이 MNIST 데이터 세트에서 이상적인 소프트웨어 수준 시뮬레이션에 접근한다는 것을 보여준다. 우리의 결과들은 AlScN 기반의 필드 프로그래밍 가능 비휘발성 FeD가 성능과 유연성 사이의 탁월한 균형을 통해 재구성 가능한 CIM 아키텍처들을 구축할 수 있는 고유한 기회들을 제공한다는 것을 나타낸다.
메모리용 필드 프로그래밍 가능 AlScN FeD들
우리의 FeD 디바이들은 상부와 하부 알루미늄 전극들 사이에 끼워진 스퍼터 증착 강유전성 AlScN 층의 45nm 두께 층으로 구성된다. 이는 도 12a의 왼쪽 패널에 표시된 것처럼 금속-절연체-금속(MIM) 구조를 형성한다. AlScN은 거의 이상적인 강유전성 히스테리시스 루프들, 기록적인 잔류 분극 값들 및 조성 조정 가능한 보자력장을 갖는 최근 발견된 강유전성 재료이다. 또한 8인치 웨이퍼들을 통해 CMOS BEOL 호환 프로세스 기술에 직접 통합될 수 있다. 또한 두께가 <10nm까지 확장 가능한 고성능 강유전성 메모리 디바이스들에 대한 가장 유망한 후보들 중 하나로 나타났다. AlScN 필름들은 전기적으로 특성화되었으며 2-4.5 MV/cm의 큰 보자력장(EC)을 나타낸다. 이는 모두 큰 메모리 창, 높은 ON/OFF 비율 및 양호한 리텐션을 유지하면서 더 얇은 강유전성 층으로 스케일링하는 데 중요하다. 높은 측정된 잔류 분극들 - 80-150μC/cm2의 Pr - 과 결합하면, 강력한 터널 장벽 변조를 기반으로 상당한 터널링 전기 저항 효과가 발생하여 높은 ON/OFF 비율이 제공된다. 필름 증착, 특성화 및 디바이스 제작에 대한 추가 세부 사항들은 방법들 및 보충 정보에서 제공된다. 도 12(a)는 Al/AlScN/Si 기판에 증착된 Al 상부 전극이 있는 AlScN 필름으로 구성된 MIM FeD 디바이스의 대표적인 단면 투과 전자 현미경(TEM) 이미지를 나타낸다. AlScN 필름의 원자 해상도 TEM 이미지는 도 12(b1)에 도시되어 있다. 도 12(b2)는 AlScN/하부 Al 인터페이스에서 ~2nm 두께의 계면층을 도시한다.
도 11은 현장 프로그래밍이 가능한 강유전성 다이오드의 재구성 가능한 CIM을 도시한다. a, 강유전성 AlScN의 업 및 다운 분극을 갖는 크로스바 구조의 FeD 디바이스들의 개략도. b-d에 도시된 것처럼 이러한 디바이스들의 필드 프로그래밍 가능성, 비휘발성 및 비선형성은 추가 트랜지스터들이 필요 없이 저장, 검색 및 신경 네트워크들과 같은 다중 원시 데이터 작업들에 활용될 수 있다. b. 2단자 FeD 디바이스들은 102가 넘는 ON/OFF 비율과 104사이클이 넘는 내구성과 동시에 >106의 비선형성을 갖는 다이오드와 같은 자기 정류 거동을 보여 FeD 디바이스들을 저장용 메모리 계층 구조에 잘 배치한다. 또한, 높은 비선형성은 추가 액세스 트랜지스터들이나 선택기들이 필요 없이 스닉 전류들을 억제할 수 있다. C. 검색 동작들의 경우 비휘발성 TCAM은 0-트랜지스터/2-FeD 셀들을 기반으로 구축될 수 있으며, 이는 빅 데이터 애플리케이션들의 병렬 검색을 위한 인메모리 컴퓨팅의 하드웨어 구현에서 빌딩 블록(building block) 역할을 한다. D. 신경 네트워크들의 경우, FeD 디바이스들은 전기 펄스들의 수와 관련하여 고도의 선형성을 통해 여러 전도성 상태들을 구별하는 프로그래밍 기능을 제공할 수 있다. 이를 통해 입력 벡터를 아날로그 전압 진폭들로 인코딩하고 행렬 요소들을 FeD 디바이스들의 어레이의 컨덕턴스로 인코딩하여 신경 네트워크 계산의 핵심 커널인 행렬 곱셈 연산을 FeD 디바이스의 각 비트라인에서 축적된 전류들을 읽는 것으로 매핑할 수 있다.
45nm AlScN 박막의 강유전성 응답은 2μs 지연 및 400ns의 펄스폭들을 갖는 구형파를 사용하여 반경 25μm의 원형 금속/강유전성/금속 커패시터에 대한 포지티브-업, 네거티브-다운(PUND) 측정을 특징으로 한다. 도 25를 참조하라. PUND 테스팅은 45nm AlScN의 P-E 루프가 재료를 금속 극성 상태로 스위칭하는 양극 인가 필드들에 대한 분극 포화 관찰을 방해하는 분극 의존 누설을 나타내기 때문에 분극-전계 히스테리시스 루프(P-E 루프) 측정보다 선호된다. PUND 결과는 도 12c에 표시된 것처럼 ~150μC/cm2의 잔류 분극을 나타내며 이전 관찰들과 일치한다. 강유전성 스위칭을 더욱 검증하기 위해 동적 전류 응답을 수행했는데, 여기서 강유전성 스위칭에 대응하는 피크가 관찰되었다. 도 26을 참조하라. 메모리 효과와 신뢰성을 더욱 특성화하기 위해 도 12d와 같이 양극화 상태와 음극화 상태 사이의 내구성 테스트들을 수행했다. 도 12d는 20,000 PUND 사이클들에서 추출된 잔류 포지티브 및 네거티브 분극을 나타낸다. 동일한 AlScN FeD 디바이스의 주기적 설정/재설정 작업들은 포지티브 및 네거티브 분극 상태 모두 안정적이며 상당한 수의 사이클들 동안 다시 쓸 수 있음을 나타낸다. 도 12e에 도시된 것과 같이, 우리는 하부 전극을 접지하면서 상부 전극에 음/양 전압들을 인가하여 준직류 전압 스윕들을 사용하여 100 사이클 동안 저저항 상태(LRS)와 고저항 상태(HRS) 사이에서 FeD 디바이스를 반복적으로 설정/재설정한다. FeD 디바이스는 9V와 0V 사이에서 1>106의 비선형성으로 매우 낮은 작동 전류와 자기 정류 거동을 보이며, 이는 추가 액세스 트랜지스터들이나 선택기들이 필요 없이 스닉 전류들을 억제하는 데 도움이 된다. LRS 및 HRS 저항들의 분포들은 LRS와 HRS 비율의 사이클 간 변화에 대한 긴밀한 분포를 보여주는 도 12f에 요약되어 있다.
도 12. AlScN/MoS2 FE-FET들의 실온 전기적 특성. a, 강유전성 스위칭 층으로 45 nm AlScN을 보여주는 AlScN FeD 디바이스의 3D 개략도 및 AlScN FeD의 단면 TEM 이미지. b, 강유전체의 원자 구조와 계면이 보이는 (a)의 표시된 영역들 (1)과 (2)에서 얻은 고해상도 위상차 TEM 이미지. c, 펄스 폭이 400ns이고 펄스 간 지연이 2μs인 45nm AlScN 박막의 PUND 결과들. PUND 테스트는 150μC/cm2의 포화 잔류 분극을 나타낸다. d, 1.5μs 펄스 폭 및 26V 진폭을 사용하는 AlScN 필름들의 내구성 테스트 중 PUND 측정들에서 추출된 잔류 분극들. e, 45nm AlScN 기반 FeD들에 대한 100사이클들의 프로그램 및 삭제 측정들. f, e에서 프로그램 및 삭제 측정들 중 HRS 및 LRS 저항들 분포.
검색용 2-FeD TCAM 셀
다음으로 우리는 비휘발성 메모리들로서 기능하는 위에서 설명한 FeD들로 구성된 CIM 회로 아키텍처들과 컴퓨팅 애플리케이션들에 중점을 둔다. 우리는 먼저 FeD들을 사용하여 TCAM 구현을 시연한다. TCAM은 빅 데이터 애플리케이션들에서 빠르고 에너지 효율적인 병렬 검색들을 위한 CIM 하드웨어 구현의 핵심 구성 블록이다. TCAM은 입력 데이터와 메모리 어레이에 저장된 데이터를 병렬로 비교하여 일치가 검출되면 데이터 주소를 반환하는 방식으로 검색 기능을 수행한다. 이러한 병렬 검색은 TCAM으로 하여금 단일 클록 사이클에서 조회 테이블 기능을 수행할 수 있다. '0' 또는 '1'의 비트 값들을 저장하는 이진 콘텐츠 주소 지정 가능 메모리 셀과 달리, TCAM 셀은 추가 'X'('상관 없음') 비트를 저장할 수 있으므로, 입력 검색 데이터와 관계 없이 일치 상태가 되고, 검색 애플리케이션들에서 TCAM을 훨씬 더 강력하게 만듭니다. 그러나 종래의 Si CMOS 아키텍처에서는 SRAM들(static random-access memories)이 있는 단일 TCAM 셀을 구성하려면 여러 트랜지스터들(~16개)이 필요하다(도 13a). 이러한 구성은 트랜지스터의 충전 및 방전과 상호 연결 기생 용량들로 인해 큰 풋프린트와 높은 전력 소비를 초래한다. 이것은 고속, 대규모 및 전력이 제한된 시스템들에서의 이 구성의 사용을 제한한다. 비휘발성 메모리들(NVMs)은 면적과 에너지 효율성이 더 높기 때문에 TCAM들의 구현을 위한 유망한 대안이다. 이는 이들이 보다 컴팩트한 아키텍처에서 단일 TCAM 셀을 형성하고 전원이 제거되더라도 저장된 정보를 유지하기 때문이다. RRAM들(resistive random-access memories), MTJ(magnetic tunnel junction) RAM들, FLASH(floating gate transistor memory) 및 PCM들(phase change memories)을 기반으로 하는 TCAM들이 이미 시연되었다. 그러나 이러한 아키텍처들은 모두 여전히 FLO(Front-End-of-Line) 트랜지스터들 위에 구축되어 있으며 그 중 어느 것도 BEOL과 완벽하게 호환되지 않는다.
이 연구에서, TCAM의 셀 구조는 FeD들의 큰 비선형성으로 인해 트랜지스터의 통합이 필요하지 않은 단 두 개의 FeD들을 사용하여 상당히 단순화될 수 있다(도 13a). 단일 FeD TCAM 셀의 동작은 도 13b에 도시된다. 셀 구조는 보충 도 17에 나타낸 것과 같이 TCAM 시연을 위한 비트 검색에서 양극과 음극들에 연결되는 신호선들이 병렬인 FeD 크로스바 메모리 어레이를 활용하는 것을 자연스럽게 한다. 먼저, 우리는 FeD 기반 TCAM이 '0' 또는 '1' 비트를 저장하고 검색하는 방법을 논의한다(도 13b). 셀 동작 중에, 상보적 상태들이 두 개의 FeD들에 먼저 기록되고, 검색 라인들(SL 및 _)에 편향된 검색 데이터가 저장된 정보와 일치하면 매치 라인(ML)이 높게 유지되고; 그렇지 않으면 ML이 풀다운된다. 우리가 위에서 살펴본 바와 같이, FeD 디바이스들은 자기 정류 기능이 뛰어나고 높은 ON/OFF 비율들을 유지한다. 따라서 ML의 방전은 FeD가 낮은 저항 상태로 프로그래밍되고 판독 전압이 FeD의 턴온 전압보다 높은 경우에만 발생할 수 있다.
도 13b에 도시된 것과 같이, 우리는 왼쪽/오른쪽 FeD를 각각 낮은 저항/높은 저항 상태로 설정하여 FeD TCAM 셀에 논리 '1' 상태를 기록한다. 검색 동작 동안, 매치 라인들은 FeD의 턴온 전압보다 높은 판독 전압 VS에 의해 바이어스된다. 다음으로 우리는 좌/우 FeD에 각각 높은/낮은(low/high) 전압을 인가하여 로직 '1'을 검색하고, 좌/우 FeD에 각각 높은/낮은 전압을 인가하여 로직 '0'을 검색한다. 이 상황에서, '높은 전압'이란 판독 전압(VS)을 의미하며, 이는 FeD의 턴온 전압보다는 높지만 쓰기 전압보다는 낮다. 반대로, '낮은 전압'은 FeD의 턴온 전압보다 훨씬 낮은 0에 가까운 판독 전압을 의미한다. 왼쪽 FeD는 오른쪽 FeD와 병렬이기 때문에, 셀의 FeD들 모두가 차단된 경우에만 일치 상태가 관찰된다(도 13b, 왼쪽 패널). 이러한 쓰기 및 검색 방식들을 기반으로, 저장된 데이터와 검색 데이터가 일치하면(도 13b의 왼쪽 패널에 도시된 것과 같이, 저장된 비트는 논리 '1'이고 검색 비트는 논리 '1'임), 낮은 저항 상태의 FeD는 양극과 음극 사이의 전압 강하가 0에 가깝고 턴 온 전압보다 낮기 때문에 턴 오프된다. 또한, 고저항 상태의 FeD도 차단되는데, 이는 고저항 상태의 FeD를 통과할 때 전류가 자연적으로 낮기 때문이다. 따라서, 두 채널들의 방전 전류는 모두 최소화되고 ML은 높게 유지된다. 그러나, 검색 데이터가 저장된 데이터와 일치하지 않는 경우, 고저항 상태의 오른쪽 FeD가 여전히 차단되어 있어도 왼쪽 FeD는 그렇지 않다. 낮은 저항 상태의 왼쪽 FeD는 애노드와 캐소드 사이의 전압 강하가 VS이고 턴온 전압보다 높기 때문에 턴온된다. 따라서 방전 전류는 중요하고 ML 전압은 낮다(도 13b, 중간 패널). 우리는 또한 두 개의 FeD 기반 TCAM에서 삼항 '상관 없음' 상태를 시연한다. 도 13b의 오른쪽 패널에 도시된 것과 같이, 우리는 왼쪽/오른쪽 FeD를 모두 고저항 상태로 설정하여 FeD TCAM 셀에 논리 '상관 없음' 상태를 기록한다. 위의 쓰기 방식들과 논리 '1' 및 '0'과 동일한 검색 방식을 사용하면, 두 FeD들에 어떤 신호가 도착하든 두 FeD들은 모두 고저항 상태이므로 항상 차단된다. 도 13c는 FeD들에서 7V의 적당한 검색 전압을 사용하여 검색 데이터와 저장된 데이터 비트 '1' 사이의 일치 및 불일치 상태들 모두에 대해 두 개의 FeD 기반 TCAM 셀 저항의 반복된 준 DC 판독을 보여준다. 도 13d는 쿼리 비트 '1'과 '0'을 모두 사용하여 저장된 데이터 비트 '상관 없음'에 대한 2개의 FeD TCAM 셀 저항의 반복된 준-DC 판독을 보여준다. 이는 두 쿼리 모두에 대해 두 FeD 기반 TCAM의 ML 저항이 높게 유지되어 두 FeD 중 어느 것도 방전이 발생하지 않음을 보여준다. 따라서 두 개의 FeD들이 있는 TCAM 셀은 세 가지 상태 모두에서 완벽하게 작동한다. 두 개의 FeD 기반 TCAM 셀의 전체 조회 테이블은 보충 표 1에 요약되어 있다.
종래의 2단자 NVM들(멤리스터들)은 항상 프런트 엔드 트랜지스터들과 쌍을 이루어 TCAM 셀들을 구성한다. 이는 트랜지스터들이 2단자 NVM들과 직렬로 연결되어 있기 때문에 채널을 차단할 필요가 있기 때문이다. FeD 기반 설계는 어떠한 트랜지스터들 없이도 채널을 차단하는 높은 자기 정류 비율의 이점을 제공한다. 즉, FeD는 트랜지스터의 기능을 자기 정류 거동으로 추상화한다. 트랜지스터가 없으면 셀 풋프린트들과 면적 효율성이 작아지고 FeD 기반 TCAM의 검색 속도가 향상된다. SPICE 시뮬레이션을 사용하여, 우리는 우리의 FeD 기반 TCAM의 검색 지연이 2-트랜지스터-2-저항(2T-2R) 기반의 이전 TCAM 아키텍처와 비교하여 감소됨을 확인한다. 다양한 TCAM 셀들의 측면 풋프린트 대 검색 지연에 대한 벤치마크 비교 차트가 도 13e에 도시된다. CMOS SRAM을 통한 우리의 2개의 FeD 기반 TCAM과 기타 트랜지스터 + NVM 디바이스들 기반 아키텍처들의 뛰어난 성능은 분명하다.
우리의 FeD 기반 TCAM의 감지 마진은 자기 정류 비율과 ON/OFF 컨덕턴스(또는 전류) 비율들의 함수이다. 우리의 상세한 컴팩트 모델(보충 노트 1 참조)에 따라, FeD의 ON/OFF 비율은 강유전성 층 위에 비강유전성 절연체를 통합하고 강유전성 층의 보자력장뿐만 아니라 이러한 강유전성 및 비강유전성 절연체 층들 사이의 두께 비율을 모두 엔지니어링함으로써 더욱 향상될 수 있다. 향후 연구들에서는 이러한 변수들을 엔지니어링하여 감지 마진들을 더욱 향상시키는 데 중점을 둘 것이다.
도 13. 검색 동작을 위한 2-FeD TCAM 셀 a, 매치 라인(ML), 검색 라인(SL) 및 검색 라인(SL bar) 전극들이 있는 TCAM 셀의 상자 개략도(왼쪽). CMOS 휘발성 SRAM(Static-Random-Access-Memory) 기술을 기반으로 하는 단일 16트랜지스터(16T) TCAM 셀과 PCM 및 RRAM과 같은 저항성 저장 요소를 기반으로 하는 2T2R(2-Transistor-2-Resistor) TCAM의 회로도. (중앙). 이 연구에서 제안된 두 개의 페로 다이오드 기반 TCAM 셀(오른쪽)은 병렬로 연결되지만 반대 극성으로 연결된 두 개의 FeD를 사용하여 TCAM 설계를 크게 단순화한다. b, "일치", "불일치" 및 "상관 없음" 상태에 대한 2개의 FeD를 포함하는 단일 TCAM 셀의 동작. c, ML 저항들에 비해 100배 이상의 차이를 보이는 검색 데이터와 저장된 데이터 비트 '1' 간의 일치 및 불일치 상태 모두에 대해 두 FeD들 TCAM 셀의 저항의 반복된 준 DC 판독. d, 두 쿼리 모두에 대해 ML 저항 2개의 FeD들 TCAM은 높으므로 2개의 FeD들 중 하나를 통해 방전되지 않는 것은 보이는, 쿼리 비트 '1'과 '0'을 모두 사용하여 저장된 데이터 비트 '상관 없음'에 대해 2개의 페로 다이오드들 TCAM 셀의 저항의 반복된 준 DC 판독. e, 다양한 메모리 기술들 대 검색 지연에서 TCAM 셀들의 측면 풋프린트에 대한 벤치마크 비교 차트. 이 추정에는 0.0081μm2의 단일 FeD 영역이 가정된다.
신경 네트워크
다음으로 우리는 반복적인 행렬 곱셈/누산(MMAC) 연산들을 포함하는 심층 신경 네트워크(DNN) 추론을 위한 우리의 FeD 디바이스 어레이들의 적용에 중점을 둔다. MMAC 연산들 및 DNN들은 전형적으로 소프트웨어 수준에서 구현된다. 그러나 이들 소프트웨어 구현은 전력 및 리소스가 제한된 디바이스들 또는 환경들에 배포하는 것을 특히 어렵게 한다. 다시 한 번 말하지만, 이는 메모리 액세스 측면에서 집약적이고 병렬화가 어려운 전통적인 폰 노이만 컴퓨팅 하드웨어 접근 방식들에 기인한 바가 크다. 아날로그 영역에서 MMAC 연산을 수행하는 것은 유망한 대안을 제공한다: 아날로그 컨덕턴스들을 갖는 멤리스터들은 MMAC 연산들을 수행하는 데 탁월한 하드웨어 매체인 것으로 나타났다. 키르히호프 전류 법칙(KCL)의 높은 병렬성을 활용함으로써, MMAC 연산은 멤리스터의 각 비트 라인에서 단일 시간 클록의 축적된 전류들을 읽는 것으로 크게 줄어들 수 있다. 이는 입력 벡터를 아날로그 전압 진폭으로 인코딩하고 매트릭스 요소들을 멤리스터 어레이의 컨덕턴스들로 인코딩하여 수행된다.
이상적인 MMAC에 적합한 멤리스터 디바이스들은 전기 프로그래밍, 구동 전압에 대한 전류의 선형 의존성, 전류량을 억제하기 위한 높은 저항에 걸쳐 선형으로 배열된 컨덕턴스 값들을 수행해야 한다. 이 영역의 이전 연구는 RRAM 및 PCM과 같이 우수한 오믹 거동과 다수의 컨덕턴스 상태들을 나타내는 멤리스터 디바이스들에 주로 중점을 두었다. DNN 추론 정확도의 맥락에서, 입력 데이터의 왜곡을 최소화하려면 전류와 전압 간의 선형 관계가 필요하며, 많은 수의 컨덕턴스들은 매우 정확한 추론 태스크를 수행하는 데 필수적인 가중치 행렬의 정밀도 손실을 최소화한다. 그러나, 전력 및 면적 효율성의 관점에서 볼 때, 우수한 오믹 거동과 많은 수의 컨덕턴스 상태들은 전력 효율성 및 계산당 낮은 대기 시간에 대한 아키텍처 측정 기준들을 손상시킨다. 여기에는 몇 가지 이유가 있다. 첫째, 탁월한 오믹 거동을 갖는 멤리스터 디바이스들은 높은 디바이스 컨덕턴스들의 비용을 치르고, 이것은 높은 작동 전류들이 어레이 스케일링에 제한들을 가한다는 의미이다. 둘째, 많은 수의 컨덕턴스들에는 이에 따라 고정밀 아날로그-디지털 변환기들(ADCs)이 필요하다. 에너지 및 면적 비용이 멤리스터 어레이 시스템들의 회로 수준에서 ADC들에 의해 좌우된다는 것은 이전 연구를 통해 이미 알려져 있다. 따라서, 더 많은 컨덕턴스 상태들은 DNN 추론 엔진의 아키텍처 수준에서 더 많은 전력 오버헤드를 의미한다. 따라서 DNN 추론 정확도와 전력 및 면적 효율성 사이에는 분명한 상충 관계가 있다. 여기서 우리는 FeD 멤리스터들을 사용하여 이러한 측정 항목들간의 최적의 절충을 수행할 수 있음을 보여준다. 첫째, 디바이스 컨덕턴스의 균형을 실현하려면 선형 동작을 유지하면서 멤리스터 디바이스들의 작동 컨덕턴스를 줄이는 것이 중요하다. 전자의 조건은 FeD들의 고유한 특성인 고도의 자기 정류 디바이스들에 대해 쉽게 충족되고, 후자의 조건은 입력 전압 진들폭에 인코더를 적용하여 전류-전압 관계를 선형화함으로써 충족될 수 있다(보충 노트 2 참조). 둘째, 컨덕턴스 상태들 수에 대한 상충 관계를 완화하려면, 몇 가지이지만 드물게 선형으로 배열된 컨덕턴스 상태들이 필요하다. 이 접근 방식은 다수의 컨덕턴스 상태들을 구현하는 접근 방식들과 비교하여 동등한 추론 정확도를 달성할 수 있다.
도 14a는 단계적 전압 펄스 변조에 의한 FeD의 점진적인 스위칭을 보여준다. FeD 셀들은 단계적 전압 펄스들을 사용하여 16개의 개별 컨덕턴스 상태들로 점진적으로 프로그래밍된다. 이러한 컨덕턴스 상태들은 아래에 설명된 대로 프로그래밍 펄스들 수에 따라 고도의 선형성을 보여준다. 도면(왼쪽)은 단계적 전압 펄스들(16V ~ 19V 범위)이 FeD의 상부 전극들에 적용되고 나서 매번 삭제 작업이 수행되는 일련의 프로그래밍 작업들을 보여준다. 설명선 창(오른쪽)에는 대표 사이클에 대한 컨덕턴스 대 펄스 수가 표시된다. 도 4b는 FeD 디바이스가 전압 펄스 유도 아날로그 바이폴라 스위칭(16V ~ 19V 범위, 왼쪽)이 가능함을 보여준다. 설명선 창(오른쪽)에는 점진적인 프로그래밍과 점진적인 삭제의 한 사이클이 표시된다. FeD 디바이스는 양방향 변조에 비해 16가지 개별 컨덕턴스 상태들에 대해 우수한 선형성(선형 맞춤의 경우 R2 점수 0.9997)을 보여주었다. 16개의 개별 컨덕턴스 상태에 대한 컨덕턴스 리텐션들이 도 14c에 표시되어 있으며 뚜렷한 저하를 보이지 않는다. 도 4d는 인터리브된 읽기들(8V)을 사용하여 16개의 프로그램 펄스들(2μs 펄스 폭)의 동일한 시퀀스를 받은 5개의 별도 FeD 디바이스들의 컨덕턴스 상태 분포를 보여준다. 결과들은 이들 FeD 디바이스들 간의 무시할 수 있는 디바이스 대 디바이스 변동들을 보여준다. 우리는 이러한 상태들을 프로그래밍하는 데 사용되는 FeD 디바이스들의 컨덕턴스 범위(~25~250nS)는 TCAM 동작들에 사용되는 컨덕턴스 범위(~2~250nS)에 비해 훨씬 작다는 점을 주목한다. 이는 주로 동작 시 선형성이 더 작은 컨덕턴스 범위에서 더 잘 달성되기 때문이다. 또한 DNN 추론 애플리케이션에는 높은 범위의 컨덕턴스 변조가 반드시 필요한 것은 아니다. 우리느 훈련된 CNN(convolutional neural network)이 컴퓨터 비전에 사용되는 실제 애플리케이션에서 이러한 FeD 디바이스로 구성된 어레이의 성능을 시뮬레이션한다. MNIST 데이터 세트(MNIST, Modified National Institute of Standards and Technology database)에서 CNN(2개의 컨볼루션 레이어와 1개의 완전 연결 레이어 포함)을 훈련한 후 사전 훈련된 가중치들을 FeD 컨덕턴스 범위로 전송했다. 네트워크의 도해가 도 14e에 도시된다. 우리는 비선형성의 지표인 추가된 가변 인자 A로 낮은 정밀도의 컨덕턴스 값으로의 가중치 던달로 인한 정확도 저하를 분석한다. A 인자와 비선형성 사이의 관계는 보충 노트 3에서 자세히 논의되었다. 따라서 완전 정밀도로 훈련된 네트워크의 가중치들은 다양한 컨덕턴스 상태들(1비트에서 9비트까지 변화)로 양자화된다. 그런 다음 MNIST 테스트 데이터 세트에 대한 네트워크의 정확도가 재평가된다. 컨벌루션 신경 네트워크들은 일반적으로 도 14f에서 알 수 있는 것과 같이, 낮은 비선형성(A > 0.5)으로 낮은 정밀도의 가중치 전달에 강력하고, 여기서 낮은 가중치 전달 변형의 경우, 단정밀도 부동 소수점 형식(FP32)에 대한 97.5%의 전체 정밀도 테스트 정확도는 단 3비트의 가중치 정밀도로 복구된다. 높은 비선형성(A < 0.35)의 경우, FP32에서 전체 정밀도 테스트 정확도를 복구하려면 1비트 또는 2비트의 가중치 정밀도가 필요하고, 이는 우수한 선형성을 갖는 드물지만 선형으로 배열된 컨덕턴스 상태들이 동등한 추론 정확도를 수행하기 위해 많은 양의 컨덕턴스 상태를 대체할 수 있음을 보여준다. 또한 우리는 동일한 컨벌루션 신경 네트워크가 훈련되고 가중치 업데이트들이 각 역전파 후 FeD들의 현실적인 컨덕턴스 상태들에 직접 매핑되는 FeD 어레이들에 대한 현장 훈련의 메모리 내 구현을 시뮬레이션한다. 도 14g에 도시된 것과 같이, FeD 디바이스들의 도 14a에서 입증된 16개의 별도 컨덕턴스 상태들에 대해, 현장 학습 정확도는 FP32에서 훈련된 정확도에 비해 ~2% 저하된다. 그러나 소프트웨어의 더 진보된 저정밀 훈련 기술들과 모델 압축 기술들을 사용하면, 우리는 이 숫자를 실질적으로 줄일 수 있어, 훈련 단계에서 FeD 디바이스들로 저정밀 가중치 전달을 수행할 때 정확도 저하가 거의 또는 전혀 허용되지 않을 수 있다고 믿는다.
따라서 AlScN 기반 페로다이오드 디바이스들은 트랜지스터가 없는 아키텍처의 다기능 CIM을 위한 BEOL 호환 플랫폼입니다. 검색 기능에 대한 우리의 실험적 시연은 기존 및 실험적인 모든 NVM 기술들을 향상시키는 측면 셀 풋프린트 및 검색 지연들을 갖는 TCAM 회로를 통해 실현된다. 마지막으로, 우리는 소프트웨어에 필적할 수 있는 추론 정확도를 갖는 콘볼루선 신경 네트워크의 하드웨어 구현과 결합된 페로다이오드 디바이스들의 안정적이고 펄스 프로그래밍 가능한 4비트 메모리를 시연한다. 따라서 우리의 연구는 새로운 강유전성 재료들과 이를 사용하여 만든 다이오드 디바이스들로 아키텍처를 구현함으로써 CIM 플랫폼들에 새로운 가능성들을 열어준다.
도 14. FeD 기반 신경 네트워크. a, 단계적 전압 변조 펄스들에 의한 페로 다이오드(FeD)의 점진적 스위칭. FeD 셀들은 단계적 전압 펄스들을 사용하여 다양한 컨덕턴스 상태들로 점진적으로 프로그래밍된다. 왼쪽 패널은 단계적 전압 펄스들이 FeD의 상부 전극들에 바이어스되고 매번 삭제 작업이 수행되는 일련의 프로그래밍 작업들을 보여준다. 설명선 창(오른쪽 패널)은 대표적인 사이클에 대한 컨덕턴스 대 펄스 수를 보여준다. b, FeD는 전압 펄스 유도 아날로그 바이폴라 스위칭이 가능한 것으로 입증되었다(왼쪽). 설명선 창(오른쪽)은 점진적인 프로그래밍과 점진적인 삭제의 한 사이클을 보여준다. FeD 디바이스는 16개의 개별 상태들에 걸쳐 우수한 선형성을 보여주었다. c, 16가지 개별 저항 상태에 대한 저항 리텐션들. d, 인터리브된 읽기(8V)를 사용하여 16개의 프로그램 펄스들(2μs 펄스 폭)의 시퀀스를 받는 5개의 개별 FeD의 저항 상태 분포. e, MNIST 데이터 세트에 대해 훈련된 CNN의 도해. 행렬 곱셈을 위해 페로 다이오드 어레이들을 사용하는 신경 네트워크의 하드웨어 구현은 주변 아날로그-디지털 변환기들 없이 완전 아날로그 모드에서 작동할 수 있다. f, e에서 네트워크의 추론 효능에 대한 시뮬레이션된 성능. 시뮬레이션은 FP32 컴퓨팅을 사용하여 MNIST에서 훈련된 네트워크의 부정확한 가중치 매핑과 함께 아날로그 가중치 레이어들을 구현하는 FeD 디바이스들로 구성된다. (f)의 시뮬레이션은 A <0.5에 대해 단 3비트의 낮은 가중치 정밀도에 대해 네트워크 추론의 저하가 1% 미만임을 보여준다. g, 아날로그 웨이트 레이어들을 구현하는 FeD 디바이스들로 직접 (e)에서 네트워크의 현장 훈련 시뮬레이션. FeD들의 점진적 프로그래밍에서 우수한 선형성을 활용하여, 16개 저항 상태들을 갖는 아날로그 가중치 레이어들이 시뮬레이션되어 FP32 컴퓨트 기준과 비슷한 추론 정확도로 수행되었다.
디바이스 제작
FeD는 Si/Al0.8Sc0.2N(85nm) 기판 상부에 Al(80nm)/Al0.68Sc0.32N(45nm)/Al(30nm)의 필름 스택으로 구성되었다. 이 스택을 준비하기 위해, 우리는 먼저 6" Si <100> 웨이퍼 상부에 85nm 두께의 Al0.80Sc0.20N 템플릿 층을 스퍼터 증착하여 시작한다. Al0.8Sc0.2N은 5kW의 타겟 전력, 7.47x10-3mbar의 압력 및 N2 분위기에서 375℃의 증착 온도를 사용하여 단일 합금 Al0.8Sc0.2 타겟의 펄스 DC 반응성 스퍼터 증착을 사용하여 증착되었다. 85nm Al0.8Sc0.2N의 첫 번째 층은 후속 80nm 두께의 Al 층을 {111} 방향으로 배향시키는 역할을 한다. 이 Al(두께 80 nm) 층은 이 디바이스에 사용되는 강유전성 층인 Al0.68Sc0.32N(두께 45 nm)의 두 번째 층에 대한 하부 전극 역할을 한다. 45nm 두께의 강유전성 Al0.68Sc0.32N 필름은 Evatec CLUSTERLINE® 200 II 펄스 DC 물리 기상 증착 시스템에서 별도의 4인치 Al 및 Sc 타겟들에서 공동 스퍼터링되었다. Al 및 Sc 타겟들은 Ar 가스 흐름 10 sccm 및 N2 가스 흐름 25 sccm을 사용하여 척 온도 350℃에서 각각 1250 W 및 695 W에서 작동되었다. 챔버 압력은 ~1.45x10-3mbar로 유지되었다. 이 스퍼터링 조건은 0.3nm/초의 증착 속도를 가져왔다. 고도로 배향된 {111} Al 층은 [0001] 축 방향이 기판에 수직인 AlScN의 성장을 촉진하여 고도로 조직화된 FE 필름을 생성한다. 그런 다음 진공을 깨지 않고 30 nm Al 층을 상부 전극으로 스퍼터링하고 강유전성 Al0.68Sc0.32N의 산화를 방지하는 캡핑 층으로 사용했다.
디바이스 특성화
전류-전압 측정들은 Keithley 4200A 반도체 특성화 시스템을 사용하여 주변 온도에서 공기 중에서 수행되었다. 강유전성 AlScN의 P-E 히스테리시스 루프 및 PUND 측정들은 Keithley 4200A 반도체 특성화 시스템과 Radiant Precision Premier II 테스트 플랫폼을 사용하여 수행되었다. TEM 단면 샘플은 현장 리프트 아웃 기술을 사용하여 FEI Helios Nanolab 600 FIB(focused ion beam) 시스템에서 준비되었다. Sharpie® 마커로 표면에 선을 그어 샘플들을 얇은 탄소질 보호층으로 코팅했다. FIB 밀링 중 충전 및 가열 효과를 방지하기 위해 Pt 보호층의 후속 전자빔 및 이온빔 증착이 사용되었다. 최종 세척 단계에서는 FIB로 유도된 손상을 줄이기 위해 저에너지 Ga+ 이온 빔(5keV)을 사용했다. TEM 특성화 및 이미지 획득은 200kV 가속 전압에서 작동하는 JEOL F200에서 수행되었다. 샘플은 이미징을 위해 [001] 구역 축으로 배향되었다. 캡처된 모든 TEM 이미지들은 디지털 마이크로그래프(Digital Micrograph) 소프트웨어를 사용하여 수집되었다.
강유전성 다이오드의 ON/OFF 비율 평가들을 위한 컴팩트 모델
ON/OFF 비율 평가의 일반적인 방법
ON/OFF 비율을 평가하고 강유전성 다이오드들(FeDs)의 IV 특성들을 포착하려면, 일반적으로 강유전성 다이오드의 전자 수송을 해결해야 한다. 강유전체 내에는 직접 터널링, Fowler-Nordheim 터널링 및 열이온 방출의 세 가지 주요 전자 수송 방법이 있으며, 각 효과를 설명하는 밴드 다이어그램들이 도 15에 도시된다. 우리는 Wentzel-Kramers-Brillouin(WKB) 근사법을 사용하여 세 가지 방법을 하나의 공식으로 모두 포괄할 수 있다. 근사에서 터널링 확률은 다음과 같이 주어진다:
(공식 1)
여기서 m*는 전자의 유효 질량, Ec는 강유전체의 보자력장, V(x)는 강유전체 양단의 전압, E는 인가된 장이다. 우리는 상태 밀도에 대한 피적분 함수를 다음과 같이 제공할 수 있다.
(공식 2)
여기서 는 온도를 곱한 볼츠만 상수이고, 와 는 강유전체 왼쪽과 오른쪽의 페르미 준위들이다. 이 공식들을 사용하여, 우리는 전류 밀도 J를 다음과 같이 정의할 수 있다.
(공식 3)
이 전류 밀도에 강유전성 필름의 면적을 곱하면 디바이스를 통한 터널링 전류가 생성된다. 이 모델은 강유전성 다이오드의 I-V 특성을 효과적으로 포착하지만 효율성이 부족하다.
도 15는 전위 장벽을 통한 전자 수송의 세 가지 방법들을 보여준다. (a) 직접 터널링 (b) Fowler-Nordheim 터널링 (c) 열이온 방출.
전압 이동 모델 및 그의 검증.
전압 이동 모델.
분석에서, 우리는 FeD들의 I-V 특성들을 설명하기 위해 새로운 컴팩트 이동 모델을 제안했다. FeD에서는 우리는 낮은 저항 상태(LRS)에서 높은 저항 상태(HRS)로의 다이오드 I-V 곡선의 변화를 다이오드가 LRS에서 HRS로 변환됨에 따라 의 양만큼 왼쪽에서 오른쪽으로 이동하는 I-V 곡선으로 처리할 수 있다. 즉, LRS 전류와 동일한 전류를 생성하려면 HRS에서 의 전압을 오프셋하는 데 더 많은 전압이 필요하다. 이동된 전압 은 다음과 같이 유도될 수 있다:
(공식 4)
여기서 t는 강유전성 층의 두께이고, 는 강유전체의 탈분극장이며, 우리는 탈분극장을 다음과 같이 표현할 수 있음을 알아냈다:
(공식 5)
여기서 는 강유전성 층의 보자력장, 는 잔류 분극, 는 강유전체의 유전 상수, 는 산화물 커패시턴스 및 강유전체 용량 과 관련된 파라미터이다:
(공식 6)
전압 이동 모델과 WKB 근사법 간의 비교.
우리는 전압 이동 모델은 도 16에 도시된, WKB 근사법으로 모델링한 강유전성 다이오드의 I-V 특성들과 비교적 일관된 결과를 나타냄을 확인하였다. 또한, 전압 이동 모델은 WKB 근사법이 행한 수치 적분과 반대되는 분석식들을 활용하므로 훨씬 더 효율적이다. 게다가, 새로운 모델의 쌍곡선 함수는 모델에서 탈분극 장(demilization field) 이 보자력장을 초과하지 않기 때문에 I-V 곡선의 판독 전압 영역에 초점을 맞추는 데 도움이 된다.
도 16. WKB 근사법(녹색)을 사용한 IV 곡선들과 임의의 강유전체에 대한 강유전성 다이오드(파란색)의 새로운 전압 이동 모델 비교들. 보라색 곡선은 WKB 근사법으로 모델링된 고저항 상태의 기본 곡선을 나타낸다.
전압 이동 모델과 관련된 I-V 곡선들 및 ON/OFF 비율.
이 컴팩트 모델의 검증 후, 우리는 이 모델을 사용하여 강유전성 다이오드들의 ON/OFF 비율들과 산화물 커패시턴스, 잔류 분극 및 보자력장과 같은 파라미터들 간의 관계들의 전반적인 추세를 찾았다.
산화물 커패시턴스에 따라 변하는 I-V 곡선들과 ON/OFF 비율.
먼저, 우리는 서로 다른 절연체 커패시턴스 하에서 이동하는 FeD의 I-V 곡선을 그린다. 우리는 식 6을 사용하여 로 산화물 커패시턴스를 사전 코딩했고, 는 0과 1 사이에서 변해야 한다. 잔류 분극과 보자력장의 적절한 값을 선택함으로써, HRS 이동의 시뮬레이션된 I-V 곡선이 도 17(a)에 표시된다. 이에 따라, 서로 다른 에서의 ON/OFF 비율은 도 17(b)에 나와 있다.
도 17은 (a)에 표시된 사전 코딩된 산화물 커패시턴스 의 변화에 따라 이동하는 HRS I-V 곡선의 플롯을 포함하고 있으며, 우리는 I-V 곡선 이동 추세를 더 잘 볼 수 있도록 지수적으로 0.01에서 0.54까지 변화시켰다. (b)는 에 대한 ON/OFF 비율이고, ON/OFF 비율은 (a)에서 7V 전압에서 LRS와 대응하는 이동 곡선 사이의 전류 비율이다.
잔류 분극에 따라 변하는 I-V 곡선들과 ON/OFF 비율.
둘째, 적절한 절연체 커패시턴스 와 보자력장 을 사용하여 잔류 분극 을 1에서 135 까지 변경하고 결과적인 I-V 특성들을 도 18(a)에 표시한다. 서로 다른 잔류 분극 하에서 대응하는 ON/OFF 비율은 도 18(b)에 나와 있다.
도 18은 (a)에 표시된 잔류 분극의 변화 에 따라 이동하는 HRS I-V 곡선의 플롯이 포함하고, 우리는 I-V 곡선 이동 추세를 더 잘 볼 수 있도록 를 1에서 135 까지 지수적으로 변화시켰다. (b)는 에 대한 ON/OFF 비율이고, ON/OFF 비율은 전류이다.
보자력장에 따라 변화하는 I-V 곡선들과 ON/OFF 비율.
마지막으로, 0.12에서 3.12까지의 선형 범위의 보자력장들 에 대한 I-V 곡선 이동 플롯이 도 19(a)에 도시된다. 서로 다른 보자력장들 하에서 FeD의 ON/OFF 비율의 대응 플롯이 도 19(b)에 도시된다.
도 19. 보자력장 의 결과의 변화에 따라 이동하는 HRS I-V 곡선의 플롯은 (a)에 도시되어 있으며, 우리는 I-V 곡선 이동 추세를 얻기 위해 0.12에서 3.12까지 선형적으로 변화시켰다. (b)는 에 대한 ON/OFF 비율이고, ON/OFF 비율은 (a)에서 7V 전압에서 LRS와 대응 이동 곡선 사이의 전류 비율이다.
도 17-19의 I-V 곡선들은 인코딩된 절연체 커패시턴스 , 잔류 분극 또는 보자력장 이 증가할 때 HRS 곡선이 더 이동한다는 것을 보여준다. 그리고 공식 5 및 도 17-19 모두로부터, 우리는 잔류 분극 및 산화물 커패시턴스 에 의해 이동하는 I-V 곡선에 대한 영향을 제한하는 쌍곡선 함수를 공식 5에서 찾을 수 있다. 한편, 우리는 보자력장 이 증가함에 따라 ON/OFF 비율이 급격하게 증가하며 쌍곡선 함수는 이를 제한하지 않는다는 것을 알 수 있다.
강유전성 다이오드의 전류-전압 관계에 대한 선형화
도 20에 도시된 디바이스의 logI-V 특성들을 사용하면 는 인가된 전압에 대해 우수한 선형성을 가지며 디바이스의 16가지 서로 다른 상태들에 대한 플롯들의 기울기들이 피팅에서 일관된다.
도 20. Log(I) 대 V. 전류 I는 16개의 서로 다른 상태들에 DC 전압 스위핑을 적용하여 측정했다.
강유전성 다이오드의 I-V 특성들을 선형화하기 위해, 우리는 다음과 같은 식을 사용할 수 있다:
(공식 7)
여기서 는 다이오드의 i번째 컨덕턴스와 관련된 파라미터이다.
일정한 기울기 는 강유전성 다이오드 디바이스의 16개 개별 logI-V 특성들에 대한 선형 회귀 방법을 통해 추정할 수 있다.
도 21. 16개 상태들에 대한 현재 I 대 . 도 21에서, 우리는 강유전성 다이오드의 16가지 상태들에서의 특성들은 오믹 저항의 I-V 특성들과 동일하게 원점에서 우수한 선형성과 교차점을 나타냄을 알 수 있다. 16개 상태들 모두의 상이한 기울기들은 선형 방식으로도 동작하는 16개 상태들의 컨덕턴스에 비례한다.
전류 I와 전압 함수 사이의 선형 특성들을 사용하여, 우리는 입력을 에 선형적으로 매핑할 수 있다. 예를 들어, 우리는 0에서 1까지의 입력 범위를 가질 수 있고, 우리는 입력 1을 에 매핑하고, 입력 0를 에 매핑하고, 0과 1 사이의 입력을 와 사이에 균등하게 분포시킬 수 있다. 따라서 우리는 각 입력을 대응 에 매핑하고 를 디코딩하여 다음에 의해 대응 전압 V를 찾을 수 있다:
(공식 8)
도 22. (a) MNIST 데이터세트로부터의 입력으로서의 숫자 '5'의 그림. (b) 입력 신호를 실제 전압 V로 매핑 및 인코딩한 후 플로팅하면 입력 신호를 디바이스에 인가되는 전압으로 변환한 후에도 특징이 유지된다.
도 22(b)는 강도를 입력 신호로 사용하여 도 22(a)에 도시된 MNIST의 주어진 입력에서 디바이스에 적용된 인코딩된 전압 진폭들로의 변환을 보여준다. 이 방법에 의해, 우리는 입력 V를 함수 로 간단히 인코딩하여 신경 네트워크 계산에서 AlScN 강유전성 다이오드를 간단한 저항으로 사용할 수 있으며, 이후 우리는 아래와 같이 전류 I를 출력으로 측정할 수 있다:
(공식 9)
실제 디바이스에서 인코딩 방식을 검증하기 위해, 우리는 [0, 1] 범위에서 우리의 판독 전압 범위 [4V, 8V]까지의 일련의 입력들을 인코딩한다. 그런 다음 강유전성 다이오드 디바이스들에 인코딩된 전압들을 직접 적용하고 원래 입력에 응답하는 출력으로 전류를 측정한다.
도 23. 원래 입력에 응답하는 강유전성 다이오드 디바이스들에 인코딩된 전압을 적용하여 출력에서 측정된 전류.
도 23에 도시된 것과 같이, 출력 전류는 선형 적합(linear fit)에 대해 R2 점수 0.9998을 나타내는 입력에서 우수한 선형성을 나타내고, 이는 우리는 이러한 선형화 인코딩 방법을 간단히 사용하여 AlScN 강유전성 다이오드들을 신경 네트워크 계산에서 간단한 저항으로 사용할 수 있음을 확인한다.
강유전성 다이오드의 비선형 가중치 업데이트
우리는 사전 훈련된 가중치들을 멤리스터들에 매핑할 때 전형적으로 선형 양자화 방식을 사용하므로 이상적으로는 가중치 증가 및 가중치 감소량이 쓰기 펄스들의 수에 선형적으로 비례해야 한다. 그러나 문헌에 보고된 현실적인 디바이스들은 전형적으로 컨덕턴스가 처음에 급격하게 변한 다음 점차적으로 포화되는 그와 같은 이상적인 궤적을 따르지 않는다. 이는 매우 정확한 하드웨어 행렬 곱셈을 방해하는 주요 이유들 중 하나이다. 실제 디바이스의 비선형 가중치 업데이트들은 인자 A로 평가될 수 있다:
(공식 10)
여기서 Gmin과 Gmax는 디바이스에서 측정된 최소 및 최대 컨덕턴스이고, N은 우리가 적용한 펄스 수이고 N0은 우리가 적용할 최대 수이다. 우리는 위의 식들로부터해 A가 감소함에 따라 디바이스들이 나쁜 비선형 가중치 업데이트들을 수행한다는 결론을 내릴 수 있다.
도 24. (a) 다양한 인자 A를 사용한 비선형 가중치 업데이트들에 의한 정규화된 컨덕턴스들. (b) 거의 이상적인 가중치 업데이트들을 보여주는 실제 FeD 디바이스들에서 측정된 정규화된 컨덕턴스들.
도 24(b)에 도시된 것과 같이, 우리의 시연된 FeD 디바이스들에서 측정된 정규화된 컨덕턴스들은 A가 10보다 크고 R2 점수가 0.9997로 이상적인 값들에 가까운 이상적인 가중치 업데이트들을 보인다.
부록의 표 1은 시연된 TCAM에 대한 저장된 상태들, 검색 전압들 및 검색 결과들의 다양한 값들에 대한 전압 모드들 및 인코딩 테이블을 나타낸다.
도 25. a, 분극에 대한 강유전성 및 비강유전성 기여들을 구별하기 위한 PUND 측정들을 위한 신호 시퀀스들의 개략도들. b, 전압 스위칭 펄스 개시 후 400ns 이내의 강유전성 스위칭을 보여주는 PUND 전류 밀도들.
도 26. 45 nm AlScN의 동적 전류 응답. a, 강유전성 스위칭 유도 전류 응답을 관찰하기 위한 동적 전류 응답 측정을 위한 신호 시퀀스의 개략도들. b, a에 나타낸 신호 시퀀스들에 대응하는 45 nm 두께 AlScN의 전류-전압 히스테리시스 루프들. 위 플롯은 +4.62 MV/cm의 양의 보자력장과 -3.79 MV/cm의 음의 보자력장을 보여준다. 강유전성 필름들의 누설 최적화는 지속적인 연구의 대상이다.
도 27. TCAM 셀 구조는 TCAM 시연을 위한 비트 검색에서 양극과 음극에 연결되는 신호선들이 평행한 FeD 크로스바 메모리 어레이를 활용하는 것을 자연스럽게 한다.
예: CMOS 호환 알루미늄 질화 스칸듐 기반 강유전성 다이오드 메모리 디바이스
예시적인 BEOL(back-end-of-line), CMOS(Complementary-Metal-Oxide-Semiconductor) 호환 Al0.64Sc0.36N 기반 강유전성 다이오드는 그것의 누설 전류들에서 분극 의존 히스테리시스를 보인다. 우리 디바이스는 4인치 실리콘 웨이퍼 위에 성장된 BEOL 온도(≤350℃)와 호환되는 금속/절연체/강유전체/금속 구조(Pt/자연 산화물/Al0.64Sc0.36N/Pt)를 포함한다. 이 디바이스는 > 105의 전류 비율(5V의 경우)를 갖는 다이오드로서 자체 선택 동작을 보여준다. 추가 액세스 트랜지스터들이나 선택기들의 필요 없이 스닉 전류들을 억제할 수 있다. 더욱이, 분극 의존 누설을 고려하면, 다이오드 전류-전압 스윕들은 낮은 저항 상태와 높은 저항 상태들 사이의 온/오프 비율이 ~ 50,000인 멤리스터의 스윕과 유사하다. 또한 우리의 디바이스들은 DC 사이클링 중에 안정적으로 프로그래밍된 저항 상태들을 나타내며 300K에서 1,000초보다 긴 리텐션 시간을 나타낸다. 이러한 결과들은 이 시스템이 미래의 고성능 CMOS 포스트 호환 비휘발성 메모리 기술로서 상당한 잠재력을 가짐을 보여준다.
IoT(사물 인터넷) 디바이스들, 비 폰 노이만 컴퓨팅 아키텍처들, 인공 지능(AI) 컴퓨팅 알고리즘들과 같은 새로운 디바이스 애플리케이션들은 저전력 소비의 고밀도, 비휘발성 메모리(NVM) 솔루션들에 대한 강력한 수요를 창출하고 있다. 다양한 새로운 NVM 기술들 중에서, FeRAM들(ferroelectric random-access memories)은 이들의 높은 액세스 속도, 높은 내구성, 극도로 낮은 쓰기 에너지 및 전류, 양호한 리텐션으로 인해 주목을 받고 있다. 그러나 FeRAM을 상용 규모의 반도체 애플리케이션들에 통합하는 것은 130nm 노드에서 정체되었다. 강유전성(FE) 메모리들의 급속한 발전을 방해하고 고전적인 전하 기반 메모리들 및 기타 NVM 기술들에 도전하는 것을 방해하는 세 가지 주요 과제들이 있다: (1) 전통적인 1트랜지스터-1강유전성 커패시터(1T1C) 구조는 파괴적인 판독을 거치고 큰 풋프린트를 갖고; (2) 전통적인 강유전체들은 표준 BEOL, CMOS 프로세스와 호환되지 않고; (3) 티탄산지르코늄납(PZT) 또는 티탄산바륨(BTO)과 같은 페로브스카이트 FE 재료들이 더 얇은 층들로 스케일링됨에 따라 이들의 강유전성 특성들이 저하된다.
이러한 문제들을 해결하기 위해 지난 10년 동안 다양한 신기술들이 개발되었다. 분극 의존 누설 또는 터널링 전류와 정류를 활용하여 저항성 스위칭(멤리스터와 유사)을 수행하는 강유전성 다이오드 및 강유전성 터널 접합(FTJ)과 같은 2단자 디바이스들이 1T1C 셀의 유망한 대안이다. 이것은 비파괴 판독을 사용하는 컴팩트한 2단자 형상 디바이스라는 장점이 있기 때문이다. 최근, 도핑된 HfO2를 기반으로 하는 FTJ 멤리스터들이 소형 비휘발성 메모리 응용들에서 상당한 주목을 받고 있다. 그러나 대부분의 보고서들에서 강유전성을 달성하기 위해 도핑된 HfO2에 필요한 높은 어닐링 온도(≥400℃)는 이들을 CMOS BEOL 프로세스 통합에 부적합하게 한다. 높은 온/오프 비율은 저전력, 인메모리 컴퓨팅을 가능하게 할 뿐만 아니라 뉴로모픽 컴퓨팅을 위한 다중 비트 메모리 디바이스들과 같은 새로운 애플리케이션들에 사용될 때 잡음 및 변형들에 대한 강력한 내성을 유지하는 데 필수적이다.
강유전체로서 Sc 도핑된 AlN의 최근 발견은 실용적인 2단자 강유전성 비휘발성 메모리 디바이스들의 실현을 위한 유망한 길을 제시한다. Sc와 합금된 AlN은 2~4.5MV/cm의 큰 보자력장들(Ec)을 나타내므로 큰 메모리 창을 유지하면서 더 얇은 강유전성 층들로 확장할 수 있다. 80~115μC/cm2의 높은 잔류 분극들(Pr)과 결합하면 이것은 강력한 터널 장벽 변조로 인해 상당한 저항성 스위칭이 발생하고 이에 따라 높은 On/Off 비율이 발생한다. 낮은 증착 온도(≤350℃)에서 20 nm 미만의 Sc 도핑된 AlN에서 보다 최근에 보고된 강유전성 스위칭은 이러한 디바이스들을 CMOS, BEOL 호환 프로세스에 통합될 수 있게 한다.
여기서, 우리는 4인치 Si 웨이퍼에서 완전한 BEOL, CMOS 호환 프로세스로 제작된 Al0.64Sc0.36N 기반 강유전성 다이오드들을 시연한다. 얇은 자연 산화물 장벽 층을 갖는 강유전성 층으로서 20nm 두께의 Al0.64Sc0.36N을 사용하여 생성된 강유전성 커패시터들은 누설 전류에서 분극 의존 히스테리시스를 나타내며, 자기 정류 비율이 > 105이고, 50,000을 넘는 높은 On/Off 비율, DC 사이클링에 걸쳐 안정적인 프로그래밍 상태, 300K에서 1,000초 이상의 리텐션 시간을 나타낸다. 이러한 결과들은 미래의 고성능 CMOS BEOL 호환 NVM에 대한 약속을 제시한다.
도 28(a)는 Pt/자연 산화물/Al0.64Sc0.36N/Pt 디바이스의 개략도를 보여준다. Pt(100nm) 하부 전극(BE)을 Si 기판 위에 스퍼터링하여 증착했다. 다음으로 Evatec CLUSTERLINE® 200 II 펄스형 DC 물리 기상 증착 시스템에서 2개의 별도 4인치 Al(1000W) 및 Sc(655W) 타겟들에서 20nm Al0.64Sc0.36N 필름을 공동 스퍼터링했다. 증착은 20sccm의 350℃에서 N2 가스 흐름에서 수행되었다. 이어서, 상부 전극(TE) 영역들은 도 28(c)에 도시된 바와 같이 표준 포토리소그래피를 사용하여 패턴닝되었고, 이어서 Pt(100 nm) 금속 상부 전극의 증발 및 리프트 오프 프로세스가 이어졌다. 도 28(b)는 Pt BE 위의 Al0.64Sc0.36N 필름의 단면 투과 전자 현미경(TEM) 이미지를 보여준다. 도 28(b) 삽입에서, 빨간색 상자들로 둘러싸인 영역들의 고해상도 TEM 이미지는 주변 공기로의 노출로 인한 Al0.64Sc0.36N 필름의 질감 있는 에피택셜 성장과 강유전성 표면의 ~4 nm 자연 산화물 층을 보여준다. 디바이스 단면의 에너지 분산형 X선 분광법(EDS) 분석 맵은 산화물이 질화물과 유사한 Al 및 Sc 농도를 가지고 있음을 나타낸다. 우리는 아래에서 더 자세히 논의되는 바와 같이 분극 의존 누설인, 우리 디바이스의 가장 기본적이고 구별되는 특성을 입증하기 위해 산화물의 존재가 반드시 필요한 것은 아니라는 점에 주목한다. Al0.64Sc0.36N과 Pt 사이의 쇼트키 장벽은 디바이스 구조에 비대칭성을 도입한다. 강유전성 분극 스위칭을 통한 이 쇼트키 장벽의 변조는 디바이스(다이오드와 유사)의 정류 기능과 결합된 스윕들 간의 누설 전류에 큰 차이를 제공하므로 용어 강유전성 다이오드를 제공한다. 문헌에는 동일한 디바이스 개념, 기능을 나타내고 동일한 이름으로 언급된 다른 강유전성 재료들을 기반으로 한 몇 가지 다른 예들이 있다. 그러므로, 우리는 여기에서는 AlScN 기반 강유전성 재료에서 이 개념을 보여준다.
우리 디바이스의 누설은 본질적으로 분극에 의존하고 비대칭이기 때문에, 스위칭 시 강유전성 분극은 전형적인 분극-전기장(P-E) 루프 측정에서 누설로 인해 복잡해진다. 이 문제를 극복하기 위해, 저온(120K)과 상대적으로 높은 주파수(10kHz)에서 포지티브 업, 네거티브 다운(PUND) 측정들을 수행하여 누설을 억제하고 Al0.64Sc0.36N의 FE 특성들을 명확하게 했다. 실온에서의 P-E 히스테리시스 측정들에 대한 자세한 내용들은 우리의 이전 연구들에서 확인할 수 있다. 도 28(c)는 PUND 측정들에서 추출된, Al0.64Sc0.36N 디바이스의 전형적인 P-E 히스테리시스 루프를 나타낸다. PUND 측정의 펄스 개략도는 우리의 이전 연구들뿐만 아니라 도 32의 보충 정보에 제공된다. 측정은 6.5MV/cm의 보자력장 및 25μC/cm2의 잔류 분극을 나타낸다. 보자력장은 우리의 DC 측정들에서 관찰된 값들보다 약간 더 큰 것으로 관찰된다. 우리는 이것이 온도가 낮아지고 측정 빈도가 증가함에 따라 보자력장이 크게 증가하는 것으로 보고되었기 때문이라고 가정한다. 우리는 저온에서 PUND 측정 중 부분 강유전성 스위칭에 상대적으로 낮은 잔여 분극이 기여한다고 생각한다. 또한, 실온에서 1MHz로 측정된 우리 디바이스의 C-V 곡선(도 28(d))은 강유전성 분극 스위칭을 나타내는, 인가 전압이 증가함에 따라 커패시턴스가 감소하는 비선형 커패시터를 암시하는 나비 모양 루프를 보여준다. 다른 FE 재료들을 기반으로 하는 FTJ 또는 강유전성 다이오드 디바이스들에 대해서도 유사한 C-V 곡선들이 보고되었다. 또한, 우리는 첫 번째 C-V 스윕 동안 명확한 강유전성 스위칭 유도 피크를 관찰했는데, 이는 반복된 C-V 측정 스윕들에서 사라지며(보충 정보 도 33 참조) 스위칭의 강유전성 특성을 더욱 시사한다.
도 29는 Al0.64Sc0.36N 강유전성 다이오드의 I-V 특성을 세미로그 및 선형 스케일로 보여준다. 파란색 플롯들은 네거티브 프로그램 전압을 적용한 후 분극이 TE를 가리키는 비선형 다이오드형 I-V 곡선을 나타내는 반면, 주황색 플롯들은 포지티브 프로그램 전압을 적용한 후 분극이 BE를 가리키는 I-V 곡선들을 나타낸다. 포지티브 전압으로 프로그래밍된 후, 저항은 하이에서 로로 변경되고 멤리스터의 극성은 네거티브 순방향 다이오드(파란색 선들)에서 포지티브 순방향 다이오드(주황색 선들)로 변경된다. 유사하게, 멤리스터의 극성이 포지티브 순방향 다이오드의 극성에서 네거티브 순방향 다이오드의 극성으로 변하는 것을 네거티브 전압 스윕에서 관찰할 수 있다. Al0.64Sc0.36N과 금속 전극(Pt) 사이에 쇼트키 장벽이 존재하기 때문에, 이 디바이스는 5V에 대해 > 105 전류 비율을 갖는 다이오드로서 자체 선택 동작을 나타내며, 이는 크로스바 어레이들에 사용되는 경우 추가 액세스 트랜지스터들 또는 선택기들 없이 스닉 전류들을 억제할 가능성이 높다. 50,000의 큰 온/오프 전류 비율은 판독 바이어스 전압 ~2.5V에서 순방향 및 역방향 전압 스윕들 사이에서 얻어지며, 이는 이전에 하프니아 기반 FTJ들 및 강유전성 다이오드들에서 보고된 온/오프 비율들을 초과한다. 문헌으로부터 강유전성 멤리스터 디바이스들의 중요한 특성에 대한 요약이 CMOS 호환성, 온/오프 비율 및 강유전성 층들의 두께에 중점을 둔 부록의 표 2에 제시되어 있다. 우리가 보고한 Al0.64Sc0.36N 기반 강유전성 다이오드들은 CMOS BEOL 프로세싱과 호환되는 동시에 높은 ON/OFF 비율을 나타내는 두 가지 시연 예 들 중 하나라는 점은 주목할 가치가 있다. 우리는 큰 온/오프 전류 비율들을 얻기 위해서는 표면 산화물의 존재가 중요할 수 있지만, 우리 디바이스들에서 페로 다이오드 효과를 입증하는 데 산화물 층은 필요하거나 중요하지 않다는 점을 주목한다. 이는 ~100의 On/Off 비율에서 유사한 효과를 보이는 우리의 Al(30nm)/Al0.68 Sc0.32N(45nm)/Al(85nm) 현장 증착 MIM 페로 다이오드들에서 더욱 분명해진다(보충 정보 S3 참조).
또한, 우리는 이러한 Al0.64Sc0.36N FTJ들의 밴드 다이어그램 및 전자 수송에 대한 분극 효과를 연구했다. 우리는 우리의 Al0.64Sc0.36N 필름이 스퍼터 증착되고 많은 수의 점 및 선 결함들을 포함한다는 점을 고려하면, 이들은 밴드갭 내에서 여러 트랩 상태들을 가질 수 밖에 없다는 점에 주목한다. 따라서 20nm 두께의 강유전성 절연체가 있는 MIM 강유전성 다이오드 디바이스를 통한 전류 전도는 순방향 바이어스 하에서 측정에서 관찰된 μA 레벨 전류들를 설명하는 수단으로 일부 트랩 보조 수송/전도 메커니즘을 설명해야 한다. 따라서 우리는 잘 알려진 트랩 보조 전도 및 누설 전류 모델, 즉 Poole-Frenkel(P-F) 터널링 모델을 사용하여 다이오드를 통한 순방향 전류 대 인가 전압을 맞추었다. 또한 우리는 Fowler-Nordheim 또는 변조된 삼각형 장벽을 통한 직접 파동 역학적 전자 터널링을 비교하려고 노력했다. 강유전성 분극 전하 효과들은 전자 밴드 다이어그램의 비대칭 변조를 유도한다. 도 30에 도시된 바와 같이, P가 역전되면 P의 방향이 인가된 전기장의 방향과 동일한지 반대인지에 따라 전자 밴드 다이어그램의 기울기가 변경된다. 도 30에 도시된 바와 같이, TE에 포지티브 전압이 인가될 때, P가 BE를 가리킬 때보다 P가 TE를 가리킬 때 장벽 높이가 평균적으로 더 높다. 양의 바이어스에서 강유전성 다이오드의 높은 저항 상태(HRS)와 낮은 저항 상태(LRS)의 전자 밴드 다이어그램과 두 가지 전도 메커니즘이 도 30(a)와 (b)에 그려져 있다. 강유전성 절연체 층의 ~20nm 두께를 고려하면, 터널링 확률은 장벽의 폭에 따라 지수적으로 감소하기 때문에 직접적인 파동 역학적 터널링은 무시할 수 있을 것으로 예상된다. 따라서 우리의 전류-전압 데이터는 도 30(c)에 나타낸 것과 같은 PF 터널링 모델에 가장 적합하다. PF 모델에서 추출된 강유전성 층의 유전상수 ~16도 독립적인 커패시턴스 측정치들인 14~15에 가깝다. 우리는 인가된 전기장으로 인해 우리 디바이스에서 강유전성 분극 스위칭이 발생하고 이 분극 스위치는 20 nm 두께의 강유전성 층을 통한 전계 프로파일과 누설을 변경한다는 점에 주목한다. 트랩 보조 풀-프렌켈(Poole-Frenkel) 터널링은 이러한 누설 메커니즘을 설명하는 데 사용된다. 강유전성 층 두께가 훨씬 더 작은 FTJ 디바이스들을 통한 전도를 설명하기 위해 유사한 메커니즘들이 사용되었다는 점도 주목할 가치가 있다. LRS의 경우, 인가된 전기장은 강유전성 분극 방향을 따른다. 주입된 전자들은 많이 점유된 트랩들에서 빈 트랩들로 이동하므로 결과적으로 전류가 높다. 반대로, 인가된 전기장이 강유전성 분극 방향과 반대라면, 점유된 전자들의 수가 적기 때문에 전자 호핑 속도가 크게 감소한다. 이는 빈 트랩들로 이어져 전도 경로들의 총 개수를 차단하고 다이오드를 통한 전류가 낮아지게 된다. 디바이스에 대한 완전 소형 I-V 모델이 중요하고 지속적인 연구 주제이지만, 이는 현재 원고의 범위를 벗어나며 향후 연구들에서 보고될 것이다. 마지막으로, 우리는 우리의 MIM 디바이스들의 영역 의존 전류 밀도 스케일링을 기반으로 하는 우리의 디바이스들의 저항성 스위칭으로 전도성 브리지 형성이 배제될 수 있다는 점에도 주목하고 싶다. 우리는 저항성 스위칭의 강유전성 특성을 추가로 검증하는 MIM 디바이스들의 영역을 사용하여 ON 전류의 선형 스케일링을 통해 이를 확인했다(보충 정보 S4 참조).
우리는 또한 우리의 강유전성 다이오드에 대한 예비 신뢰성 테스트들을 실시했다. 도 31(a)는 수동으로 수행된 10개의 DC 사이클들의 데이터를 나타낸다. 동일한 디바이스의 사이클 I-V 곡선들은 전류-전압 특성이 안정적이고 반복 가능함을 나타낸다. 또한, 강유전체의 두 가지 서로 다른 분극 상태와 이에 따른 멤리스터의 저항(전류) 상태들은 두 가지 비휘발성 메모리 상태로 프로그래밍될 수 있다. 리텐션을 결정하기 위해 다양한 지연 시간들의 판독들이 수행되었다(도 31(b)). 저전류 및 고전류/저항 상태들은 뚜렷한 저하 없이 실온에서 최소 1,000초 동안 유지될 수 있다. 다른 모든 강유전성 메모리 디바이스들과 마찬가지로 우리의 강유전성 다이오드의 순수 전자 스위칭 메커니즘을 고려하면 전압-시간 딜레마에 직면하게 된다. 그러나 이러한 전압-시간 딜레마는 더 얇은 강유전성 층들과 AlScN 재료가 갖는 특성인 높은 보자력장과 동시에 거의 이상적인(사각형 모양) 히스테리시스 루프드을 가짐으로써 최소화될 수 있다.
이 Al0.64Sc0.36N 기반 강유전성 다이오드는 강유전성 분극의 함수로서 누설 전류의 큰 차이를 보여 멤리스터와 유사한 히스테리시스 전류 전압 루프를 생성한다. 우리의 디바이스들은 4인치 Si 웨이퍼들에서 완전한 BEOL, CMOS 호환 프로세스로 제작된다. 20nm 두께의 Al0.64Sc0.36N을 강유전성 층으로 사용하여 생성된 강유전성 다이오드는 >105의 자기 정류 비율, 50,000이 넘는 높은 온/오프 비율, DC 사이클링에 걸쳐 안정적인 프로그래밍 상태, 및 300K에서 1,000초 이상인 유지 시간을 나타낸다. 이러한 결과들은 이 시스템이 미래의 고성능 CMOS BEOL 호환 비휘발성 메모리 기술로서 상당한 잠재력을 가지고 있음을 보여준다.
도 28. (a) 금속/산화물/Al0.64Sc0.36N/금속 멤리스터 디바이스의 개략도. (b) Si 웨이퍼 기판 위에 성장된 Pt 하부 전극과 Al0.64Sc0.36N 강유전체를 보여주는 디바이스의 단면 투과 전자 현미경 사진. 삽입된 그림은 EDS를 사용한 원소 매핑과 결합된 빨간색 상자들로 둘러싸인 영역들의 고해상도 TEM 이미지들이다. (c) 120K에서 측정된 Al0.64Sc0.36N PUND 측정 결과들. (d) 실온에서 1MHz로 측정된 디바이스들의 대표적인 C-V 곡선은 전형적인 나비 루프를 보여준다.
도 29. (a) 세미로그 및 (b) 강유전성 멤리스터의 선형 전류-전압 특성. 파란색 플롯들은 네거티브 프로그램 전압을 적용한 후 비선형 I-V 곡선을 나타내는 반면, 주황색 플롯들은 저항 상태가 포지티브 전압에 의해 프로그래밍된 I-V 스윕들을 보여준다.
도 30. (a) HRS의 전자 밴드 다이어그램들 및 (b) 우리의 MIM 디바이스들의 LRS. 선들의 기울기들은 E-필드의 측정값이며 트랩 레벨들은 중간 간격에 있는 것으로 가정됨을 주목하라. (c) 독립적인 커패시턴스 측정치들과 일치하는 절연체의 추출된 유전 상수 ~16과 잘 맞는 것을 보여주는 Poole-Frenkel 터널링 모델에 실험적 전류-전압 데이터를 피팅.
도 31. (a) FTJ들의 안정성과 반복성을 보여주는 수동 DC 스위칭 사이클들에 대한 순환 IV 곡선들. (b) 5V에서 판독하여 저전류 및 고전류/저항 상태들을 ~1,000초 유지.
도 32. PUND 측정을 위한 펄스 시퀀스의 개략도. AlScN 박막의 강유전성 응답은 두 펄스들 사이에 1ms 지연을 갖는 5개의 단극 삼각 신호들을 사용하는 PUND 측정을 특징으로 한다.
도 33. (a) 커패시턴스 전압(C-V) 측정의 전압 스윕의 초기 및 최종 상태들에 대해 화살표들로 표시된 분극 방향들을 갖는 강유전성(FE) AlScN 금속-절연체-금속 디바이스들의 개략 단면도들. 전압 스윕 번호들은 화살표들에 표시된다. (b) (a)에 표시된 각 스윕 번호들에 대한 CV 데이터. 첫 번째 스윕은 강유전성 분극 스위칭의 특징인 급격한 감소가 뒤따르는 최대 ~ 7.5V까지 커패시턴스의 명확한 증가를 나타낸다. 나머지 스윕들은 적용된 전압 부호와 크기 범위가 동일할 때 분극이 유지되고 스위치되지 않음을 나타내는 커패시턴스의 증가도 나타내지 않는다.
도 34. 원고에 표시된 20nm 두께의 Al0.68 Sc0.32N 디바이스들과 질적으로 유사한 I-V 특성을 나타내는 현장 증착된 MIM Al(30nm)/Al0.68 Sc0.32N(45nm)/Al(85nm) 페로 다이오드 디바이스의 I-V 특성. 우리의 위의 디바이스는 진공을 파괴하지 않고 현장에서 증착되었기 때문에 이 디바이스들에는 산화물 층이 없으며 여전히 ON/OFF 비율이 ~100인 페로 다이오드 스위칭 동작을 보여줌에 주목한다.
도 35. 상부 전극들의 직경이 다양하고 3개의 원형 Pt/자연 산화물/Al0.64Sc0.36N/Pt MIM 디바이스들에 대한 전류 밀도 대 전압의 온 상태 스윕들. 온 상태의 전류 밀도(단면적에 대해 정규화된 전류)는 세 디바이스들 모두에서 중첩되며 이는 컨덕턴스 또는 전류가 단면적에 따라 선형적으로 확장된다는 것을 시사한다. 디바이스들이 전도성 브리지 형성을 포함한 경우, 전류 밀도 곡선들은 중첩하지 않을 수 있다. 따라서 우리는 스위칭 메커니즘으로 전도성 브리지 형성을 배제한다.
부록(Appendix)
표 1
표 2.

Claims (25)

  1. 강유전성 다이오드들의 어레이를 포함하는 메모리 셀로서, 상기 강유전성 다이오드들은 도핑된 질화알루미늄(AlN)을 포함하고, 상기 강유전성 다이오드들은 비휘발성이고 펄싱을 통해 펄스 수 의존 아날로그 상태(pulse-number-dependent analog state)로 필드 프로그래밍 가능한, 메모리 셀.
  2. 제1 항에 있어서, 상기 강유전성 다이오드들은 스칸듐(AlScN)으로 도핑되고, 이트륨(AlYN)으로 도핑되고, 마그네슘 및 하프늄(AlMgHfN)으로 도핑되고, 마그네슘 및 지르코늄(AlMgZrN)으로 도핑되고, 마그네슘 및 티타늄(AlMgTiN)으로 도핑되고, 붕소(AlBN)로 도핑되고 또는 이테르븀(AlYbN)으로 도핑된 질화알루미늄을 포함하는, 메모리 셀.
  3. 제1 항 또는 제2 항에 있어서, 상기 강유전성 다이오드들은 2, 5, 10, 25, 50, 75, 100, 500, 1000, 5000 또는 10,000보다 큰 온/오프 비율을 갖는, 메모리 셀.
  4. 제1 항 또는 제2 항에 있어서, 상기 강유전성 다이오드들은 25, 50, 75, 100, 200, 500, 1,000, 10,000, 50,000 또는 100,000보다 큰 자기 정류 비율(self-rectifying ratio)을 갖는, 메모리 셀.
  5. 제1 항 또는 제2 항에 있어서, 상기 셀은 CMOS BEOL(back-end-of-line) 프로세싱과 호환되는 메모리 셀.
  6. 제2 항에 있어서, 상기 도핑된 질화알루미늄은 400℃ 미만의 증착 온도를 갖는, 메모리 셀.
  7. 제1 항 또는 제2 항에 있어서, 상기 강유전성 다이오드들은 양극성 펄스 프로그래밍이 가능한, 메모리 셀.
  8. 제6 항에 있어서, 상기 강유전성 다이오드들은 4비트 상태들 해상도(resolution)로 펄스 프로그래밍 가능한, 메모리 셀.
  9. 제1 항 또는 제2 항에 있어서, 강유전성 다이오드들은 약 100 nm 미만, 약 75 nm 미만, 약 50 nm 미만, 또는 약 25 nm 미만의 두께를 갖는 도핑된 질화알루미늄 층을 포함하는, 메모리 셀.
  10. 제1 항 내지 제9 항 중 어느 한 항에 따른 메모리 셀의 복수의 인스턴스들을 포함하는 메모리 셀들의 어레이로서, 상기 메모리 셀들의 어레이는 강유전성 다이오드들을 판독하고 프로그래밍하는 데 사용되는 V/2 방식으로 배열되는, 메모리 셀 어레이.
  11. 제1 항 내지 제9 항 중 어느 한 항에 따른 메모리 셀을 포함하는 TCAM(Ternary Content Addressable Memory).
  12. 제11 항에 있어서, 약 1μs 미만, 약 500ns 미만, 또는 심지어 약 100ns, 50ns, 10ns, 1ns 또는 100ps 미만의 검색 지연을 갖는, TCAM.
  13. 제11 항 또는 제12 항에 있어서, 각각의 메모리 셀은 반대 극성인 2개의 다이오드들을 포함하는, TCAM.
  14. 강유전성 다이오드들의 어레이를 포함하는 TCAM(Ternary Content Addressable Memory)으로서,
    상기 강유전성 다이오드들은 하프늄 지르코늄 산화물(HfZrO2)을 포함하고, 상기 강유전성 다이오드들은 비휘발성이고 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍 가능한 것을 특징으로 하는, TCAM.
  15. 제14 항에 있어서, 상기 TCAM은 약 1μs 미만, 약 500ns 미만, 또는 심지어 약 100ns, 50ns, 10ns, 1ns 또는 100ps 미만의 검색 지연을 갖는, TCAM.
  16. 제14 항 또는 제15 항에 있어서, 각각의 메모리 셀은 반대 극성인 2개의 다이오드들을 포함하는, TCAM.
  17. 다중 비트 다이오드 시냅스들의 어레이를 포함하는 신경 네트워크로서, 각각의 다중 비트 다이오드 시냅스는 도핑된 질화알루미늄(AlN)을 포함하는 강유전성 다이오드를 포함하고, 각각의 강유전성 다이오드는 비휘발성이며 펄싱을 통해 펄스 수 의존 아날로그 상태로 필드 프로그래밍 가능한, 신경 네트워크.
  18. 제17 항에 있어서, 각각의 강유전성 다이오드는 스칸듐(AlScN)으로 도핑되고, 이트륨(AlYN)으로 도핑되고, 마그네슘 및 하프늄(AlMgHfN)으로 도핑되고, 마그네슘 및 지르코늄(AlMgZrN)으로 도핑되고, 마그네슘 및 티타늄(AlMgTiN)으로 도핑되고, 붕소(AlBN)로 도핑되고 또는 이테르븀(AlYbN)으로 도핑된 질화알루미늄을 포함하는, 신경 네트워크.
  19. 제17 항 또는 제18 항에 있어서, 상기 다중 비트 다이오드 시냅스들은 PyTorch 프레임워크의 LeNet-5 아키텍처로 배열되는, 신경 네트워크
  20. 제17 항 내지 제19 항 중 어느 한 항에 있어서, 상기 신경 네트워크는 MNIST 데이터세트에 대해 적어도 약 90%, 적어도 약 95%, 또는 적어도 약 97%의 추론 정확도를 나타내는, 신경 네트워크.
  21. 반도체 웨이퍼의 상부 표면에 강유전성 다이오드 어레이, 상기 웨이퍼의 상부에 회로 접촉 영역들의 어레이를 형성하는 방법으로서,
    상기 웨이퍼의 상부에 하부 도전체 층을 증착하는 단계;
    하부 금속층 위에 강유전성 재료층을 증착하는 단계;
    상기 강유전성 재료층 및 상기 하부 금속층의 잉여 부분들을 제거하는 단계로서, 상기 잉여 부분들은 상기 회로 접촉 영역들과 중첩되지 않는, 상기 제거하는 단계;
    상기 강자성 재료층 위에 산화물을 형성하는 단계;
    상기 웨이퍼의 상부 위에 상부 도전체 층을 증착하는 단계; 및
    상기 상부 도전체 층을 패터닝하는 단계를 포함하는, 방법.
  22. 제21 항에 있어서, 상기 강유전성 재료층은 스칸듐(AlScN), 이트륨(AlYN), 마그네슘 및 하프늄(AlMgHfN), 마그네슘 및 지르코늄(AlMgZrN), 마그네슘 및 티타늄(AlMgTiN), 붕소(AlBN), 또는 이테르븀(AlYbN)으로 도핑된 질화알루미늄(AlN)을 포함하는, 방법.
  23. 제21 항 또는 제22 항에 있어서, 강자성 재료를 공기에 노출시켜 상기 산화물을 형성하는 단계를 더 포함하는, 방법.
  24. 반도체 웨이퍼의 상부 표면에 강유전성 다이오드들의 어레이, 상기 웨이퍼의 상부에 회로 접촉 영역들의 어레이를 형성하는 방법으로서,
    상기 웨이퍼의 상부에 하부 도전체 층을 증착하는 단계;
    상기 하부 전도체 층 위에 산화물 층을 형성하는 단계;
    상기 산화물층 위에 강유전성 재료층을 증착하는 단계;
    상기 강유전성 재료층 및 상기 하부 금속층의 잉여 부분들을 상기 회로 접촉 영역들로부터 제거하는 단계;
    상기 웨이퍼의 상부에 상부 도전체 층을 증착하는 단계; 및
    상기 상부 도전체 층을 패터닝하는 단계를 포함하는, 방법.
  25. 제24 항에 있어서, 상기 강유전성 재료층은 스칸듐(AlScN), 이트륨(AlYN), 마그네슘 및 하프늄(AlMgHfN), 마그네슘 및 지르코늄(AlMgZrN), 마그네슘 및 티타늄(AlMgTiN), 붕소(AlBN) 또는 이테르븀(AlYbN)으로 도핑된 질화알루미늄(AlN)을 포함하는, 방법.
KR1020237037201A 2021-03-30 2022-03-30 재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들 KR20230162975A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163167765P 2021-03-30 2021-03-30
US63/167,765 2021-03-30
PCT/US2022/071440 WO2022213087A1 (en) 2021-03-30 2022-03-30 Field-programmable ferro-diodes for reconfigurable in-memory-computing

Publications (1)

Publication Number Publication Date
KR20230162975A true KR20230162975A (ko) 2023-11-29

Family

ID=83456903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237037201A KR20230162975A (ko) 2021-03-30 2022-03-30 재구성 가능한 인메모리 컴퓨팅을 위한 필드 프로그래밍 가능 페로 다이오드들

Country Status (6)

Country Link
US (1) US20240177759A1 (ko)
EP (1) EP4315397A1 (ko)
JP (1) JP2024516516A (ko)
KR (1) KR20230162975A (ko)
CN (1) CN117529794A (ko)
WO (1) WO2022213087A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810545B1 (ko) * 2014-09-09 2017-12-19 사빅 글로벌 테크놀러지스 비.브이. 2-단계 온도 공정을 사용한 박막 강유전체 장치의 제조 방법
JP2019179499A (ja) * 2018-03-30 2019-10-17 ソニー株式会社 半導体装置及び積和演算装置
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
EP3751467A1 (en) * 2019-06-14 2020-12-16 Robert Bosch GmbH A machine learning system

Also Published As

Publication number Publication date
JP2024516516A (ja) 2024-04-16
US20240177759A1 (en) 2024-05-30
CN117529794A (zh) 2024-02-06
WO2022213087A1 (en) 2022-10-06
EP4315397A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
Wang et al. Exploring ferroelectric switching in α‐In2Se3 for neuromorphic computing
Wang et al. Resistive switching materials for information processing
Mikolajick et al. From ferroelectric material optimization to neuromorphic devices
Lanza et al. Memristive technologies for data storage, computation, encryption, and radio-frequency communication
Moon et al. RRAM-based synapse devices for neuromorphic systems
Demasius et al. Energy-efficient memcapacitor devices for neuromorphic computing
Chen A review of emerging non-volatile memory (NVM) technologies and applications
Lederer et al. Ferroelectric field effect transistors as a synapse for neuromorphic application
Luo et al. Dual-ferroelectric-coupling-engineered two-dimensional transistors for multifunctional in-memory computing
Covi et al. Ferroelectric-based synapses and neurons for neuromorphic computing
Bian et al. Neuromorphic computing: Devices, hardware, and system application facilitated by two-dimensional materials
US9847123B2 (en) Multi-bit ferroelectric memory device and methods of forming the same
Goh et al. Selector-less ferroelectric tunnel junctions by stress engineering and an imprinting effect for high-density cross-point synapse arrays
US10944053B2 (en) Systems and methods for gated-insulator reconfigurable non-volatile memory devices
Park et al. Implementation of convolutional neural network and 8-bit reservoir computing in CMOS compatible VRRAM
Huang et al. A comprehensive modeling framework for ferroelectric tunnel junctions
JP2019179499A (ja) 半導体装置及び積和演算装置
Lacaze et al. Non-volatile memories
Byun et al. Recent advances in synaptic nonvolatile memory devices and compensating architectural and algorithmic methods toward fully integrated neuromorphic chips
Kim et al. Dielectric-engineered high-speed, low-power, highly reliable charge trap flash-based synaptic device for neuromorphic computing beyond inference
Covi et al. Ferroelectric tunneling junctions for edge computing
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
Sezi et al. Organic materials for high-density non-volatile memory applications
An et al. A three-dimensional (3D) memristive spiking neural network (M-SNN) system
Feng et al. A ferroelectric fin diode for robust non-volatile memory