CN106558546A - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106558546A
CN106558546A CN201510615428.1A CN201510615428A CN106558546A CN 106558546 A CN106558546 A CN 106558546A CN 201510615428 A CN201510615428 A CN 201510615428A CN 106558546 A CN106558546 A CN 106558546A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
dummy gate
boundary layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510615428.1A
Other languages
English (en)
Other versions
CN106558546B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510615428.1A priority Critical patent/CN106558546B/zh
Publication of CN106558546A publication Critical patent/CN106558546A/zh
Application granted granted Critical
Publication of CN106558546B publication Critical patent/CN106558546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；步骤S3：将露出的所述半导体衬底进行化学氧化，以形成第一界面层；步骤S4：执行原位水蒸气氧化步骤，以在所述第一界面层的下方形成第二界面层；步骤S5：执行退火步骤，以使所述第一界面层致密化；步骤S6：选用SC1清洗液对所述第一界面层进行湿法清洗，以形成用于沉积高K介电层的结合层。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将高K金属栅极替代多晶硅栅极的解决方案。
在金属栅极制备过程中通常在高K介电层的下方设置有一层界面层以减小迁移率的下降并提高界面性能，由于化学氧化的方法可以提供更小的等效氧化层厚度，同时还可以在高K-界面层形成Hf的自对准硅化物层，因此通常通过化学界面层氧化的方法形成所述界面层。但是所述方法也存在一些弊端，例如通过所述方法具有很差的高K-界面层的交界面，从而引起器件的负偏压温度不稳定性(NBTI)，同时由于薄膜性能的降低还可能会引起包括与时间有关的击穿性能(TDDB)，使器件的性能降低。
此外，为了使所述界面层更加致密，通常还需要进行高温退火，以提高负偏压温度不稳定性(NBTI)和与时间有关的击穿性能(TDDB)，但是由于Si-O键较弱，在较低气压的N2气氛的高温退火过程中很容易造成Si-O键的分解，使器件的性能降低。
因此，目前所述方法存在上述诸多弊端，需要对所述方法进行改进，以便消除所述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；
步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；
步骤S3：将露出的所述半导体衬底进行化学氧化，以形成第一界面层；
步骤S4：执行原位水蒸气氧化步骤，以在所述第一界面层的下方形成第二界面层；
步骤S5：执行退火步骤，以使所述第一界面层致密化；
步骤S6：选用SC1清洗液对所述第一界面层进行湿法清洗，以形成用于沉积高K介电层的结合层。
可选地，在所述步骤S3中，选用臭氧对所述半导体衬底进行化学氧化。
可选地，在所述步骤S4中，所述原位水蒸气氧化的温度为500-750℃。
可选地，在所述步骤S5中，所述退火的温度为950-1100℃。
可选地，在所述步骤S5中，所述退火在N2和O2的气氛中进行。
可选地，在所述步骤S6中，通过所述湿法清洗将所述第一界面层表面的Si-H键转化为Si-OH键，以形成所述结合层。
可选地，在所述步骤S6之后还进一步包括在所述结合层上形成高K介电层并形成金属栅极的步骤。
可选地，在所述步骤S1中，所述虚拟栅极包括NMOS虚拟栅极和PMOS虚拟栅极；
在所述NMOS虚拟栅极和所述PMOS虚拟栅极的侧壁上还形成有间隙壁；
在所述NMOS虚拟栅极和所述PMOS虚拟栅极的两侧的所述半导体衬底中还形成有应力层和/或接触孔蚀刻停止层。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在问题，提供了一种半导体器件的制备方法，所述方法在去除虚拟栅极氧化物层之后，通过化学氧化物的方法形成第一界面层，然后通过低温原位水蒸气氧化(ISSG)的方法形成一个性能更优的第二界面层，然后在N2和O2的气氛中进行高温退火，以使所述第一界面层更加致密，最后通过SC1清洗将所述第一界面层表面的Si-H键转化为Si-OH键，以形成更好的结合层用于沉积高K介电层，通过本发明所述方法可以提高所述界面层的性能，从而提高负偏压温度不稳定性(NBTI)和与时间有关的击穿性能(TDDB)，使半导体器件的性能和良率均进一步提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1g为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本发明所述方法作进一步的说明。
其中，图1a-1g为本发明一具体地实施中所述半导体器件的制备过程示意图。
首先，执行步骤101，提供半导体衬底101并执行离子注入，以形成阱。
具体地，如图1a所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着执行步骤102，在半导体衬底上形成多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
接着执行步骤103，沉积隔离材料层，以覆盖所述鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。
接着执行步骤104，在所述隔离材料层上形成虚拟栅极氧化物层和虚拟栅极，以覆盖所述鳍片。
具体地，如图1a所示，在该步骤中沉积虚拟栅极氧化物层和虚拟栅极材料层。
其中，所述虚拟栅极氧化物层可以选用常用的氧化物，例如SiO2，所述虚拟栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述虚拟栅极氧化物层和栅极材料层，以形成环绕所述鳍片的虚拟栅极。具体地，在所述虚拟栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层，以在所述NMOS区域形成NMOS虚拟栅极，在所述PMOS区域形成PMOS虚拟栅极。
执行步骤105，在所述虚拟栅极结构的侧壁上形成偏移侧壁和间隙壁。
具体地，所述方法还进一步包括在所述NMOS虚拟栅极以及PMOS虚拟栅极的两侧形成偏移侧墙(offset spacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述NMOS虚拟栅极以及PMOS虚拟栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述NMOS虚拟栅极的间隙壁上和所述PMOS虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
执行步骤106，执行源漏LDD注入，并在所述虚拟栅极的两侧外延生长半导体材料层，以形成抬升源漏。
具体地，在该步骤中可以使用本领常用的方法执行源漏LDD注入，在此不再赘述。
可选地，在所述PMOS虚拟栅极两侧的所述半导体衬底中形成第一凹槽，可选地，所述第一凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述PMOS源漏区，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF3 10-200sccm，N2或CO2或O2 10-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
接着，在所述第一凹槽中外延生长第一应力层，以形成PMOS源漏。
进一步，在本发明中所述第一应力层选择SiGe，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
进一步，在所述NMOS虚拟栅极两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层，以形成NMOS源漏。
所述第二应力层可以选用SiC层，可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种形成所述第二应力层。
此外，所述方法还进一步包括形成接触孔蚀刻停止层的步骤，所述形成方法可以选用本领域常用的各种方法，在此不再赘述。
可选地，在所述步骤106之后还可以再次执行离子注入步骤并进行快速热退火。
在本发明中为了证激活杂质又能抑制杂质的深度和横向扩散，执行完所述离子注入后进行快速热退火，可选地，所述快速热退火温度为1000-1050℃。
执行步骤107，沉积所述层间介电层102并平坦化，以填充所述虚拟栅极之间的间隙。
具体地，沉积层间介电层102并平坦化，平坦化所述对层间介电层至所述虚拟栅极的顶部。
其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层102可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤108，去除所述虚拟栅极103。
具体地，如图1b所示，去除所述虚拟栅极，形成沟槽。所述去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括HBr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的O2或Ar，其可以提高刻蚀的品质。
执行步骤109，选用SiCoNi的方法去除所述虚拟栅极氧化物层104，以露出所述鳍片。
具体地，如图1c所示，在该步骤中为了减小去除所述虚拟栅极氧化物层过程中对其他材料层的损坏，不再选用HF进行蚀刻，而是选用选择性更高的SiCoNi制程，通过所述方法去除所述虚拟栅极氧化物层，不会对器件造成损坏。
可选地，选用SiCoNi制程去除所述虚拟栅极氧化物层102，其中，所述SiCoNi制程的各种参数可以选用常规参数。
执行步骤110，通过化学氧化的方法在所述鳍片的表面形成第一界面层105。
具体地，如图1d所示，在该步骤中所述化学氧化的方法可以为在含氧的气氛中进行加热，以氧化露出的所述半导体衬底，在所述半导体衬底上形成氧化物层，以作为第一界面层105。
可选地，所述含氧气氛可以为纯氧、空气、富氧空气或臭氧，并不局限于某一种。
在该实施例中，选用臭氧对所述半导体衬底101进行化学氧化，形成第一界面层105。
进一步，所述化学氧化物的温度和时间并不局限于某一范围，可以选用常规参数。
执行步骤111，执行低温原位水蒸气氧化步骤，以在所述第一界面层105的下方形成第二界面层106。
具体地，如图1e所示，在该步骤中通过原位水蒸气氧化的方法形成一个性能更优的第二界面层，以提高半导体器件的性能，特别是提高PMOS器件中负偏压温度不稳定性(NBTI)的性能。
在该步骤中选用温度较低的原位水蒸气氧化，所述低温可以为400-800℃，或者500-700℃，进一步可选为500-600℃。
在该步骤中所述半导体衬底选用硅时，所述第一界面层105为SiO2，所述第二界面层为SiO2，因此形成一个性能优越的Si-SiO2的交界面，如图1e所示。
执行步骤112，执行退火步骤，以使所述第一界面层105致密化。
具体地，如图1f所示，现有技术中由于Si-O键较弱，在较低气压的N2气氛的高温退火过程中很容易造成Si-O键的分解，使器件的性能降低，为了解决该问题，在本申请中在N2和O2的气氛中进行高温退火。
其中，所述N2和O2的气氛中所述O2具有较低的气压，以防止Si-O键的分解。
进一步，所述高温退火选用尖峰退火方法，其中，所述退火温度可以为800-1200℃，例如所述退火温度可以为900-1100℃，进一步，所述退火温度可以为950-1050℃。
在该步骤中通过所述高温退火使第一界面层105致密化，以提高与时间有关的击穿性能(TDDB)。
执行步骤113，选用SC1清洗液对所述第一界面层105湿法清洗，以形成用于沉积高K介电层的结合层。
具体地，如图1f所示，在该步骤中通过所述SC1清洗液将所述第一界面层105表面的Si-H键转化为Si-OH键，以形成用于沉积高K介电层的结合层，提高与高K介电层的结合力。
所述SC1处理步骤为：选用体积比为NH4OH:H2O2:H2O＝1:1-4:50-200的反应液进行反应，控制反应温度为25-40℃，反应时间为1-5min，以将所述第一界面层105表面的Si-H键转化为Si-OH键。
执行步骤114，在所述接合层上形成高K介电层107并形成金属栅极的步骤。
具体地，如图1g所示，首先在所述虚拟开口中沉积高K介电层107，其中所述高K介电层可以选用本领域常用的介电材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在本发明的实施例中，在凹槽中形成Hf02介电层，其厚度为15到60埃。
然后在高K介电层上形成覆盖层，所述覆盖层可以选用TiN，进一步，还可以在所述覆盖层上形成扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成导电层，所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在问题，提供了一种半导体器件的制备方法，所述方法在去除虚拟栅极氧化物层之后，通过化学氧化物的方法形成第一界面层，然后通过低温原位水蒸气氧化(ISSG)的方法形成一个性能更优的第二界面层，然后在N2和O2的气氛中进行高温退火，以使所述第一界面层更加致密，最后通过SC1清洗将所述第一界面层表面的Si-H键转化为Si-OH键，以形成更好的结合层用于沉积高K介电层，通过本发明所述方法可以提高所述界面层的性能，从而提高负偏压温度不稳定性(NBTI)和与时间有关的击穿性能(TDDB)，使半导体器件的性能和良率均进一步提高。
参照图2，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；
步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；
步骤S3：将露出的所述半导体衬底进行化学氧化，以形成第一界面层；
步骤S4：执行原位水蒸气氧化步骤，以在所述第一界面层的下方形成第二界面层；
步骤S5：执行退火步骤，以使所述第一界面层致密化；
步骤S6：选用SC1清洗液对所述第一界面层进行湿法清洗，以形成用于沉积高K介电层的结合层。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。
所述半导体器件包括半导体衬底101，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
在半导体衬底上形成有多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述半导体器件还进一步包括环绕所述鳍片设置的金属栅极结构，所述金属栅结构的侧壁上形成有偏移侧壁和间隙壁。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。其中，PMOS源漏选择SiGe，所述NMOS源漏选用SiC层。
所述栅极结构包括第一界面层105，在本发明中选用臭氧对所述半导体衬底101进行化学氧化，形成第一界面层105。
在所述第一界面层105的下方形成有第二界面层106。通过原位水蒸气氧化的方法形成一个性能更优的高K-界面层的第二界面层106，以提高半导体器件的性能，特别是提高PMOS器件中负偏压温度不稳定性(NBTI)的性能。
在所述结合层上形成有高K介电层107。其中所述高K介电层可以选用本领域常用的介电材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并优化各元素的比率来得到的高K材料等。形成所述高K介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在高K介电层上形成有覆盖层，所述覆盖层可以选用TiN，进一步，还可以在所述覆盖层上形成有扩散阻挡层，可以是TaN层或AlN层。在本发明的一个实施例中，在CVD反应腔中进行所述TaN层或AlN层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。所沉积的TaN层或AlN层具有10-50埃的厚度。
最后形成有导电层，所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用Al形成所述导电层，可以用CVD或PVD的方法进行沉积。在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。
本发明所述半导体器件可以提高所述界面层的性能，从而提高负偏压温度不稳定性(NBTI)和与时间有关的击穿性能(TDDB)，使半导体器件的性能和良率均进一步提高。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极氧化物层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；
步骤S2：去除所述虚拟栅极和所述虚拟栅极氧化物层，以形成虚拟开口，露出所述半导体衬底；
步骤S3：将露出的所述半导体衬底进行化学氧化，以形成第一界面层；
步骤S4：执行原位水蒸气氧化步骤，以在所述第一界面层的下方形成第二界面层；
步骤S5：执行退火步骤，以使所述第一界面层致密化；
步骤S6：选用SC1清洗液对所述第一界面层进行湿法清洗，以形成用于沉积高K介电层的结合层。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，选用臭氧对所述半导体衬底进行化学氧化。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述原位水蒸气氧化的温度为500-750℃。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S5中，所述退火的温度为950-1100℃。
5.根据权利要求1或4所述的方法，其特征在于，在所述步骤S5中，所述退火在N2和O2的气氛中进行。
6.根据权利要求1或4所述的方法，其特征在于，在所述步骤S6中，通过所述湿法清洗将所述第一界面层表面的Si-H键转化为Si-OH键，以形成所述结合层。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S6之后还进一步包括在所述结合层上形成高K介电层并形成金属栅极的步骤。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述虚拟栅极包括NMOS虚拟栅极和PMOS虚拟栅极；
在所述NMOS虚拟栅极和所述PMOS虚拟栅极的侧壁上还形成有间隙壁；
在所述NMOS虚拟栅极和所述PMOS虚拟栅极的两侧的所述半导体衬底中还形成有应力层和/或接触孔蚀刻停止层。
9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
CN201510615428.1A 2015-09-24 2015-09-24 一种半导体器件及其制备方法、电子装置 Active CN106558546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510615428.1A CN106558546B (zh) 2015-09-24 2015-09-24 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510615428.1A CN106558546B (zh) 2015-09-24 2015-09-24 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106558546A true CN106558546A (zh) 2017-04-05
CN106558546B CN106558546B (zh) 2019-07-26

Family

ID=58413867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510615428.1A Active CN106558546B (zh) 2015-09-24 2015-09-24 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106558546B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106057A (zh) * 2019-11-18 2020-05-05 华虹半导体(无锡)有限公司 闪存器件的sti结构的制造方法及闪存器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795362A (zh) * 2014-01-16 2015-07-22 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104810324A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US20150214060A1 (en) * 2013-09-11 2015-07-30 United Microelectronics Corp. Method for fabricating semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214060A1 (en) * 2013-09-11 2015-07-30 United Microelectronics Corp. Method for fabricating semiconductor device
CN104795362A (zh) * 2014-01-16 2015-07-22 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104810324A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106057A (zh) * 2019-11-18 2020-05-05 华虹半导体(无锡)有限公司 闪存器件的sti结构的制造方法及闪存器件

Also Published As

Publication number Publication date
CN106558546B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN105845725B (zh) 一种半导体器件及其制造方法和电子装置
TW201705476A (zh) 用於鰭場效電晶體元件的方法和結構
US9859113B2 (en) Structure and method of semiconductor device structure with gate
TWI780845B (zh) 半導體結構及其形成方法
CN106601619B (zh) 一种半导体器件及其制备方法、电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN106558546B (zh) 一种半导体器件及其制备方法、电子装置
CN105789131B (zh) 一种半导体器件及其制备方法、电子装置
CN105448682A (zh) 一种半导体器件及其制备方法、电子装置
CN106910685A (zh) 一种半导体器件及其制备方法、电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105990119B (zh) 半导体器件制作方法、半导体器件及电子装置
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
CN105990240B (zh) 一种半导体器件及其制备方法、电子装置
CN105489605B (zh) 一种半导体器件及其制造方法、电子装置
CN107527814A (zh) 一种半导体器件及制备方法、电子装置
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
CN109087890A (zh) 一种半导体器件及其制造方法、电子装置
CN107978565A (zh) 一种半导体器件及其制造方法和电子装置
CN108735670A (zh) 一种半导体器件及其制造方法和电子装置
CN108206160A (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant