CN106531203A - 具有均匀图案的磁性随机存取存储器(mram)布局 - Google Patents

具有均匀图案的磁性随机存取存储器(mram)布局 Download PDF

Info

Publication number
CN106531203A
CN106531203A CN201610983547.7A CN201610983547A CN106531203A CN 106531203 A CN106531203 A CN 106531203A CN 201610983547 A CN201610983547 A CN 201610983547A CN 106531203 A CN106531203 A CN 106531203A
Authority
CN
China
Prior art keywords
cell element
memory array
size
memory
uniform size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610983547.7A
Other languages
English (en)
Other versions
CN106531203B (zh
Inventor
李康和
金泰焕
李霞
金正丕
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106531203A publication Critical patent/CN106531203A/zh
Application granted granted Critical
Publication of CN106531203B publication Critical patent/CN106531203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Image Processing (AREA)

Abstract

本申请涉及具有均匀图案的磁性随机存取存储器(MRAM)布局。大型存储器阵列包含大小均匀的虚位胞元以及有效位胞元的均匀图案。大型存储器阵列内的子阵列由所述虚位胞元分离。信号分配电路形成有对应于所述虚位胞元的宽度或高度的宽度或高度，使得所述信号分配电路占据与所述虚位胞元相同的占用面积而不会破坏所述大型阵列上的所述均匀图案。与标准大小位胞元大小类似或比标准大小位胞元大的边缘虚胞元可放置在所述大型阵列的边缘周围以进一步减小图案负载影响。

Description

具有均匀图案的磁性随机存取存储器(MRAM)布局
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2011年10月10日、申请号为201180053077.X、发明名称为“具有均匀图案的磁性随机存取存储器(MRAM)布局”的发明专利申请案。
技术领域
本发明大体上涉及磁性随机存取存储器(MRAM)。更具体地说，本发明涉及用于制造MRAM装置的方法和设备。
背景技术
不像常规随机存取存储器(RAM)芯片技术，在磁性RAM(MRAM)中，数据不是作为电荷而存储，而是改为通过存储元件的磁极化存储。存储元件由被穿隧层分离的两个铁磁层形成。这两个层中的一者具有设置为特定极性的至少一个钉扎磁极化(或固定层)。更改另一磁层(或自由层)的磁极性以表示“1”(例如，反平行于固定层)或“0”(例如，平行于固定层)。具有固定层、穿隧层和自由层的一个此类装置为磁隧道结(MTJ)。MTJ的电阻取决于自由层的磁极性与固定层的磁极性的比较。例如MRAM等存储器装置是从个别可寻址的MTJ的阵列构造而成。
图1为说明常规磁性随机存取存储器(MRAM)的一部分的电路示意图。MRAM 100被划分为数个位胞元110、140、160。在位胞元160的读出期间，将位胞元160的电阻与参考平行位胞元110和参考反平行位胞元140的电阻进行比较。通过施加源电压和确定流过位胞元110、140、160的电流的量来测量位胞元110、140、160的电阻。举例来说，在位胞元110中，通过读取选择晶体管122、124和字线选择晶体管126将电压源120施加到磁隧道结(MTJ)112。MTJ 112包含固定层114、穿隧层116和自由层118。当自由层118和固定层114具有大体上平行对准的磁化时，MTJ 112和因此位胞元110的电阻为低的。当自由层118和固定层114具有大体上反平行对准的磁化时，MTJ 112和因此位胞元110的电阻为高的。
磁性随机存取存储器的位胞元可布置在包含存储元件(例如，在MRAM的情况下为MTJ)的图案的一个或一个以上阵列中。为了实现高收率存储器阵列，严格控制存储元件的大小为至关重要的。用于实施大型存储器阵列的先前设计技术已受到蚀刻工艺中固有的大负载效应妨碍。举例来说，就存储元件的蚀刻速率来说，在阵列的边缘可大于在阵列的中心，这是因为图案密度在边缘较小。因此，在单元阵列块的边缘处的MTJ的大小可大体上与阵列块的中心附近的MTJ的大小不同。这可引起减少的产品收率。
图案化大型存储器阵列(例如，MRAM阵列)中的大量大小均匀的存储胞元可在相对大面积内提供均匀图案密度且可提高产品收率。可通过提供大小均匀的存储胞元的大型阵列使得大量存储胞元在蚀刻之后驻留在均匀图案密度的区域内来减小大负载效应。然而，各种设计约束和挑战已妨碍具有均匀图案密度的大型MRAM阵列的发展。
先前提议的用于提供大型MRAM阵列的方法未曾提供信号分配线或电路在存储器阵列内的放置。实际设计中需要例如字线(WL)带等信号分配线，例如以向数个位胞元子阵列内的位胞元提供低电阻信号路径。可使用简单的信号增强电路来代替金属带。另外，衬底结扣(substrate tie)可周期性地放置在存储器阵列内部以提供位胞元中的存取晶体管的整体连接。大体上根据适用设计规则来最小化WL带和衬底结扣的宽度以节省区域。
参看图2描述一种提供信号分配线在大型存储器阵列中的放置的方法。将大型存储器阵列202划分为数个子阵列204，其中每一者包含(例如)64×64个位胞元的图案。为了补偿每一子阵列的边缘处的大负载效应，可在每一子阵列204的周边周围放置数个虚位胞元。这些虚位胞元可包含非功能性存储胞元，例如未连接到存储器控制电路的浮动MTJ。然而，字线带和衬底结扣可占据不包含MTJ的区域。
在图2中，信号分配线或电路引起影响阵列的整体图案密度的图案不连续性。因为大型阵列包含大量相对小的子阵列，所以此方法会产生大量图案不连续性以适应例如衬底结扣或WL带等信号分配线的放置。尽管增加虚胞元的数目可缓和此问题，但此做法在经济上不实际，因为子阵列中的虚胞元的多个线将显著地增加总芯片大小。因此，在实际存储器阵列中，可放置最小数目个虚存储胞元，且其大小可相对大于子阵列204内的有效存储胞元的大小以补偿子阵列的边缘处的较强负载效应。然而，此做法经常导致图案均匀性的显著降级。
已提议建构到处具有均匀图案密度的大型存储器阵列以减小大负载效应且提供产品收率。这些提议不能解决各种设计约束且未曾提供用于放置(例如)WL带或衬底结扣的方法。
发明内容
本发明的方面包含包括存储元件的均匀图案的大型存储器阵列。大型存储器阵列内的子阵列由例如字线(WL)带和衬底结扣等信号分配线或电路分离。在说明性实施例中，衬底结扣可为到存储器阵列衬底的金属触点。举例来说，在n沟道金属氧化物半导体(NMOS)中，衬底可为p型且连接到接地(Vss)。在p沟道金属氧化物半导体(PMOS)中，衬底(CMOS工艺中的n井)可为n型且连接到电源(Vdd)。WL带可为连接到(例如)大型存储器的多晶硅栅的金属通孔堆叠。
信号分配线或电路(信号分配胞元)的单元布局胞元形成有对应于子阵列内的有效位胞元的宽度或高度的宽度或高度。因此，信号分配胞元占据具有与有效位胞元的占用面积相同的区域。此允许将虚存储元件放置在信号分配胞元中而不破坏整个子阵列上的图案均匀性，此又防止整个大型阵列上的存储元件的图案不连续性。在此情况下，不需要具有较大虚存储元件的虚位胞元，此可导致总芯片大小减小。
由于MTJ图案均匀性得以在整个子阵列上维持，因此不需要具有大小较大的虚存储元件的虚位胞元。然而，虚位胞元也可放置在子阵列中以用于其它目的，例如提供晶体管哑元。在此情况下，虚位胞元内的虚存储元件必须与有效存储元件相同。
与标准大小存储胞元大小类似或比标准大小存储胞元大的边缘虚胞元可放置在大型阵列的边缘周围以消除边缘处的大负载效应。
本发明的一方面提供一种设备，其包含：存储器阵列中的邻近的大小均匀的位胞元的图案；以及信号分配电路，其经配置以在所述图案中具有与数个所述位胞元的占用面积一致的占用面积。在说明性实施例中，信号分配电路宽度与所述大小均匀的位胞元的宽度的整数倍数一致。所述设备包含在所述信号分配电路占用面积外部的数个有效位胞元。例如磁隧道结等电阻式存储元件例如配置于所述有效位胞元中的每一者中。
根据本发明的方面，所述设备可包含由所述虚位胞元分离的所述有效位胞元的数个子阵列。所述子阵列中的至少一者可由所述信号分配电路围绕。所述信号分配电路耦接到所述数个子阵列的有效位。所述信号分配电路可包含在所述图案的第一维度上延伸的字线带以及在所述图案的第二维度上延伸的至少一个衬底结扣。
根据本发明的另一方面，数个边缘虚胞元在大型存储器阵列的周边周围延伸。所述边缘虚胞元可包含大小均匀的存储元件或大于所述大小均匀的存储元件的存储元件。
根据本发明的包含均匀地间隔开的存储元件的图案的大型存储器阵列可集成到磁性随机存取存储器(MRAM)中。在说明性实施例中，所述存储器阵列可集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统(PCS)单元、便携式数据单元或固定位置数据单元等中。
本发明的另一方面包含一种形成大型存储器阵列的方法。所述方法包含在存储器阵列中形成邻近的大小均匀的位胞元的图案以及形成在图案中的占用面积与数个位胞元的占用面积一致的信号分配电路。在说明性实施例中，信号分配电路经形成以具有与大小均匀的位胞元的宽度的整数倍一致的宽度。
本发明的另一方面包含一种形成大型存储器阵列的方法。所述方法包含以下步骤：在存储器阵列中形成邻近的大小均匀的位胞元的图案；以及形成在图案中的占用面积与数个位胞元的占用面积一致的信号分配电路。
根据本发明的另一方面的设备包含：用于在存储器阵列中形成邻近的大小均匀的位胞元的图案的装置；以及用于形成在图案中的占用面积与数个位胞元的占用面积一致的信号分配电路的装置。
此已相当广泛地概况了本发明的特征和技术优点以便可较好地理解随后的具体实施方式。下文将描述本发明的额外特征和优点。所属领域的技术人员应了解，本发明可易于用作修改或设计用于执行与本发明相同的目的的其它结构的基础。所属领域的技术人员还应认识到，此类等效构造不会脱离如在所附权利要求书中所阐述的本发明的教示。当结合附图进行考虑时，将从以下描述更好地理解据信为本发明的特性的新颖特征(关于其组织和操作方法两者)连同另外的目标和优点。然而，应明确地理解，仅出于说明和描述的目的而提供各图中的每一者，且其不希望作为对本发明的限制范围的界定。
附图说明
为了更全面地理解本发明，现参考结合附图进行的以下描述。
图1为说明常规磁性随机存取存储器(MRAM)的一部分的电路示意图。
图2为展示根据现有技术的大型MRAM存储器阵列的框图。
图3为展示根据本发明的一方面的大型MRAM存储器的框图。
图4为说明根据一个实施例的形成示范性MRAM的方法的流程图。
图5为展示可有利地使用本发明的实施例的示范性无线通信系统的框图。
图6为说明根据一个实施例的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
本发明的方面涉及包含位胞元的均匀图案的大型存储器阵列。参看图3描述根据本发明的一个方面的大型存储器阵列。大型存储器阵列302被划分为数个子阵列304，其各自包含位胞元310的图案。在图3所示的实例中，每一子阵列包含(例如)64×64个位胞元。
为了为例如字线带和衬底结扣等信号分配电路提供空间，在每一子阵列304的周边周围放置数个虚位胞元312。虚位胞元312可包含非功能性位胞元，例如具有未连接到存储器控制电路的MTJ的位胞元。大型存储器阵列302内的子阵列304中的每一者进而由虚位胞元312的区域分离，其中虚位胞元312中的每一者具有与子阵列内的有效位胞元314相同的尺寸。
根据本发明，例如字线带和衬底结扣等信号分配电路306形成有对应于虚位胞元312的宽度或高度的宽度或高度，使得信号分配电路占据与虚位胞元312的区域相同的占用面积。虚位胞元312具有与有效位胞元314相同的均匀大小和图案，因此大型阵列302上的位胞元的均匀图案未被信号分配电路306的放置破坏。在信号分配电路306的任一侧或两侧的子阵列304中的有效存储胞元314可耦接到信号分配电路306。在说明性实施例中，字线带形成在互补金属氧化物半导体(CMOS)裸片的较低金属层(例如，金属-2)上。
本发明的方面调整信号分配电路占用面积(包含MRAM阵列中的衬底结扣和字线带的占用面积)的大小，以适应具有与普通MTJ相同的大小的虚MTJ而不破坏MTJ图案均匀性。通过将字线带的宽度从最小设计宽度增加到约等于一个位胞元的宽度，或整数倍的胞元宽度，具有较大MTJ的虚胞元并非必要的。此与较早MRAM阵列设计相比减小总阵列面积。类似地，衬底结扣的高度可从最小设计宽度增加到等于一个位胞元的高度或整数倍的位胞元高度。此方法使得在整个大存储器阵列(例如，0.25兆位的存储条)上保持MTJ图案均匀性，且可将大型存储器阵列的面积减小约3％。
根据本发明的一方面，可在大型存储器阵列308的周边周围放置具有大的虚MTJ的边缘虚胞元，在所述周边处MTJ图案均匀性破坏。可放置大量边缘虚胞元以确保边缘处的MTJ图案均匀性而不会显著增加总阵列大小。
根据本发明的各方面，信号分配线或电路的单元布局具有为有效位胞元的整数倍的尺寸。这将虚MTJ放置在信号分配电路内部而不会破坏整个子阵列上的存储器图案均匀性。这些虚存储元件具有与有效存储元件相同的大小。
根据本发明的方面，不必将具有大小较大的虚存储元件的虚位胞元放置在每一子阵列中的有效位胞元周围来补偿边缘处的大负载效应。不需要这些虚位胞元，因为图案均匀性得以在整个大存储器阵列上维持。根据本发明从每一子阵列中的有效位胞元周围消除这些大小较大的虚位胞元可导致较小芯片大小。然而，可放置虚位胞元以用于其它目的，例如，用作晶体管哑元。在此情况下，虚位胞元中的虚存储元件具有与有效存储元件相同的尺寸。
而且，大存储器阵列的边缘处的有效存储元件将受大负载效应影响。因此，虚存储元件可仍需要放置在大阵列的边缘处。可放置虚存储元件的多个线而大体上不增加芯片大小。这些虚存储元件的大小可等于或大于有效存储元件的大小。
图4为说明根据本发明的一方面的形成大型存储器的方法400的流程图。方法400包含：在框402处，在存储器阵列中形成邻近的大小均匀的位胞元的图案；以及在框404处，形成在图案中的占用面积与数个位胞元的占用面积一致的信号分配电路。在说明性实施例中，方法400还可包含在框406处形成在存储器阵列的周边周围延伸的数个边缘虚胞元。
图5为展示可有利地使用本发明的实施例的示范性无线通信系统500的框图。为了说明的目的，图5展示三个远程单元520、530和550，以及两个基站540。应认识到，无线通信系统可具有更多的远程单元和基站。远程单元520、530和550包含IC装置525A、525C和525B，其包含所揭示的MRAM。应认识到，其它装置也可包含所揭示的MRAM，例如基站、切换装置和网络设备。图5展示从基站540到远程单元520、530和550的前向链路信号580，和从远程单元520、530和550到基站540的反向链路信号590。
在图5中，远程单元520展示为移动电话，远程单元530展示为便携式计算机，且远程单元550展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、具有GPS能力的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如，仪表读取设备)或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图5说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可适用于包含MRAM的任何装置中。
图6为说明用于半导体组件(例如，如上文揭示的MRAM)的电路、布局和逻辑设计的设计工作站的框图。设计工作站600包含硬盘601，硬盘601含有操作系统软件、支持文件和例如Cadence或OrCAD等设计软件。设计工作站600还包含协助电路610或半导体组件612(例如，具有MRAM的封装好的集成电路)的设计的显示器。提供存储媒体604以用于有形地存储电路设计610或半导体组件612。电路设计610或半导体组件612可按文件格式(例如，GDSII或GERBER)存储在存储媒体604上。存储媒体604可为CD-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站600包含驱动设备603，其用于接受来自存储媒体604的输入或将输出写入到存储媒体604。
记录在存储媒体604上的数据可指定逻辑电路配置、用于光刻掩模的图案数据，或用于串列写入工具(例如，电子束光刻)的掩模图案数据。所述数据可进一步包含例如与逻辑仿真相关联的时序图或网状电路的逻辑验证数据。将数据提供于存储媒体604上通过减少用于设计半导体晶片的步骤的数目来协助电路设计610或半导体组件612的设计。
对于固件和/或软件实施，可用执行本文中描述的功能的模块(例如，程序、函数等等)实施方法。有形地体现指令的任何机器可读媒体可用于实施本文中描述的方法。举例来说，软件代码可存储在存储器中且由处理器单元执行。存储器可实施于处理器单元内部或处理器单元外部。如本文中所使用，术语“存储器”指代任何类型的长期、短期、易失性、非易失性或其它存储器，且不限于任何特定类型的存储器或任何特定数目的存储器，或任何特定类型的其上存储了存储器的媒体。
如果以固件和/或软件实施，那么功能可作为一个或一个以上指令或代码存储在计算机可读媒体上。实例包含编码有数据结构的计算机可读媒体和编码有计算机程序的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例且非限制，这些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体；如本文中所使用，磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘用激光以光学方式再生数据。上述各者的组合也应包含在计算机可读媒体的范围内。
除了存储在计算机可读媒体上以外，指令和/或数据还可作为信号提供在通信设备中所包含的传输媒体上。举例来说，通信设备可包含具有指示指令和数据的信号的收发器。指令和数据经配置以致使一个或一个以上处理器实施权利要求书中概括的功能。
尽管已阐述了特定电路，但所属领域的技术人员应了解，并不需要所有所揭示电路来实践本发明。此外，未描述某些众所周知的电路以保持集中于本发明。
虽然已详细描述本发明和其优点，但应理解，在不脱离如所附权利要求书所界定的本发明的技术的情况下，可对本发明作出各种改变、替代和变更。举例来说，例如“上方”和“下方”等相对术语是相对于衬底或电子装置使用的。当然，如果衬底或电子装置颠倒，那么上方变成下方，且反之亦然。另外，如果侧向地定向，那么上方和下方可指衬底或电子装置的侧面。此外，本申请案的范围既定不限制于说明书中所描述的过程、机器、制造、物质组成、手段、方法及步骤的特定实施例。如所属领域的技术人员将容易从本发明了解到，可根据本发明利用目前现有或稍后将开发的执行与本文中所描述的对应实施例大体上相同的功能或实现与其大体上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定将此些过程、机器、制造、物质组成、手段、方法或步骤包含在其范围内。

Claims (23)

1.一种存储器阵列，其包括：
邻近的大小均匀的位胞元的图案；以及
信号分配电路，其占用具有尺寸的区域，所述尺寸与整数倍的所述大小均匀的位胞元的尺寸一致。
2.根据权利要求1所述的存储器阵列，其中所述邻近的大小均匀的位胞元包括在所述信号分配电路的所述区域的占用面积外部的多个有效位胞元。
3.根据权利要求2所述的存储器阵列，其包括：
电阻式存储元件，其配置于所述有效位胞元中的每一者中。
4.根据权利要求2所述的存储器阵列，其包括：
磁隧道结，其配置于所述有效位胞元中的每一者中。
5.根据权利要求2所述的存储器阵列，其中所述邻近的大小均匀的位胞元包括在所述信号分配电路的所述区域的占用面积内部的多个虚位胞元。
6.根据权利要求2所述的存储器阵列，其中所述信号分配电路耦接到所述有效位胞元。
7.根据权利要求1所述的存储器阵列，其中所述信号分配电路包括：
字线带，其在所述图案的第一维度上延伸。
8.根据权利要求1所述的存储器阵列，其中所述信号分配电路包括：
至少一个衬底结扣，其在所述图案的第二维度上延伸。
9.根据权利要求1所述的存储器阵列，其进一步包括在所述存储器阵列的周边周围延伸的多个边缘虚胞元。
10.根据权利要求9所述的存储器阵列，其中所述边缘虚胞元包括多个所述大小均匀的位胞元。
11.根据权利要求9所述的存储器阵列，其中所述边缘虚胞元包括大于所述大小均匀的位胞元的位胞元。
12.根据权利要求1所述的存储器阵列，其集成到磁性随机存取存储器MRAM中。
13.根据权利要求1所述的存储器阵列，其集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
14.一种方法，其包括：
在存储器阵列中形成邻近的大小均匀的位胞元的图案；以及
在一区域中形成信号分配电路，所述区域具有的尺寸与整数倍的所述大小均匀的位胞元的尺寸一致。
15.根据权利要求14所述的方法，其进一步包括：
形成在所述存储器阵列的周边周围延伸的多个边缘虚胞元。
16.根据权利要求15所述的方法，其包括：
将所述边缘虚胞元形成为多个所述大小均匀的位胞元。
17.根据权利要求15所述的方法，其包括：
将所述边缘虚胞元形成为大于所述大小均匀的位胞元的位胞元。
18.根据权利要求14所述的方法，其包括：
将所述存储器阵列集成到磁性随机存取存储器MRAM中。
19.根据权利要求14所述的方法，其包括：
将所述存储器阵列集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
20.一种方法，其包括以下步骤：
在存储器阵列中形成邻近的大小均匀的位胞元的图案；以及
在一区域中形成信号分配电路，所述区域具有的尺寸与整数倍的所述大小均匀的位胞元的尺寸一致。
21.根据权利要求20所述的方法，其进一步包括以下步骤：
将所述存储器阵列集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
22.一种设备，其包括：
用于存储数据的装置，所述用于存储数据的装置是大小均匀的并且安置在存储器阵列中；以及
用于分配信号的装置，所述用于分配信号的装置占用具有尺寸的区域，所述尺寸与整数倍的大小均匀的所述用于存储数据的装置的尺寸一致。
23.根据权利要求22所述的设备，其集成到以下各项中的至少一者中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
CN201610983547.7A 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局 Active CN106531203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/901,074 2010-10-08
US12/901,074 US8441850B2 (en) 2010-10-08 2010-10-08 Magnetic random access memory (MRAM) layout with uniform pattern
CN201180053077.XA CN103210448B (zh) 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180053077.XA Division CN103210448B (zh) 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局

Publications (2)

Publication Number Publication Date
CN106531203A true CN106531203A (zh) 2017-03-22
CN106531203B CN106531203B (zh) 2019-08-27

Family

ID=44999865

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610983547.7A Active CN106531203B (zh) 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局
CN201180053077.XA Active CN103210448B (zh) 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201180053077.XA Active CN103210448B (zh) 2010-10-08 2011-10-10 具有均匀图案的磁性随机存取存储器(mram)布局

Country Status (7)

Country Link
US (2) US8441850B2 (zh)
EP (1) EP2625689B1 (zh)
JP (2) JP5710771B2 (zh)
KR (1) KR101517765B1 (zh)
CN (2) CN106531203B (zh)
ES (1) ES2496446T3 (zh)
WO (1) WO2012048326A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108875116A (zh) * 2017-05-15 2018-11-23 台湾积体电路制造股份有限公司 胞元放置的方法、计算机系统及非暂时性计算机可读媒体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441850B2 (en) 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
US9286959B2 (en) 2013-11-18 2016-03-15 International Business Machines Corporation Low latency memory access control for non-volatile memories
JP6617394B2 (ja) * 2015-12-18 2019-12-11 ローム株式会社 半導体装置
US10158066B1 (en) 2017-06-07 2018-12-18 Globalfoundries Singapore Pte. Ltd. Two pass MRAM dummy solution
CN109873009B (zh) * 2017-12-01 2023-09-22 上海磁宇信息科技有限公司 一种使用接地哑元的mram芯片
US10930839B2 (en) 2018-06-08 2021-02-23 United Microelectronics Corp. Magnetoresistive random access memory having a ring of magnetic tunneling junction region surrounding an array region
CN110581213B (zh) 2018-06-08 2023-05-12 联华电子股份有限公司 半导体元件
US10685951B1 (en) * 2018-12-10 2020-06-16 Globalfoundries Inc. Wordline strapping for non-volatile memory elements
US11675949B2 (en) 2019-02-21 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Space optimization between SRAM cells and standard cells
US11004491B2 (en) 2019-09-25 2021-05-11 Globalfoundries U.S. Inc. Twisted wordline structures
US11227894B2 (en) 2019-10-30 2022-01-18 Globalfoundries U.S. Inc. Memory cells with vertically overlapping wordlines
US11075247B2 (en) 2019-11-22 2021-07-27 Globalfoundries U.S. Inc. Circuit structure and method for resistive RAM with self aligned contacts in zero-via layer
TWI811517B (zh) 2020-01-16 2023-08-11 聯華電子股份有限公司 磁阻式隨機存取記憶體之佈局圖案
CN114566517A (zh) * 2020-11-27 2022-05-31 联华电子股份有限公司 半导体元件
CN114725155A (zh) * 2021-01-06 2022-07-08 联华电子股份有限公司 半导体元件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235070A1 (en) * 2002-06-25 2003-12-25 Renesas Technology Corp. Thin film magnetic memory device and semiconductor integrated circuit device including the same as one of circuit blocks
CN1585033A (zh) * 2003-08-22 2005-02-23 海力士半导体有限公司 驱动非挥发性动态随机存取存储器的装置以及方法
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
US20050237791A1 (en) * 2004-04-22 2005-10-27 Sony Corporation Solid-state memory device and method for arrangement of solid-state memory cells
CN101009290A (zh) * 2006-01-23 2007-08-01 株式会社东芝 非易失性半导体存储器件
US20070234892A1 (en) * 2005-09-22 2007-10-11 Goldman Stuart O Mobile forced premature detonation of improvised explosive devices via wireless phone signaling
CN101169966A (zh) * 2006-10-24 2008-04-30 松下电器产业株式会社 半导体存储装置
US20080304313A1 (en) * 2007-06-07 2008-12-11 Kabushiki Kaisha Toshiba Semiconductor memory device
CN101416298A (zh) * 2006-03-31 2009-04-22 松下电器产业株式会社 半导体存储器件
US20100118581A1 (en) * 2008-11-13 2010-05-13 Renesas Technology Corp. Magnetic memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188393A (ja) * 1992-12-21 1994-07-08 Toshiba Corp 半導体記憶装置
JPH0831727A (ja) * 1994-07-19 1996-02-02 Mitsubishi Electric Corp 半導体装置の製造方法
JPH1064788A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
JP2944538B2 (ja) * 1996-10-24 1999-09-06 日本電気アイシーマイコンシステム株式会社 半導体記憶回路
GB2340998B (en) * 1998-08-26 2003-07-16 Lsi Logic Corp Optical/electrical inputs for an integrated circuit die
JP2003037249A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 半導体集積回路装置
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US7057914B2 (en) 2002-08-02 2006-06-06 Unity Semiconductor Corporation Cross point memory array with fast access time
KR100543938B1 (ko) * 2003-08-22 2006-01-23 주식회사 하이닉스반도체 불휘발성 다이나믹 랜덤 액세스 메모리 구동 회로 및 방법
JP4609722B2 (ja) 2005-12-09 2011-01-12 セイコーエプソン株式会社 強誘電体記憶装置および電子機器
JP4802040B2 (ja) * 2006-01-23 2011-10-26 株式会社東芝 不揮発性半導体記憶装置
JP2007234892A (ja) * 2006-03-01 2007-09-13 Toshiba Corp 半導体記憶装置
US7508700B2 (en) * 2007-03-15 2009-03-24 Magic Technologies, Inc. Method of magnetic tunneling junction pattern layout for magnetic random access memory
US8203862B2 (en) 2008-10-10 2012-06-19 Seagate Technology Llc Voltage reference generation with selectable dummy regions
US7804706B2 (en) 2008-11-17 2010-09-28 Magic Technologies, Inc. Bottom electrode mask design for ultra-thin interlayer dielectric approach in MRAM device fabrication
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8441850B2 (en) 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235070A1 (en) * 2002-06-25 2003-12-25 Renesas Technology Corp. Thin film magnetic memory device and semiconductor integrated circuit device including the same as one of circuit blocks
CN1585033A (zh) * 2003-08-22 2005-02-23 海力士半导体有限公司 驱动非挥发性动态随机存取存储器的装置以及方法
US20050076320A1 (en) * 2003-10-02 2005-04-07 Kawasaki Microelectronics, Inc. Layout structure of semiconductor integrated circuit and method for forming the same
US20050237791A1 (en) * 2004-04-22 2005-10-27 Sony Corporation Solid-state memory device and method for arrangement of solid-state memory cells
US20070234892A1 (en) * 2005-09-22 2007-10-11 Goldman Stuart O Mobile forced premature detonation of improvised explosive devices via wireless phone signaling
CN101009290A (zh) * 2006-01-23 2007-08-01 株式会社东芝 非易失性半导体存储器件
CN101416298A (zh) * 2006-03-31 2009-04-22 松下电器产业株式会社 半导体存储器件
CN101169966A (zh) * 2006-10-24 2008-04-30 松下电器产业株式会社 半导体存储装置
US20080304313A1 (en) * 2007-06-07 2008-12-11 Kabushiki Kaisha Toshiba Semiconductor memory device
US20100118581A1 (en) * 2008-11-13 2010-05-13 Renesas Technology Corp. Magnetic memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108875116A (zh) * 2017-05-15 2018-11-23 台湾积体电路制造股份有限公司 胞元放置的方法、计算机系统及非暂时性计算机可读媒体
CN108875116B (zh) * 2017-05-15 2022-11-29 台湾积体电路制造股份有限公司 胞元放置的方法、计算机系统及非暂时性计算机可读媒体

Also Published As

Publication number Publication date
US20130235639A1 (en) 2013-09-12
US20120087184A1 (en) 2012-04-12
US8614912B2 (en) 2013-12-24
KR101517765B1 (ko) 2015-05-06
ES2496446T3 (es) 2014-09-19
JP2015149486A (ja) 2015-08-20
CN106531203B (zh) 2019-08-27
EP2625689A1 (en) 2013-08-14
JP6058049B2 (ja) 2017-01-11
CN103210448B (zh) 2016-11-23
JP2013539917A (ja) 2013-10-28
KR20130072256A (ko) 2013-07-01
US8441850B2 (en) 2013-05-14
CN103210448A (zh) 2013-07-17
JP5710771B2 (ja) 2015-04-30
WO2012048326A1 (en) 2012-04-12
EP2625689B1 (en) 2014-07-09

Similar Documents

Publication Publication Date Title
CN106531203B (zh) 具有均匀图案的磁性随机存取存储器(mram)布局
US9966149B2 (en) OTP cell with reversed MTJ connection
US8120126B2 (en) Magnetic tunnel junction device and fabrication
US9165631B2 (en) OTP scheme with multiple magnetic tunnel junction devices in a cell
US8363459B2 (en) Magnetic tunnel junction device and fabrication
US8238143B2 (en) Magnetic tunnel junction device and fabrication
US9304913B2 (en) Mixed memory type hybrid cache
CN104282327A (zh) 降低自旋力矩转移磁阻性随机存取存储器(stt-mram)中的源极负载效应
WO2014043570A1 (en) Mram with write driver shared by data cell and reference cell
WO2014120604A1 (en) Mram self-repair with bist logic
US20120218815A1 (en) Magnetic Random Access Memory (MRAM) Read With Reduced Disburb Failure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant