CN106486364A - 三维晶体管的形成方法 - Google Patents

三维晶体管的形成方法 Download PDF

Info

Publication number
CN106486364A
CN106486364A CN201510526717.4A CN201510526717A CN106486364A CN 106486364 A CN106486364 A CN 106486364A CN 201510526717 A CN201510526717 A CN 201510526717A CN 106486364 A CN106486364 A CN 106486364A
Authority
CN
China
Prior art keywords
active area
isolation structure
opening
width
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510526717.4A
Other languages
English (en)
Other versions
CN106486364B (zh
Inventor
林新元
靳颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510526717.4A priority Critical patent/CN106486364B/zh
Priority to US15/224,140 priority patent/US9799728B2/en
Publication of CN106486364A publication Critical patent/CN106486364A/zh
Priority to US15/707,359 priority patent/US10522619B2/en
Application granted granted Critical
Publication of CN106486364B publication Critical patent/CN106486364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种三维晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成有源区和隔离结构，所述隔离结构位于所述有源区两侧；在所述有源区和所述隔离结构上形成光刻胶层；在所述光刻胶层形成开口，所述开口暴露所述有源区的顶部，并且所述开口还同时暴露所述有源区两侧隔离结构的第一部分顶部，所述第一部分顶部的宽度为第一宽度；以所述光刻胶层为掩模，沿所述开口对被所述开口暴露的所述隔离结构进行湿法刻蚀，直至形成位于所述有源区两侧的凹槽，被所述凹槽暴露的所述有源区作为鳍部。所述形成方法能够简化三维晶体管的制作工艺，降低制作三维晶体管的工艺成本。

Description

三维晶体管的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种三维晶体管的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。随着半导体器件特征尺寸缩小，芯片集成度不断提高。传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流，即所谓的短沟道效应(short-channel effects，SCE)更严重。因此，平面式MOS晶体管渐渐向三维(3D)晶体管器件结构过渡，三维晶体管包括例如鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)。三维晶体管具有许多比传统平面式MOS晶体管更好的特性，除了更低的漏电(抑制短沟道效应)，还有例如更好的驱动能力和抗噪能力等。
现有三维晶体管的形成方法通常需要采用具有更好功能和更好性能的先进仪器设备，相应的先进仪器设备需要进行特别的设计和改进，因此制作成本高昂。
发明内容
本发明解决的问题是提供一种三维晶体管的形成方法，以简化工艺，节约成本。
为解决上述问题，本发明提供一种三维晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成有源区和隔离结构，所述隔离结构位于所述有源区两侧；
在所述有源区和所述隔离结构上形成光刻胶层；
在所述光刻胶层形成开口，所述开口暴露所述有源区的顶部，并且所述开口还同时暴露所述有源区两侧隔离结构的第一部分顶部，所述第一部分顶部的宽度为第一宽度；
以所述光刻胶层为掩模，沿所述开口对被所述开口暴露的所述隔离结构进行湿法刻蚀，直至形成位于所述有源区两侧的凹槽，被所述凹槽暴露的所述有源区作为鳍部。
可选的，所述有源区顶部的宽度为0.187μm～1.1μm，所述有源区两侧侧壁的倾斜角度为85°～90°，所述隔离结构顶部的宽度为0.2μm～0.4μm。
可选的，所述第一宽度为0.18μm～0.36μm。
可选的，所述凹槽的深度为
可选的，所述光刻胶层的烘烤温度为100℃～120℃。
可选的，所述光刻胶层的厚度为
为解决上述问题，本发明还提供了另外一种三维晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成有源区和隔离结构，所述隔离结构位于所述有源区两侧；
在所述有源区和所述隔离结构上形成第一光刻胶层；
在所述第一光刻胶层形成第一开口，所述第一开口暴露所述有源区两侧隔离结构的第一部分顶部；
以所述第一光刻胶层为掩模，沿所述第一开口对被所述第一开口暴露的所述隔离结构进行干法刻蚀，直至形成位于所述隔离结构中的第一凹槽，残留于所述第一凹槽和所述有源区之间的所述隔离结构为残余结构；
去除所述第一光刻胶层；
在所述有源区和所述隔离结构上形成第二光刻胶层，所述第二光刻胶层填充满所述第一凹槽；
在所述第二光刻胶层形成第二开口，所述第二开口暴露所述有源区的顶部和所述残余结构顶部，并且所述第二开口还同时暴露所述第一凹槽的部分区域；
以所述第二光刻胶层为掩模，沿所述第二开口对被所述第二开口暴露的所述隔离结构进行湿法刻蚀，直至形成位于所述有源区两侧的第二凹槽，被所述第二凹槽暴露的所述有源区作为鳍部。
可选的，所述有源区顶部的宽度为0.187μm～1.1μm，所述有源区两侧侧壁的倾斜角度为85°～90°，所述隔离结构顶部的宽度为0.2μm～0.4μm。
可选的，所述第一光刻胶层的厚度为
可选的，所述第一开口的宽度比所述隔离结构顶部的宽度小0.4μm～0.8μm。
可选的，所述残余结构顶部的宽度为0.02μm以上。
可选的，所述第一凹槽的深度为所述第二凹槽深度的40％以上。
可选的，所述第二光刻胶层的厚度为
可选的，所述第二开口的宽度为0.507μm～1.828μm。
可选的，所述第二凹槽的深度为
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过光刻胶层和相应的湿法刻蚀，或者通过第一光刻胶层、第二光刻胶层、湿法刻蚀和干法刻蚀的配合，制作相应的三维晶体管，不需要采用先进设备和先进工艺，不需要使用硬掩膜等结构，从而简化了工艺方法，降低了工艺成本。
附图说明
图1至图3是本发明一实施例提供的三维晶体管的形成方法各步骤对应结构示意图；
图4至图9是本发明另一实施例提供的三维晶体管的形成方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述，现有三维晶体管的形成方法通常需要采用先进仪器设备，制作成本高昂，并且制作工艺复杂。
为此，本发明提供一种新的三维晶体管的形成方法，所述方法通过对较大工艺节点的工艺方法进行改进，对较大工艺节点所用设备中工艺条件参数进行调整，对较大工艺节点制作结构尺寸进行调整，制作三维晶体管。整个方法不必用到较小工艺节点的工艺方法和相应的先进设备，同时，不需要使用硬掩膜等结构，简化了工艺方法，降低了工艺成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明一实施例提供一种三维晶体管的形成方法，请结合参考图1至图3。
请参考图1，提供半导体衬底(未标注)，在所述半导体衬底上形成有源区110和隔离结构120，隔离结构120位于有源区110两侧。
本实施例中，所述半导体衬底为硅衬底。其它实施例中，所述半导体衬底可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层衬底结构，或绝缘体上硅衬底，也可以是本领域技术人员公知的其他半导体材料的衬底。
本实施例中，隔离结构120可以为浅沟槽隔离结构(shallow trenchisolation，STI)，有源区110及其两侧浅沟槽隔离结构的形成方法可以为：先通过干法刻蚀在所述半导体衬底上形成浅沟槽(未示出)；然后填充所述浅沟槽，可以采用高纵深比工艺(High aspect ratio process，HARP)填充所述浅沟槽，也可以采用高密度等离子体(high density plasma，HDP)化学气相淀积(Chemical Vapor Deposition，CVD)工艺填充所述浅沟槽；之后进行平坦化，可以采用化学机械研磨(Chemical Mechanical polishing，CMP)工艺进行所述平坦化。平坦化后即形成相应的浅沟槽隔离结构，所述半导体衬底上其它区域被所述浅沟槽隔离结构限定为相应的有源区110，如图1所示。
需要说明的是，本实施例中的隔离结构通常不采用场氧化工艺制作。因为场氧化工艺一般用于工艺节点大于等于0.35μm的制程，对应的有源区宽度比较大，沟道的面积已经足够大，不需要采用三维沟道结构来增大沟道的面积。
本实施例中，有源区110顶部的宽度W1可以为0.187μm～1.1μm。本实施例的方法适用于工艺节点相对较小，但又不是特别小的制程。例如适用于工艺节点在0.18μm或者0.13μm的制程。此时，在有源区110设计过程中，有源区110顶部的宽度W1最小值通常设计为0.22μm。在将有源区110实际制作在所述半导体衬底上时，允许有一定比例的收缩，最大收缩比例可以达到85％。因此，实际制作有源区110时，可以将有源区110顶部的宽度W1最小值限缩至0.187μm。有源区110顶部的宽度W1最大值来自于设计综合考量，当有源区110顶部的宽度W1大于1.1μm时，继续增大顶部的宽度W1对于器件增益无意。因此，本实施例将有源区110顶部的宽度W1最大值控制在1.1μm以下。
本实施例中，有源区110两侧侧壁的倾斜角度(未标注)可以为85°～90°。有源区110两侧侧壁需要保证有较大的倾斜角度，即上述形成浅沟槽隔离结构过程中，浅沟槽的侧壁需要较为陡直，从而保证浅沟槽的深宽比较为理想，进而保证所述浅沟槽隔离结构达到相应的绝缘作用。
本实施例中，隔离结构120顶部的宽度W2可以为0.2μm～0.4μm。由于本实施例需要在两个隔离结构120之间制作鳍部，为了避免制作出来的鳍部与旁边的有源区110之间有漏电问题，需要保证隔离结构120顶部的宽度W2在0.2μm以上。同时，考虑到后续形成完整的晶体管时，需要用栅极材料填充形成在隔离结构120的凹槽121(请参考图2)，而如果隔离结构120顶部的宽度W2太大，后续需要填充的凹槽121越大，容易出现凹槽121填充不满的情况，因此，设置隔离结构120顶部的宽度W2在0.4μm以下。
请继续参考图1，在有源区110和隔离结构120上形成光刻胶层130。
现有方法在形成鳍部的过程中，通常采用普通光刻胶，并且通常还需要配合使用一层硬掩膜层。其中，普通光刻胶的烘烤温度小于100℃。也就是说，普通光刻胶不可以在100℃以上的高温下进行烘烤，否则会因为失去大量水分导致产生扭曲和变形。然而，由于普通光刻胶采用的烘烤温度低，普通光刻胶形成的光刻胶层结构硬度较小。而本实施例中，采用烘烤温度为100℃～120℃的光刻胶来制作光刻胶层130，即本实施例采用能够在100℃～120℃的高温下进行烘烤的光刻胶，来形成一种硬度较大的光刻胶层结构。经过100℃～120℃的高温烘烤后，得到硬度较大的光刻胶层结构，并且此光刻胶层的抗酸性和粘合性都比较好，因此，光刻胶层130可以保证在后续湿法刻蚀过程中，相应的开口131侧壁不会发生翘起，从而保证所设计的图案能正确的转移到隔离结构120上。
请继续参考图1，本实施例中，光刻胶层130的厚度T1为光刻胶层130的厚度T1调整需要按照所使用的机台类型、光刻胶材料类型、后续形成的开口尺寸，以及后续所形成的凹槽121(请参考图2)的深度决定。本实施例综合考虑上述因素，控制光刻胶层130的厚度T1在例如，当制程窗口最小的条件0.367μm，后续要形成在隔离结构120中的凹槽121深度为时，可以选择光刻胶层130的厚度T1为
请继续参考图1，在光刻胶层130形成开口131，开口131暴露有源区110的顶部，并且开口131还同时暴露有源区110两侧隔离结构120的第一部分顶部(未标注)，所述第一部分顶部的宽度为第一宽度W3。
本实施例中，在光刻胶层130形成开口131的过程为曝光和显影工艺，在此不再赘述。
本实施例中，开口131的宽度W4首先需要大于有源区110顶部的宽度W1。具体开口131的宽度W4可以为：有源区110顶部宽度以及两侧隔离结构120顶部宽度的总和减去后续所形成的凹槽121深度。但开口131的宽度W4更加直观的可以表述为：有源区110顶部的宽度W1以及两个第一宽度W3的总和。
第一宽度W3可以为0.18μm～0.36μm。第一宽度W3是本实施例中的一个重要因素，后续形成的凹槽121的宽度和深度与第一宽度W3直接相关。因此，需要对第一宽度W3进行精确控制。第一宽度W3的大小与有源区110顶部的宽度和隔离结构120顶部宽度有关，同时，第一宽度W3直接影响后续所形成的凹槽121的宽度。由于后续的凹槽121采用湿法刻蚀方法进行，而湿法刻蚀方法是各向同性刻蚀，因此，第一宽度W3越大，在相同刻蚀时间内，后续所形成的凹槽121的深度和宽度都会增大。由上述分析可知，确定了第一宽度W3开口131的宽度W4也就相应确定。
本实施例中，由图1可以直观得到，第一宽度W3为第一差值的一半，所述第一差值等于开口131的宽度W4减去有源区110顶部的宽度W1。当第一宽度W3最小时，考虑到有源区110顶部的宽度W1最小为0.187μm，可根据公式计算：0.2+0.2-0.22＝0.18μm，其中0.2μm代表开口131一侧可能发生的最大偏移尺寸，0.22μm代表后续形成的凹槽121的深度大小。根据所述公式能够保证开口131必定同时暴露有源区110的顶部，并且暴露有源区110两侧隔离结构120的第一部分顶部，同时保证后续沿开口131刻蚀隔离结构120所形成的凹槽121满足相应要求。当开口131的宽度W4最大时，对应的有源区110顶部的宽度为1.1μm，此时第一宽度W3可以为0.36μm。
出于上述各方面原因，将第一宽度W3控制在0.18μm～0.36μm。第一方面，防止因为开口131位置的对准偏移而导致后续湿法刻蚀方法难以进行，第二方面，防止第一宽度W3太小而造成所形成的凹槽121深宽比太大，导致难以对凹槽121进行填充，第三方面，防止开口131的宽度W4太大导致后续形成的凹槽121太大，进而导致后续无法采用栅极材料对凹槽121进行良好填充。
请参考图2，以光刻胶层130为掩模，沿开口131对被开口131暴露的隔离结构120进行湿法刻蚀，直至形成位于有源区110两侧的凹槽121，被凹槽121暴露的有源区110作为鳍部111，由于鳍部111为有源区110的其中一部分，本实施例中，在图2和图3中以点划线将有源区110和鳍部111分开，以作区别显示。
请继续参考图2，由于上述过程已经通过对第一宽度W3的控制，使开口131的宽度W4(请参考图1)达到相适宜的大小，因此，在沿开口131对被开口131暴露的隔离结构120进行湿法刻蚀后，能够使凹槽121的深度D1控制在所需要范围内，并且保证凹槽121的宽度也满足所需要求。本实施例中，凹槽121的深度D1可以控制为
需要说明的是，凹槽121的深度D1同时等于所形成鳍部111的高度。
本实施例中，可以采用BOE溶液进行所述湿法刻蚀，BOE溶液为浓度比为1:6的HF和NH4F的混合溶液。其它实施例中，也可以采用刻蚀速率较慢的HF溶液进行所述湿法刻蚀。
请参考图3，去除光刻胶层130，并在鳍部111表面形成栅介质层(未示出)，再采用栅极材料填充凹槽121(请参考图2)并覆盖所述栅介质层，以形成栅极140，从而形成完整的晶体管。其中，所述栅极材料可以为多晶硅。
需要特别说明的是，在本实施例所提供的所述半导体衬底上，除了制作有上述非平面形晶体管外，其它区域中可以制作有平面形晶体管。也就是说，本实施例所提供的方法可以运用在这种芯片中：芯片中仅部分晶体管制作为非平面结构，而其它大多数晶体管制作为平面形结构。这种情况下，采用本实施例所提供的方法，可以采用制作平面形结构的晶体管的设备来制作非平面形结构的晶体管，并且不需要任何额外的先进设备和先进工艺，从而简化了工艺方法，降低了工艺成本。
本实施例所提供的三维晶体管的形成方法中，通过对较大工艺节点的工艺方法进行改进，对较大工艺节点所用设备中工艺条件参数进行调整，对较大工艺节点制作结构尺寸进行调整，即可以制作三维晶体管，整个方法不必用到较小工艺节点的工艺方法和相应的先进设备，同时，不需要使用硬掩膜等结构，简化了工艺方法，降低了工艺成本。
本发明另一实施例提供了另一种三维晶体管的形成方法，请结合参考图4至图9。
请参考图4，提供半导体衬底(未标注)，在所述半导体衬底上形成有源区210和隔离结构220，隔离结构220位于有源区210两侧。
本实施例中，所述半导体衬底为硅衬底。其它实施例中，所述半导体衬底可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层衬底结构，或绝缘体上硅衬底，也可以是本领域技术人员公知的其他半导体材料的衬底。
本实施例中，隔离结构220可以具体为浅沟槽隔离结构，有源区210及其两侧浅沟槽隔离结构的形成方法可参考前述实施例相应内容。所述半导体衬底上其它区域被所述浅沟槽隔离结构限定成相应的有源区210，如图4所示。
需要说明的是，本实施例中的隔离结构通常不采用场氧化工艺制作，其原因可参考前述实施例相应内容。
本实施例中，有源区210顶部的宽度W5可以为0.187μm～1.1μm，其原因可参考前述实施例相应内容。
本实施例中，有源区210两侧侧壁的倾斜角度(未标注)可以为85°～90°，其原因可参考前述实施例相应内容。
本实施例中，隔离结构220顶部的宽度W6可以为0.2μm～0.4μm，其原因可参考前述实施例相应内容。
请继续参考图4，在有源区210和隔离结构220上形成第一光刻胶层230。
请继续参考图4，第一光刻胶层230的厚度T2可以为与前述实施例不同的，本实施例采用的第一光刻胶层230可以采用普通光刻胶材料制作。这是因为，本实施例后续要进行的湿法刻蚀的时间较第一种方案缩短近一倍，所以对第一光刻胶层230的粘合性和耐酸性要求比第一实施例小很多。所以本实施例可以使用普通光刻胶制作第一光刻胶层230，即第一光刻胶层230的烘烤温度可以小于100℃。第一光刻胶层230的厚度T2还需要考虑制作时所使用机台类型，后续形成的第一开口231的位置偏差，以及后续形成的第一凹槽221(请参考图5)的深度。例如，当后续第一开口231的位置最大偏差在0.2μm，并且第一凹槽的深度为时，可以选择第一光刻胶层230的厚度T2为而当隔离结构220的顶部宽度最大为0.4μm，并且形成最浅的第一凹槽时，第一光刻胶层230的厚度T2可以达到最小值，最小值为
请继续参考图4，在第一光刻胶层230形成第一开口231，第一开口231暴露有源区210两侧隔离结构220的第一部分顶部。
请继续参考图4，设置第一开口231的宽度W7比隔离结构220的顶部宽度W5小0.04μm～0.08μm。前面已经提到，有源区210两侧侧壁的倾斜角度为85°～90°，为了保证后续形成的第一凹槽221的深度满足相应要求，并且防止干法刻蚀损伤有源区210，同时考虑黄光制程能够达到的极限，并考虑隔离结构220顶部宽度为0.2μm～0.4μm，将第一开口231的宽度W7设置为比隔离结构220的顶部宽度W6小0.04μm～0.08μm。
请参考图5，以第一光刻胶层230为掩模，沿第一开口231对被第一开口231暴露的隔离结构220进行干法刻蚀，直至形成位于隔离结构220中的第一凹槽221，残留于第一凹槽221和有源区210之间的隔离结构220为残余结构222。图5中，将剩余隔离结构220中属于残余结构222的部分用虚线框包围表示。
本实施例中，所述干法刻蚀可以使用C4F8作为主刻蚀气体，也可以CHF3作为主刻蚀气体，还可以以其它适合气体作为主刻蚀气体。其它实施例中，可以通过调整气体的种类、比例和偏压功率等方面的调节，以对干法刻蚀进行控制。
本实施例中，残余结构222顶部的宽度W8为0.02μm以上。残余结构222顶部的宽度W8是本实施例的一个控制难点，只有残余结构222的存在，并且残余结构222顶部的宽度W8达到相应的尺寸，才能够保证后续步骤的顺利进行。其中，考虑到当隔离结构220的顶部宽度为最小值0.20μm，且后续第一凹槽221的深度为最大值时，有源区210两侧侧壁的倾斜角度为85°，根据三角函数关系可知，此时残余结构222顶部的宽度为 而残余结构222顶部的宽度W8需要大于此时的宽度，即残余结构222顶部的宽度W8需要大于0.02μm。
请参考图6，去除第一光刻胶层230。去除第一光刻胶层230的方法可以先采用灰化，再采用溶液清洗。
请继续参考图6，本实施例中，第一凹槽221的深度D2为最终所要形成的第二凹槽223(请参考图8)深度D3的40％以上，从而节省后续湿法刻蚀的刻蚀时间，并且，保证第一凹槽221具有提高第二凹槽223深宽比的作用。
请参考图7，在有源区210和隔离结构220上形成第二光刻胶层240，第二光刻胶层240填充满第一凹槽221，并在第二光刻胶层240形成第二开口241，第二开口241暴露有源区210的顶部和残余结构222顶部，并且第二开口241同时暴露第一凹槽221的部分区域。
请继续参考图7，第二光刻胶层240的厚度T3为第二光刻胶层240的厚度T3调整需要按照所使用的机台类型、光刻胶材料类型、第二开口241宽度，以及后续所要形成的第二凹槽223(请参考图8)的深度D3决定。
请继续参考图7，第二开口241的宽度W9可以为0.507μm～1.828μm。第二开口241的宽度W9即需要保证残余结构222的顶部和有源区的顶部被完全暴露，同时被第二光刻胶240填充的第一凹槽221至少部分被重新暴露。
请参考图8，以第二光刻胶层240为掩模，沿第二开口241对被第二开口241暴露的隔离结构220进行湿法刻蚀，直至形成位于有源区210两侧的第二凹槽223，被第二凹槽223暴露的有源区210作为鳍部211，在图8和图9中以点划线将有源区210和鳍部211分开，以作区别显示。
本实施例中，同样可以采用BOE溶液进行所述湿法刻蚀。其它实施例中，也可以采用刻蚀速率较慢的HF溶液进行所述湿法刻蚀。
本实施例中，湿法刻蚀需要保证把位于有源区210侧壁的残余结构222全部去除，并且通常还会有100％的过刻蚀量。因此，在所述湿法刻蚀后，得到的第二凹槽223的深度比第一凹槽221的深度大，得到的第二凹槽223的宽度比第一凹槽221的宽度大，最终第二凹槽223的深度可以为
需要说明的是，第二凹槽223的深度D3同时等于所形成鳍部211的高度。
请参考图9，去除第二光刻胶层240，并在鳍部211表面形成栅介质层(未示出)，再采用栅极材料填充第二凹槽223，并且所述栅极材料覆盖所述栅介质层，成为栅极250，从而形成完整的晶体管。其中，所述栅极材料可以为多晶硅。
需要特别说明的是，在本实施例所提供的所述半导体衬底上，除了制作有上述非平面形晶体管外，其它区域中可以制作有平面形晶体管。也就是说，本实施例所提供的方法可以运用在这种芯片中：芯片中仅部分晶体管制作为非平面结构，其它大多数晶体管制作为平面形结构。这种情况下，采用本实施例所提供的方法，可以采用制作平面形结构的晶体管的设备来制作非平面形结构的晶体管，并且不需要任何额外的先进设备和先进工艺，从而简化了工艺方法，降低了工艺成本。
本实施例所提供的三维晶体管的形成方法中，通过对较大工艺节点的工艺方法进行改进，对较大工艺节点所用设备中工艺条件参数进行调整，对较大工艺节点制作结构尺寸进行调整，即可以制作三维晶体管，整个方法不必用到较小工艺节点的工艺方法和相应的先进设备，同时，不需要使用硬掩膜等结构，简化了工艺方法，降低了工艺成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和内，均可作各种更动与修改，因此本发明的保护应当以权利要求所限定的为准。

Claims (15)

1.一种三维晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成有源区和隔离结构，所述隔离结构位于所述有源区两侧；
在所述有源区和所述隔离结构上形成光刻胶层；
在所述光刻胶层形成开口，所述开口暴露所述有源区的顶部，并且所述开口还同时暴露所述有源区两侧隔离结构的第一部分顶部，所述第一部分顶部的宽度为第一宽度；
以所述光刻胶层为掩模，沿所述开口对被所述开口暴露的所述隔离结构进行湿法刻蚀，直至形成位于所述有源区两侧的凹槽，被所述凹槽暴露的所述有源区作为鳍部。
2.如权利要求1所述的三维晶体管的形成方法，其特征在于，所述有源区顶部的宽度为0.187μm～1.1μm，所述有源区两侧侧壁的倾斜角度为85°～90°，所述隔离结构顶部的宽度为0.2μm～0.4μm。
3.如权利要求1所述的三维晶体管的形成方法，其特征在于，所述第一宽度为0.18μm～0.36μm。
4.如权利要求1所述的三维晶体管的形成方法，其特征在于，所述凹槽的深度为
5.如权利要求1所述的三维晶体管的形成方法，其特征在于，所述光刻胶层的烘烤温度为100℃～120℃。
6.如权利要求1所述的三维晶体管的形成方法，其特征在于，所述光刻胶层的厚度为
7.一种三维晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成有源区和隔离结构，所述隔离结构位于所述有源区两侧；
在所述有源区和所述隔离结构上形成第一光刻胶层；
在所述第一光刻胶层形成第一开口，所述第一开口暴露所述有源区两侧隔离结构的第一部分顶部；
以所述第一光刻胶层为掩模，沿所述第一开口对被所述第一开口暴露的所述隔离结构进行干法刻蚀，直至形成位于所述隔离结构中的第一凹槽，残留于所述第一凹槽和所述有源区之间的所述隔离结构为残余结构；
去除所述第一光刻胶层；
在所述有源区和所述隔离结构上形成第二光刻胶层，所述第二光刻胶层填充满所述第一凹槽；
在所述第二光刻胶层形成第二开口，所述第二开口暴露所述有源区的顶部和所述残余结构顶部，并且所述第二开口还同时暴露所述第一凹槽的部分区域；
以所述第二光刻胶层为掩模，沿所述第二开口对被所述第二开口暴露的所述隔离结构进行湿法刻蚀，直至形成位于所述有源区两侧的第二凹槽，被所述第二凹槽暴露的所述有源区作为鳍部。
8.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述有源区顶部的宽度为0.187μm～1.1μm，所述有源区两侧侧壁的倾斜角度为85°～90°，所述隔离结构顶部的宽度为0.2μm～0.4μm。
9.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第一光刻胶层的厚度为
10.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第一开口的宽度比所述隔离结构顶部的宽度小0.4μm～0.8μm。
11.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述残余结构顶部的宽度为0.02μm以上。
12.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第一凹槽的深度为所述第二凹槽深度的40％以上。
13.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第二光刻胶层的厚度为
14.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第二开口的宽度为0.507μm～1.828μm。
15.如权利要求7所述的三维晶体管的形成方法，其特征在于，所述第二凹槽的深度为
CN201510526717.4A 2015-08-25 2015-08-25 三维晶体管的形成方法 Active CN106486364B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510526717.4A CN106486364B (zh) 2015-08-25 2015-08-25 三维晶体管的形成方法
US15/224,140 US9799728B2 (en) 2015-08-25 2016-07-29 Three-dimensional transistor and fabrication method thereof
US15/707,359 US10522619B2 (en) 2015-08-25 2017-09-18 Three-dimensional transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510526717.4A CN106486364B (zh) 2015-08-25 2015-08-25 三维晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106486364A true CN106486364A (zh) 2017-03-08
CN106486364B CN106486364B (zh) 2019-11-01

Family

ID=58104350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510526717.4A Active CN106486364B (zh) 2015-08-25 2015-08-25 三维晶体管的形成方法

Country Status (2)

Country Link
US (2) US9799728B2 (zh)
CN (1) CN106486364B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034010A (zh) * 2018-01-11 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113437015A (zh) * 2021-06-21 2021-09-24 长江存储科技有限责任公司 半导体器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812112A (zh) * 2004-10-20 2006-08-02 三星电子株式会社 具有非平面晶体管的固态图像传感器设备及其制造方法
US20070066018A1 (en) * 2003-02-19 2007-03-22 Samsung Electronics Co., Ltd. Methods of fabricating vertical channel field effect transistors having insulating layers thereon
KR100806610B1 (ko) * 2007-03-13 2008-02-25 주식회사 하이닉스반도체 반도체 집적회로장치의 제조 방법
US20160020318A1 (en) * 2013-05-30 2016-01-21 Sung-min Kim Semiconductor Device and Method for Fabricating the Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
KR100772114B1 (ko) * 2006-09-29 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8609480B2 (en) * 2011-12-21 2013-12-17 Globalfoundries Inc. Methods of forming isolation structures on FinFET semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070066018A1 (en) * 2003-02-19 2007-03-22 Samsung Electronics Co., Ltd. Methods of fabricating vertical channel field effect transistors having insulating layers thereon
CN1812112A (zh) * 2004-10-20 2006-08-02 三星电子株式会社 具有非平面晶体管的固态图像传感器设备及其制造方法
KR100806610B1 (ko) * 2007-03-13 2008-02-25 주식회사 하이닉스반도체 반도체 집적회로장치의 제조 방법
US20160020318A1 (en) * 2013-05-30 2016-01-21 Sung-min Kim Semiconductor Device and Method for Fabricating the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034010A (zh) * 2018-01-11 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113437015A (zh) * 2021-06-21 2021-09-24 长江存储科技有限责任公司 半导体器件的制作方法

Also Published As

Publication number Publication date
CN106486364B (zh) 2019-11-01
US20170062560A1 (en) 2017-03-02
US10522619B2 (en) 2019-12-31
US9799728B2 (en) 2017-10-24
US20180006112A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
US11469144B2 (en) Semiconductor arrangement with fin features having different heights
TWI588879B (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI524466B (zh) 半導體結構與其形成方法
JP2011514677A (ja) 空洞画定ゲートを有するデバイスおよびその製造方法
US9105746B2 (en) Method for manufacturing a field effect transistor of a non-planar type
US20160027684A1 (en) Semiconductor structure and manufacturing method thereof
CN104332410B (zh) 一种鳍式场效应晶体管的制造方法
CN106158628A (zh) 半导体结构及其制作工艺
US12080589B2 (en) Formation method of semiconductor structure
CN107492521A (zh) 半导体结构及形成方法
CN105144389A (zh) 具有背栅的finFET
US7667266B2 (en) Semiconductor device including active pattern with channel recess, and method of fabricating the same
KR100680429B1 (ko) 반도체 소자의 제조 방법
JP2011216651A (ja) 半導体装置の製造方法
CN106486364A (zh) 三维晶体管的形成方法
US10978335B2 (en) Method for producing a gate cut structure on an array of semiconductor fins
KR101110736B1 (ko) 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법
TWI703732B (zh) 一種製作半導體元件的方法
CN103474353B (zh) 一种鳍片和sti结构制作方法
TWI767143B (zh) 高電壓電晶體結構及其製造方法
CN108630549A (zh) 半导体器件及其形成方法
CN108630544A (zh) 半导体元件及其制作方法
KR100972904B1 (ko) 반도체 소자의 형성 방법
TWI518792B (zh) 半導體製程
US6541342B2 (en) Method for fabricating element isolating film of semiconductor device, and structure of the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant