CN106486151B - 采用分级字线方案的半导体器件 - Google Patents

Abstract

一种半导体器件包括：第一存储单元区和第二存储单元区，被设置为沿第一方向彼此相邻，且适用于共享子字线驱动信号；以及第一子字线驱动单元，设置在穿越区域中，所述穿越区域沿斜线方向设置在第一存储单元区与第二存储单元区之间。第一子字线驱动单元包括用于驱动第一存储单元区的第一子字线驱动器、用于驱动第二存储单元区的第二子字线驱动器以及沿第一方向延伸的用于传输子字线驱动信号的互连。

Description

采用分级字线方案的半导体器件

相关申请的交叉引用

本申请要求2015年9月2日提交给韩国知识产权局的申请号为10-2015-0124192的韩国申请的优先权，其通过引用整体合并于此。

技术领域

各种实施例总体涉及一种半导体器件设计，更具体地，涉及一种包括在半导体器件中的子字线驱动单元的布局。

背景技术

半导体存储器件包括以二维结构或三维结构布置的多个存储单元。字线和位线被驱动以将数据储存至存储单元或从存储单元读取数据。由于每个存储单元连接至字线以及与该字线交叉的位线，因此可以通过驱动对应的字线和对应的位线来选择特定的存储单元。

字线可以根据包括主字线和子字线的分级方案(hierarchical scheme)来配置。例如，由于四个子字线或八个子字线对应于一个主字线，因此当特定字线被驱动时，对应的主字线和对应的子字线二者都被驱动。

发明内容

各种实施例针对一种半导体器件，在该半导体器件中，允许多个存储单元单位之中布置的子字线驱动单元的配置彼此相同。

各种实施例针对一种半导体器件，在该半导体器件中，布置在两个相邻存储单元单位之间的子字线驱动单元被配置为彼此对称。

在一个实施例中，一种半导体器件包括：第一存储单元区和第二存储单元区，被设置为沿第一方向彼此相邻，且适用于共享子字线驱动信号；以及第一子字线驱动单元，设置在穿越区域中，所述穿越区域沿斜线方向设置在第一存储单元区与第二存储单元区之间，其中，第一子字线驱动单元包括用于驱动第一存储单元区的第一子字线驱动器、用于驱动第二存储单元区的第二子字线驱动器以及沿第一方向延伸的用于传输子字线驱动信号的互连。

利用根据实施例的半导体器件，允许由存储单元单位共享的子字线驱动单元的布局彼此对称，使得工艺难度和图案化故障可以最小化。

利用根据实施例的半导体器件，简化了整个图案，使得设计复杂度可以最小化。结果，可以缩短半导体器件的总体设计所需的时间。

附图说明

图1是图示根据实施例的半导体器件的布局的平面图。

图2A是图示在与图1的单位区域相对应的布局中部分地省略以曲折方式布置的存储区块和子字线驱动单元的情况的平面图。

图2B是图示根据实施例的在子字线驱动信号被实际激活之后直到子字线被激活所需的时间(“A”)的示图。

图3A是图示关于图1的单位区域的对称图案的示图，以及图3B是图示图3A的布局中的存储区块与子字线驱动单元之间的距离的示图。

图4是图示根据另一个实施例的半导体器件的布局的平面图。

具体实施方式

以下参照附图更详细地描述各种实施例。这些实施例被提供使得本公开对于本发明所属领域技术人员来说是彻底和完整的。注意的是，描述的实施例仅是本发明的示例，而非意在限制本发明的范围。

本文中使用的术语仅用于描述特定实施例的目的，而非意在对发明构思进行限制。如本文中所用，除非上下文明确另外表示，否则单数形式“一个”(“a”、“an”)和“该”也意在包括复数形式。还将理解的是，当在本说明书中使用术语“包含”、“包含有”、“包括”和/或“包括有”时，表示存在所陈述的特征，但不排除存在或添加一个或更多个其他特征。如在本文中所用，术语“和/或”表示相关列出项目中的一个或更多个的任意组合或所有组合。

在下文中，以下将参照附图来描述本发明的各种实施例。

图1是图示根据本发明的实施例的半导体器件的布局的平面图。

半导体器件10可以包括存储单元阵列。每个存储单元阵列包括多个存储单元。存储单元可以被分组为存储单元区(在下文中，被称为存储区块MAT)。随着半导体器件10的集成度变高，所包括的字线的长度(或负荷)增大，从而已经采用分级字线方案以减小字线驱动的延迟。在分级字线方案中，字线可以被划分为主字线和子字线。

由于字线被划分为主字线和子字线，因此可以分开要求主字线驱动器和子字线驱动器。

参照图1，半导体器件10可以包括多个存储区块MAT0至MAT5、多个子字线驱动单元SWD0_e、SWD0_o、SWD1_o和SWD1_e以及多个感测放大器单元SA0至SA2。

根据实施例，在子字线驱动器的布局中，感测放大器单元SA0至SA2中的每个可以布置在沿第二方向Y相邻的存储区块之间，例如，感测放大器单元SA0至SA2可以分别布置在区块MAT0与MAT1之间、区块MAT2与MAT3之间以及区块MAT4与MAT5之间。

子字线驱动单元SWD0_e和SWD0_o可以布置在沿第一方向X相邻的感测放大器单元之间，例如，子字线驱动单元SWD0_e可以布置在感测放大器单元SA0与SA1之间，以及子字线驱动单元SWD0_o可以布置在感测放大器单元SA1与SA2之间。换句话说，子字线驱动单元SWD0_e和SWD0_o可以关于沿第二方向Y彼此相邻的存储区块MAT0和MAT1、MAT2和MAT3以及MAT4和MAT5以曲折方式(zigzag manner)来布置。第一方向X与第二方向Y彼此不同并且可以彼此垂直。

第一偶数子字线驱动单元SWD0_e布置在沿第一方向X彼此相邻的第一感测放大器单元SA0与第二感测放大器单元SA1之间，且关于沿第二方向Y彼此相邻的第一存储区块MAT0和第二存储区块MAT1以曲折方式来布置。

第一偶数子字线驱动单元SWD0_e可以包括第一子字线驱动器SWDE0_0、第三子字线驱动器SWDE0_2、第五子字线驱动器SWDE0_4以及第七子字线驱动器SWDE0_6。

被提供给第一偶数子字线驱动单元SWD0_e的多个偶数子字线驱动信号FX0、FX2、FX4和FX6可以由第一存储区块MAT0、第二存储区块MAT1、第三存储区块MAT2和第四存储区块MAT3来共享。换句话说，包括在第一存储区块MAT0、第二存储区块MAT1、第三存储区块MAT2和第四存储区块MAT3中的偶数子字线(未示出)可以由多个公共偶数子字线驱动信号FX0、FX2、FX4和FX6来驱动。

一般而言，第一偶数子字线驱动单元SWD0_e可以驱动沿第一方向X彼此相邻的存储区块的偶数子字线。例如，第一偶数子字线驱动单元SWD0_e可以驱动第一存储区块MAT0和第三存储区块MAT2的相同的偶数子字线。

根据实施例，子字线驱动器的布局具有两区块共享结构(2-MAT sharingstructure)，在两区块共享结构中，沿第二方向Y彼此相邻的存储区块(例如，第一存储区块MAT0、第二存储区块MAT1、第三存储区块MAT2和第四存储区块MAT3)共享子字线驱动信号(在这里为第一子字线驱动信号FX0、第三子字线驱动信号FX2、第五子字线驱动信号FX4和第七子字线驱动信号FX6)。

类似地，第一奇数子字线驱动单元SWD0_o布置在沿第一方向X彼此相邻的第二感测放大器单元SA1与第三感测放大器单元SA2之间，且关于沿第二方向Y彼此相邻的第三存储区块MAT2和第四存储区块MAT3以曲折方式布置。

被提供给第一奇数子字线驱动单元SWD0_o的多个奇数子字线驱动信号FX1、FX3、FX5和FX7由第三存储区块MAT2、第四存储区块MAT3、第五存储区块MAT4和第六存储区块MAT5来共享。

一般而言，第一奇数子字线驱动单元SWD0_o可以仅驱动沿第一方向X彼此相邻的存储区块的相同的奇数子字线。例如，第一奇数子字线驱动单元SWD0_o可以仅驱动第三存储区块MAT2和第五存储区块MAT4的奇数子字线。然而，在根据实施例的半导体存储器件的布局中，第一奇数子字线驱动单元SWD0_o可以在沿第二方向Y彼此相邻的存储区块(例如，第三存储区块MAT2、第四存储区块MAT3、第五存储区块MAT4和第六存储区块MAT5)之间共享奇数子字线驱动信号(在此处为第二子字线驱动信号FX1、第四子字线驱动信号FX3、第六子字线驱动信号FX5和第八子字线驱动信号FX7)。

如上所述，当沿第二方向Y彼此相邻的两个存储区块通过共享子字线驱动信号来驱动时，第一存储区块MAT0至第六存储区块MAT5的所有子字线都通过第一偶数子字线驱动单元SWD0_e和第一奇数子字线驱动单元SWD0_o来驱动。

在这种情况下，例如，可以不提供图1的第二偶数子字线驱动单元SWD1_e、第二奇数子字线驱动单元SWD1_o和第三偶数子字线驱动单元SWD2_e。当未提供第二偶数子字线驱动单元SWD1_e和第二奇数子字线驱动单元SWD1_o时，所有子字线驱动单元和存储区块都可以彼此非对称地连接。

以下将描述根据实施例的子字线驱动单元中包括的子字线驱动器与存储区块的子字线的非对称连接和布局。将参照图2A、图2B、图3A和图3B来详细描述与图1的单位区域FP相对应的配置。

在下文中，相同的附图标记用于指定基本上相同的元件，且可以部分地省略对其的描述以避免重复。此外，在本说明书中，已经作为示例来图示了在其中主字线和子字线具有1:8关系的情况；然而，本发明不局限于此，以及存储区块、主字线和子字线的关系可以通过各种解码方案(诸如，1:4和1:16)来限定。

图2A是图示在与图1的单位区域相对应的布局中部分省略以曲折方式布置的存储区块和子字线驱动单元的情况的平面图。

参照图2A，当部分地省略了在沿第二方向Y彼此相邻的存储区块之间的穿越区域(即，曲折区域)中的子字线驱动单元时，获得了非对称连接配置。

例如，第一子字线驱动器SWDE0_0可以基于第一子字线驱动信号FX0和第一互补子字线驱动信号FXB0来驱动第一存储区块MAT0至第四存储区块MAT3的第一子字线SWL0(未示出)。

在这种情况下，第一存储区块MAT0和第三存储区块MAT2中包括的第一子字线与第一子字线驱动器SWDE0_0之间的距离较短。然而，第二存储区块MAT1和第四存储区块MAT3中包括的第一子字线与第一子字线驱动器SWDE0_0之间的距离由图2A中的“A”来表示。在第一存储区块MAT0/第三存储区块MAT2与第一子字线驱动器SWDE0_0之间的距离与“A”之间可以存在显著差异。

类似地，第七子字线驱动器SWDE0_6可以基于第七子字线驱动信号FX6和第七互补子字线驱动信号FXB6来驱动第一存储区块MAT0至第四存储区块MAT3的第七子字线SWL6(未示出)。同样，在这种情况下，在第一存储区块MAT0和第三存储区块MAT2中包括的第七子字线与第七子字线驱动器SWDE0_6之间的距离与第二存储区块MAT1和第四存储区块MAT3中包括的第七子字线与第七子字线驱动器SWDE0_6之间的距离之间可以存在显著差异。

图2B是用于解释如下内容的示图：在如图2A中所示在其中两个相邻的存储区块共享子字线驱动信号的情况下，当每个存储区块非对称地连接至子字线驱动单元时，在存储区块MAT0至MAT3的子字线中驱动信号实质上被激活的时间。

在图2B中，X轴可以表示时间(S)，而Y轴可以表示电压(V)。

由于每个存储区块中包括的子字线与子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6之间的距离大，因此例如第一互补子字线驱动信号FXB0应当被提供给第一子字线驱动器SWDE0_0，然后应当被提供给第四存储区块MAT3的第一子字线，使得第四存储区块MAT3中包括的第一子字线被驱动。

从图2A明显的是，由于第一子字线驱动器SWDE0_0与第四存储区块MAT3之间的最大距离大，因此在子字线驱动信号FX0和FXB0被实际激活之后直到子字线被激活需要大量时间(图2B的“A”)。

然而，由于第一子字线驱动器SWDE0_0与第三存储区块MAT2之间的距离短，因此用于将第一子字线驱动信号FX0和FXB0传送至第三存储区块MAT2的第一子字线所需的时间可以进一步缩短。

如上所述，当驱动存储区块MAT0至MAT3的子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6之间存在距离差时，由于子字线驱动信号FX0、FX2、FX4和FX6通过具有不同距离的互连来到达子字线，因此在信号传输时间上出现差异。

因此，应当在同一时间点驱动存储区块中包括的子字线，但是由于在驱动时间上出现差异，因此操作时间不一致。结果，由于数据写入和读取的准确性可能减少，因此半导体器件可能不会稳定地操作。

此外，为了将第一存储区块MAT0中包括的偶数子字线(例如，第一子字线、第三子字线、第五子字线和第七子字线)连接至子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6，应当设计金属互连。

然而，当第一存储区块MAT0和第二存储区块MAT1连接至相同的子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6时，用于将第一存储区块MAT0和第二存储区块MAT1中的每个连接至子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6的金属互连的图案变为非对称的。

详细地，第一存储区块MAT0通过沿关于第一存储区块MAT0的第四象限方向的短互连来连接至第一子字线驱动器SWDE0_0，但是第二存储区块MAT1通过沿关于第二存储区块MAT1的第一象限方向的较长互连来连接至第一子字线驱动器SWDE0_0。即，沿第二方向Y彼此相邻的存储区块与子字线驱动器之间的连接变为非对称的。

类似地，用于将第三存储区块MAT2和第四存储区块MAT3中包括的偶数子字线连接至子字线驱动器SWDE0_0、SWDE0_2、SWDE0_4和SWDE0_6的金属互连也具有非对称图案。

在设计半导体存储器件10的布局的情况下，应当相对地并且重复地布置相同元件。然而，当如上所述地形成非对称图案时，由于应当考虑到该非对称图案来设计其他元件，因此设计可能复杂或者制造工艺本身可能复杂。

依照根据实施例的半导体存储器件的子字线驱动器的布局，虽然在沿第二方向Y彼此相邻的两个存储区块之间共享奇数子字线驱动信号，但是以曲折方式来布置每个存储区块和所有子字线驱动单元，使得子字线驱动单元可以对称地连接至存储区块。

图3A是用于着重解释关于图1的单位区域的对称图案的示图。参照图1和图3A，将详细描述根据实施例的子字线驱动器的布局。

参照图1和图3A，沿第一方向X和第二方向Y彼此相邻的存储区块MAT0至MAT5以及子字线驱动单元沿曲折方向布置在所有区域中。

在第一存储区块MAT0的右上部(即，第三存储区块MAT2的左上部)，可以布置第三偶数子字线驱动单元SWD2_e中包括的第五子字线驱动器SWDE2_4和第七子字线驱动器SWDE2_6。根据实施例，第三偶数子字线驱动单元SWD2_e还可以包括第一子字线驱动器SWDE2_0和第三子字线驱动器SWDE2_2。

在第二存储区块MAT1的右下部(即，第四存储区块MAT3的左下部)，可以布置第二偶数子字线驱动单元SWD1_e中包括的第一子字线驱动器SWDE1_0、第三子字线驱动器SWDE0_2、第五子字线驱动器SWDE1_4和第七子字线驱动器SWDE1_6。

然而，根据实施例，在位于第二存储区块MAT1的右下部(即，第四存储区块MAT3的左下部)的第二偶数子字线驱动单元SWD1_e中，可以包括第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE0_2，还可以进一步包括位于第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE0_2之下的用于驱动其他存储区块的第一子字线和第三子字线的子字线驱动器。

在根据实施例的半导体器件的布局中，布局可以通过采用单位区域FP作为基本单位来重复。因此，单位区域FP(见图1)可以照现状重复，以及第五子字线驱动器SWDE1_4和第七子字线驱动器SWDE1_6也可以布置在第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE0_2之下，然而可以重复镜像对称，以及可以包括位于第二偶数子字线驱动单元SWD1_e之下的用于驱动其他存储区块的第一子字线和第三子字线的子字线驱动器。

第一存储区块MAT0和第三存储区块MAT2的第一子字线和第三子字线分别连接至第一偶数子字线驱动单元SWD0_e中包括的第一子字线驱动器SWDE0_0和第三子字线驱动器SWDE0_2。第二存储区块MAT1和第四存储区块MAT3的第一子字线和第三子字线可以连接至第二偶数子字线驱动单元SWD1_e中包括的第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE1_2。

类似地，第一存储区块MAT0和第三存储区块MAT2的第五子字线和第七子字线连接至位于存储区块MAT0和MAT2二者之上的第三偶数子字线驱动单元SWD2_e中包括的第五子字线驱动器SWDE2_4和第七子字线驱动器SWDE2_6。第二存储区块MAT1和第四存储区块MAT3的第五子字线和第七子字线可以连接至第一偶数子字线驱动单元SWD0_e中包括的第五子字线驱动器SWDE0_4和第七子字线驱动器SWDE0_6。

即，第一子字线驱动信号FX0、第三子字线驱动信号FX2、第五子字线驱动信号FX4和第七子字线驱动信号FX6由第一偶数子字线驱动单元SWD0_e、第二偶数子字线驱动单元SWD1_e的第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE1_2以及第三偶数子字线驱动单元SWD2_e的第五子字线驱动器SWDE2_4和第七子字线驱动器SWDE2_6来共享，并驱动第一存储区块MAT0至第四存储区块MAT3的所有偶数子字线。

各个存储区块连接至最近的子字线驱动器，在第一存储区块MAT0至第四存储区块MAT3与连接至子字线的子字线驱动器之间的距离上几乎不存在差异。

此外，各个存储区块与连接至各个存储区块的子字线驱动器之间的金属互连具有对称的配置。详细地，第一存储区块MAT0的第一子字线与第一偶数子字线驱动单元SWD0_e中包括的第一子字线驱动器SWDE0_0彼此连接所经由的金属互连和第二存储区块MAT1的第一子字线与第二偶数子字线驱动单元SWD1_e中包括的第一子字线驱动器SWDE1_0彼此连接所经由的金属互连具有相同的方向和长度。

类似地，第三存储区块MAT2的第二子字线与第一奇数子字线驱动单元SWD0_o中包括的第二子字线驱动器SWDE0_1彼此连接所经由的金属互连和第四存储区块MAT3的第二子字线与第二奇数子字线驱动单元SWD1_o中包括的第二子字线驱动器SWDE1_1彼此连接所经由的金属互连具有相同的方向和长度。

即，由于每个子字线与存储区块彼此连接所经由的金属互连具有对称的配置，因此还可以简化制造工艺以及布局设计。

图3B是图示根据实施例的依照半导体器件的布局的存储区块中包括的子字线的驱动时间的示图。与图2B类似，在图3B中，X轴可以表示时间(S)，而Y轴可以表示电压(V)。

与图2B相比，在图3B的布局中，存储区块中包括的子字线与子字线驱动器之间的距离差已经显著减小。因此，即使在子字线被包括在任意存储区块中的情况下，当图3B中所示的时间流逝了时，驱动信号被激活。即，与图2B相比，减小了用于驱动子字线所需的最大延迟时间。

如上所述，第二存储区块MAT1/第四存储区块MAT3与子字线驱动器之间的连接距离最大的情况是：在其中第二存储区块MAT1和第四存储区块MAT3连接至第二偶数子字线驱动单元SWD1_e中包括的第三子字线驱动器SWDE1_2(见图1)或者第一偶数子字线驱动单元SWD0_e中包括的第五子字线驱动器SWDE0_4(见图1)的情况。此时，从第五子字线驱动器SWDE0_4和驱动信号被激活至第四存储区块MAT3的第五子字线被驱动的时间对应于“B”。

与图2A和图2B中所示的“A”相比，“B”已经显著减小。这表示用于将子字线驱动信号传送至子字线的时间减少。例如，当子字线驱动信号由两个或更多个存储区块共享时，存储区块之间的子字线驱动信号的传输时间几乎彼此相等。

结果，依照根据实施例的半导体器件的布局，可以减小子字线与子字线驱动器之间的距离。另外，在如上所述地驱动相同的子字线的情况下，每个存储区块的子字线与子字线驱动器之间的距离基本上彼此相等。

在图2A中，在驱动第一子字线的情况下，第一存储区块MAT0/第三存储区块MAT2与第一子字线驱动器SWDE0_0之间以及第二存储区块MAT1/第四存储区块MAT3与第一子字线驱动器SWDE0_0之间在距离上存在显著差异。

然而，在图3A中，当驱动每个存储区块的第一子字线时，由于第一存储区块MAT0和第三存储区块MAT2连接至第一偶数子字线驱动单元SWD0_e中包括的第一子字线驱动器SWDE0_0，以及第二存储区块MAT1和第四存储区块MAT3连接至第二偶数子字线驱动单元SWD1_e中包括的第一子字线驱动器SWDE1_0，因此所有存储区块与子字线驱动器之间的距离基本上彼此相等。

依照根据实施例的半导体器件的布局，由于子字线驱动信号不存在时间差，因此可以改善半导体器件的总体操作特征。

此外，在根据实施例的利用半导体器件的子字线驱动器的情况下，用于将子字线驱动器连接至存储区块的金属互连以及子字线驱动器的布置变为对称的。

因此，在制造半导体存储器件中，可以简单地执行整个半导体存储器件的布置且不需要根据特定存储区块的位置来提供不同的布局，使得可以简化整个制造工艺。

图4是图示根据另一个实施例的半导体器件的布局的平面图。

如上所述，在根据实施例的半导体器件的布局中，沿第二方向Y彼此相邻的两个相邻存储区块共享子字线驱动信号FX。

由于两个存储区块(例如，第一存储区块MAT0/第二存储区块MAT1以及第三存储区块MAT2/第四存储区块MAT3)连接至向上彼此相邻或向下彼此相邻的子字线驱动器，因此可以存在空区域(vacant area)MO，在空区域中未设置用于传输沿第二方向Y延伸的子字线驱动信号FX的互连。

第一存储区块MAT0和第三存储区块MAT2的第五子字线和第七子字线连接至第三偶数子字线驱动单元SWD2_e中包括的第五子字线驱动器SWDE2_4和第七子字线驱动器SWDE2_6，以及第二存储区块MAT1和第四存储区块MAT3的第五子字线和第七子字线连接至第一偶数子字线驱动单元SWD0_e中包括的第五子字线驱动器SWDE0_4和第七子字线驱动器SWDE0_6。因此，第五子字线驱动信号FX4和第七子字线驱动信号FX6不需要沿空区域MO延伸。

类似地，第一存储区块MAT0和第三存储区块MAT2的第一子字线和第三子字线连接至第一偶数子字线驱动单元SWD0_e中包括的第一子字线驱动器SWDE0_0和第三子字线驱动器SWDE0_2，以及第二存储区块MAT1和第四存储区块MAT3的第一子字线和第三子字线连接至第二偶数子字线驱动单元SWD1_e中包括的第一子字线驱动器SWDE1_0和第三子字线驱动器SWDE1_2。因此，第一子字线驱动信号FX0和第三子字线驱动信号FX2不需要沿空区域MO延伸。

因此，依照根据实施例的半导体器件的布局，甚至在用于传输要由沿第二方向Y彼此相邻的存储区块共享的子字线驱动信号的金属互连沿第二方向延伸时，也可以部分地省略该金属互连。因此，可以减少用于金属互连的材料，且还可以确保子孔(即，穿越区域)的其他金属区域。

如上所述，在根据实施例的半导体器件的布局中，用于驱动沿第二方向共享子字线驱动信号的存储区块的子字线驱动单元以曲折方式来布置，且对称地连接至存储区块。因此，整个布局实现对称，使得可以降低工艺难度和图案化故障。

在根据实施例的半导体器件的布局中，由于存储区块共享子字线驱动信号，因此每个存储区块的子字线与子字线驱动器之间的互连距离基本上彼此相等，使得字线驱动时间上的差异可以最小化。

虽然以上已经描述了各种实施例，但是本领域技术人员将理解的是，描述的实施例仅作为示例。因此，本文中描述的半导体器件的布局不应当基于描述的实施例而受到限制。在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，本发明所属领域技术人员可以设想很多其他实施例及其变型。

Claims (16)

1.一种半导体器件，包括：

第一存储单元区和第二存储单元区，被设置为沿第一方向彼此相邻，且共享子字线驱动信号；以及

第一子字线驱动单元，相对于第一存储单元区与第二存储单元区呈曲折式设置，

其中，第一子字线驱动单元包括用于驱动第一存储单元区的第一子字线驱动器、用于驱动第二存储单元区的第二子字线驱动器以及沿第一方向延伸的用于传输子字线驱动信号的互连。

2.如权利要求1所述的半导体器件，其中，第一存储单元区和第二存储单元区中的每个包括第一子字线区域和第二子字线区域，且子字线区域基于共享的子字线驱动信号来同时驱动。

3.如权利要求2所述的半导体器件，还包括：

第二子字线驱动单元，沿第一方向布置在第一子字线驱动单元之下，

其中，第二存储单元区的第二子字线区域连接至第二子字线驱动单元。

4.如权利要求3所述的半导体器件，还包括：

第三子字线驱动单元，沿第一方向布置在第一子字线驱动单元之上，

其中，第一存储单元区的第一子字线区域连接至第三子字线驱动单元。

5.如权利要求4所述的半导体器件，其中，第二子字线驱动单元和第三子字线驱动单元中的每个包括第一子字线驱动器和第二子字线驱动器，以及

第一子字线驱动单元中的第一子字线驱动器和第二子字线驱动器、第二子字线驱动单元中的第一子字线驱动器以及第三子字线驱动单元中的第二子字线驱动器基于同一子字线驱动信号来驱动。

6.如权利要求5所述的半导体器件，其中，第二子字线驱动单元中的第一子字线驱动器连接至第二存储单元区的第二子字线区域。

7.如权利要求6所述的半导体器件，其中，第三子字线驱动单元中的第二子字线驱动器连接至第一存储单元区的第一子字线区域。

8.如权利要求7所述的半导体器件，其中，第一子字线驱动单元至第三子字线驱动单元中的每个包括位于其第一子字线驱动器与第二子字线驱动器之间的空区域，用于传输子字线驱动信号的互连不在所述空区域中延伸。

9.如权利要求6所述的半导体器件，还包括：

用于传输互补子字线驱动信号的互连，所述互连布置在第一存储单元区和第二存储单元区中而沿第二方向延伸。

10.如权利要求6所述的半导体器件，还包括：

第三存储单元区，布置为沿第二方向面对第一存储单元区；以及

第四存储单元区，布置为沿第二方向面对第二存储单元区，

其中，包括在第三存储单元区和第四存储单元区中的子字线以与第一存储单元区和第二存储单元区中的子字线相同的方式来驱动。

11.如权利要求10所述的半导体器件，其中，第三存储单元区和第四存储单元区中的每个包括第一子字线区域和第二子字线区域，

第三存储单元区的第一子字线区域连接至第三子字线驱动单元中的第二子字线驱动器，以及第四存储单元区的第二子字线区域连接至第二子字线驱动单元的第一子字线驱动器。

12.如权利要求11所述的半导体器件，其中，第三存储单元区的第二子字线区域连接至第一子字线驱动单元中的第一子字线驱动器，以及第四存储单元区的第一子字线区域连接至第一子字线驱动单元中的第二子字线驱动器。

13.如权利要求11所述的半导体器件，其中，子字线包括偶数子字线和奇数子字线。

14.如权利要求11所述的半导体器件，还包括：

感测放大器单元，布置在沿第一方向彼此相邻的第一存储单元区与第二存储单元区之间或者布置在沿第一方向彼此相邻的第三存储单元区与第四存储单元区之间。

15.如权利要求2所述的半导体器件，其中，第一子字线区域和第二子字线区域包括连接至至少一个子字线的存储单元，以及

第一子字线驱动器和第二子字线驱动器对应于包括在第一子字线区域和第二子字线区域中的子字线。

16.如权利要求1所述的半导体器件，

其中，第一子字线驱动器被布置为相比于第二存储单元区而更靠近第一存储单元区，以及

其中，第二子字线驱动器被布置为相比于第一存储单元区而更靠近第二存储单元区。

Images