CN106449931A - 一种led倒装芯片的钝化沉积方法 - Google Patents
一种led倒装芯片的钝化沉积方法 Download PDFInfo
- Publication number
- CN106449931A CN106449931A CN201610928608.XA CN201610928608A CN106449931A CN 106449931 A CN106449931 A CN 106449931A CN 201610928608 A CN201610928608 A CN 201610928608A CN 106449931 A CN106449931 A CN 106449931A
- Authority
- CN
- China
- Prior art keywords
- chip
- electrode
- passivation
- led
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 52
- 238000000151 deposition Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 19
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 19
- 239000010980 sapphire Substances 0.000 claims abstract description 19
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 238000005137 deposition process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- 241001062009 Indigofera Species 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 3
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 3
- 229910003087 TiOx Inorganic materials 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000013049 sediment Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000012528 membrane Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 24
- 229910002601 GaN Inorganic materials 0.000 description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED倒装芯片的钝化沉积方法，包括如下步骤：在蓝宝石衬底上依次生长N型GaN、量子阱和P型GaN，完成芯片结构；在芯片结构上形成电极；将减薄后的芯片电极向上置于载膜上；对芯片进行切割、裂片，形成一个个分立的芯片；在室温的条件下，通过原子层沉积工艺的区域选择性，在芯片结构的正面及侧面沉积形成钝化层；本发明采用原子层沉积技术在芯片切割、裂片后沉积钝化层，无需损伤芯片发光面积，无需增加光刻工序，节约了制作成本，芯片制作更简便，且原子层沉积技术制备的钝化层薄膜的致密性和阶梯覆盖性良好。
Description
技术领域
本发明涉及一种钝化沉积方法，尤其是一种LED倒装芯片的钝化沉积方法，属于LED芯片加工技术领域。
背景技术
随着以GaN(氮化镓)材料P型掺杂的突破为起点的第三代半导体材料的兴起，伴随着以Ⅲ族氮化物为基础的高亮度发光二极管（Light Emitting Diode，LED）的技术突破，用于新一代绿色环保固体照明光源的氮化物LED正在成为新的研究热点。目前，LED应用的不断升级以及市场对于LED的需求，使得LED正朝着大功率和高亮度的方向发展。其中研究热点之一是LED倒装芯片技术。
LED倒装芯片使用时将芯片朝下，通过锡膏回流焊接到下层基板或支架上。倒装芯片焊接时，锡膏极易溢出爬坡至芯片侧面，造成芯片漏电失效。因此倒装芯片的侧壁必须进行钝化保护，避免锡膏接触芯片侧面。
目前已知常用的LED倒装芯片的钝化方法是：芯片制作时将芯片周围的GaN通过ICP干法刻蚀到蓝宝石衬底，将芯片与芯片间隔离开，然后用PECVD在芯片侧壁沉积一层SiO2。
具体的钝化方法如下所述：
如图1所示，步骤一. 在蓝宝石衬底1上依次设置N型GaN、量子阱和P型GaN，按照正常倒装芯片的工艺完成芯片结构2，最后设置芯片的电极3；
如图2所示，步骤二. 使用光刻胶或SiO2作为掩膜，通过光刻定义图形，在芯片的间隔区用ICP干法刻蚀到蓝宝石衬底1，至此芯片结构2的外延结构（包括N型GaN、量子阱和P型GaN）完全分离，这一步通常称为深沟刻蚀；
如图3所示，步骤三. 使用PECVD沉积钝化层4，通过光刻套刻图形，去除电极3上的钝化材料，保留芯片正面及侧面的钝化材料。至此芯片的钝化层4形成；
如图4所示，步骤四. 对蓝宝石衬底1进行减薄，减薄后置于载膜5上进行切割裂片。
需要指出的是，在芯片制作中可以将步骤二中深沟刻蚀步骤置于芯片的电极3制作之前。不管哪种方案都不影响此钝化的实际效果和作用。
这种钝化方法有如下缺点：
1） 钝化沉积必须在芯片研磨切割前完成，因为它使用的ICP刻蚀和PECVD沉积这两道工序，必须使用光刻来进行套刻、定义图形。这种光刻套刻工艺是在芯片切割扩膜后无法实现的；
2） 芯片制程中增加了2道光刻，大大增加了芯片制作的复杂性；
3） ICP干法刻蚀要从P型GaN刻穿整个外延结构直到蓝宝石衬底完全暴露，刻蚀反应工艺时间长达2个多小时；
4） 为了留出足够ICP刻蚀的芯片周围空间，芯片的发光面积被大大缩小，降低了芯片单位面积的发光量；
5） 由于PECVD沉积SiO2的阶梯覆盖性一般，为确保芯片侧壁的SiO2覆盖厚度，不得不增加PECVD的沉积厚度，也延长了工艺时间。
发明内容
本发明的目的在于克服现有技术的缺点，提供一种更简便更快速的LED倒装芯片的钝化沉积方法，通过原子层沉积技术（ALD：Atomic layer deposition）在芯片切割扩膜后沉积钝化层，无需损伤芯片发光面积，无需增加光刻工序，具有简便、阶梯覆盖性好等优点。
为实现以上技术目的，本发明采用的技术方案是，一种LED倒装芯片的钝化沉积方法，包括如下步骤：
步骤一. 提供一蓝宝石衬底，在蓝宝石衬底上依次生长N型GaN、量子阱和P型GaN，按照正常LED倒装芯片的工艺完成芯片结构；
步骤二. 通过光刻，在芯片结构上形成电极孔，在所述电极孔内填充金属，形成用于引出N、P电极的电极；
步骤三. 对蓝宝石衬底进行减薄，将减薄后的芯片电极向上置于载膜上；
步骤四. 将置于载膜上的芯片进行切割、裂片，形成一个个分立的芯片；
步骤五. 将载有芯片的载膜置于原子层沉积设备中，在室温的条件下，通过原子层沉积工艺的区域选择性，在芯片结构的正面及侧面沉积形成钝化层，化学性稳定的电极上不沉积钝化层。
进一步地，所述步骤四中的切割、裂片的过程是，将载有芯片的载膜放置在切割、裂片设备上进行切割及裂片，在芯片的间隔区从上到下依次裂开P型GaN、量子阱、N型GaN、蓝宝石衬底，直至载膜完全暴露。
进一步地，所述原子层沉积工艺的区域选择性是指电极表面具有化学钝性，无法与钝化层沉积物反应，芯片结构和载膜的表面具有悬键，易于吸附钝化层的沉积物参与反应，形成钝化层。
进一步地，所述电极的表面材料为金，所述金具有化学钝性。
进一步地，所述钝化层的材料为AlXOY、SiOX、SiXNY、SiOxNy、TiOX、ZrOX或HfOX。
进一步地，所述载膜为具有粘性和延展性的LED蓝膜或LED白膜，所述LED蓝膜或LED白膜的材料为PVC聚氯乙烯。
从以上描述可以看出，本发明的有益效果在于：
1）采用原子层沉积技术沉积钝化层，由于原子层沉积技术具有区域选择性，在芯片结构表面形成钝化层，电极表面不沉积钝化层，无需增加一道光刻使电极露出，节约了成本，且使芯片制作更简便；
2）与PECVD沉积钝化层相比，原子层沉积技术形成厚度均匀的钝化层，且致密性和阶梯覆盖性好，适用于倒装LED芯片；
3）本发明的钝化层是在芯片切割裂片后形成的，不损伤芯片的发光面积，无需增加ICP干法刻蚀，节约了芯片制作成本，芯片制作更简便。
附图说明
图1为现有技术步骤一和本发明步骤二完成后的剖面结构示意图。
图2为现有技术步骤二完成后的剖面结构示意图。
图3为现有技术步骤三完成后的剖面结构示意图。
图4为现有技术步骤四完成后的剖面结构示意图。
图5为本发明步骤四完成后的剖面结构示意图。
图6为本发明步骤五完成后的剖面结构示意图。
附图说明：1-蓝宝石衬底、2-芯片结构、3-电极、4-钝化层、5-载膜。
下面结合具体附图和实施例对本发明作进一步说明。
一种LED倒装芯片的钝化沉积方法，包括如下步骤：
如图1所示，步骤一. 提供一蓝宝石衬底1，在蓝宝石衬底1上依次生长N型GaN、量子阱和P型GaN，按照正常LED倒装芯片的工艺完成芯片结构2；
步骤二. 通过光刻，在芯片结构2上形成电极孔，在所述电极孔内填充金属，形成用于引出N、P电极的电极3；所述电极3的表面材料为金，且金具有化学钝性；
如图5所示，步骤三. 对蓝宝石衬底1进行减薄，将减薄后的芯片电极3向上置于载膜5上，所述载膜5为具有粘性和延展性的LED蓝膜或LED白膜，所述LED蓝膜或LED白膜的材料为PVC聚氯乙烯；
步骤四. 将置于载膜5上的芯片进行切割、裂片，形成一个个分立的芯片；
芯片切割、裂片的过程是，将载有芯片的载膜5放置在切割、裂片设备上进行切割及裂片，在芯片的间隔区从上到下依次裂开P型GaN、量子阱、N型GaN、蓝宝石衬底1，直至载膜5完全暴露；P型GaN、量子阱、N型GaN组成芯片的外延结构；
如图6所示，步骤五. 将载有芯片的载膜5置于原子层沉积设备中，在室温的条件下，沉积1h~2h，通过原子层沉积工艺的区域选择性，在芯片结构2的正面及侧面沉积形成钝化层4，化学性稳定的电极3上不沉积钝化层4，所述钝化层4的厚度为200nm~500nm；
所述原子层沉积工艺的区域选择性是指电极3表面具有化学钝性，无法与钝化层4沉积物反应，芯片结构2和载膜5的表面具有悬键，易于吸附钝化层4的沉积物参与反应，形成钝化层4；原子层沉积的温度很低，通常在室温就能进行，不会对载膜5造成任何影响。
所述钝化层4的材料为AlXOY、SiOX、SiXNY、SiOxNy、TiOX、ZrOX或HfOX。
原子层沉积技术(ALD)是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。原子层沉积的表面反应具有自限制性，实际上这种自限制性特征正是原子层沉积技术的基础。原子层沉积的自限制性和互补性致使该技术对薄膜的成份和厚度具有出色的控制能力，所制备的薄膜保形性好、纯度高且均匀。
本发明的特点在于，采用原子层沉积技术（ALD）在芯片切割裂片后沉积钝化层4，这样不损伤芯片的发光面积，且无需增加光刻工序，既节约成本又简化制作工艺；具体来说，现有技术的倒装芯片钝化方法中包括一次ICP深沟刻蚀，约1-2小时，PECVD生长钝化层，约1-2小时，使用两次光刻套刻及清洗腐蚀工艺，约3-4小时，整个流程需5-8小时。本发明的钝化方法，仅使用一次原子层沉积工艺，时间为1-2小时，比现有技术方案节省4-6小时；同时原子层沉积技术制备的钝化层4为厚度均匀的薄膜，且薄膜的致密性和阶梯覆盖性良好。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (6)
1.一种LED倒装芯片的钝化沉积方法，包括如下步骤：
步骤一. 提供一蓝宝石衬底（1），在蓝宝石衬底（1）上依次生长N型GaN、量子阱和P型GaN，按照正常LED倒装芯片的工艺完成芯片结构（2）；
步骤二. 通过光刻，在芯片结构（2）上形成电极孔，在所述电极孔内填充金属，形成用于引出N、P电极的电极（3）；
步骤三. 对蓝宝石衬底（1）进行减薄，将减薄后的芯片电极（3）向上置于载膜（5）上；
步骤四. 将置于载膜（5）上的芯片进行切割、裂片，形成一个个分立的芯片；
步骤五. 将载有芯片的载膜（5）置于原子层沉积设备中，在室温的条件下，通过原子层沉积工艺的区域选择性，在芯片结构（2）的正面及侧面沉积形成钝化层（4），化学性稳定的电极（3）上不沉积钝化层（4）。
2.根据权利要求1所述的一种LED倒装芯片的钝化沉积方法，其特征在于：所述步骤四中芯片的切割、裂片的过程是，将载有芯片的载膜（5）放置在切割、裂片设备上进行切割及裂片，在芯片的间隔区从上到下依次裂开P型GaN、量子阱、N型GaN、蓝宝石衬底（1），直至载膜（5）完全暴露。
3.根据权利要求1所述的一种LED倒装芯片的钝化沉积方法，其特征在于：所述原子层沉积工艺的区域选择性是指电极（3）表面具有化学钝性，无法与钝化层（4）沉积物反应，芯片结构（2）和载膜（5）的表面具有悬键，易于吸附钝化层（4）的沉积物参与反应，形成钝化层（4）。
4.根据权利要求1所述的一种LED倒装芯片的钝化沉积方法，其特征在于：所述电极（3）的表面材料为金，所述金具有化学钝性。
5.根据权利要求1所述的一种LED倒装芯片的钝化沉积方法，其特征在于：所述钝化层（4）的材料为AlXOY、SiOX、SiXNY、SiOxNy、TiOX、ZrOX或HfOX。
6.根据权利要求1所述的一种LED倒装芯片的钝化沉积方法，其特征在于：所述载膜（5）为具有粘性和延展性的LED蓝膜或LED白膜，所述LED蓝膜或LED白膜的材料为PVC聚氯乙烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610928608.XA CN106449931B (zh) | 2016-10-31 | 2016-10-31 | 一种led倒装芯片的钝化沉积方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610928608.XA CN106449931B (zh) | 2016-10-31 | 2016-10-31 | 一种led倒装芯片的钝化沉积方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449931A true CN106449931A (zh) | 2017-02-22 |
| CN106449931B CN106449931B (zh) | 2018-10-12 |
Family
ID=58177261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610928608.XA Active CN106449931B (zh) | 2016-10-31 | 2016-10-31 | 一种led倒装芯片的钝化沉积方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449931B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968082A (zh) * | 2020-10-13 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种发光器件结构制作方法、显示背板及显示装置 |
| CN113851568A (zh) * | 2021-08-19 | 2021-12-28 | 厦门大学 | 一种利用原子层沉积技术提高微型led调制带宽的办法 |
| CN114032527A (zh) * | 2021-09-16 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 一种外延片的钝化层制备方法、发光芯片及显示装置 |
| CN116544322A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种GaAs基LED芯片、制备方法及LED |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060284321A1 (en) * | 2005-06-21 | 2006-12-21 | Unit Light Technology Inc. | LED structure for flip-chip package and method thereof |
| CN101859861A (zh) * | 2010-05-13 | 2010-10-13 | 厦门市三安光电科技有限公司 | 具有双反射层的氮化镓基倒装发光二极管及其制备方法 |
| CN104766913A (zh) * | 2015-03-30 | 2015-07-08 | 映瑞光电科技(上海)有限公司 | Led结构及其制造方法 |
-
2016
- 2016-10-31 CN CN201610928608.XA patent/CN106449931B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060284321A1 (en) * | 2005-06-21 | 2006-12-21 | Unit Light Technology Inc. | LED structure for flip-chip package and method thereof |
| CN101859861A (zh) * | 2010-05-13 | 2010-10-13 | 厦门市三安光电科技有限公司 | 具有双反射层的氮化镓基倒装发光二极管及其制备方法 |
| CN104766913A (zh) * | 2015-03-30 | 2015-07-08 | 映瑞光电科技(上海)有限公司 | Led结构及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968082A (zh) * | 2020-10-13 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 一种发光器件结构制作方法、显示背板及显示装置 |
| CN113851568A (zh) * | 2021-08-19 | 2021-12-28 | 厦门大学 | 一种利用原子层沉积技术提高微型led调制带宽的办法 |
| CN114032527A (zh) * | 2021-09-16 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 一种外延片的钝化层制备方法、发光芯片及显示装置 |
| CN116544322A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种GaAs基LED芯片、制备方法及LED |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449931B (zh) | 2018-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735496B1 (ko) | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 | |
| CN106449931A (zh) | 一种led倒装芯片的钝化沉积方法 | |
| US9502603B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
| CN103730544B (zh) | 生长基板分离方法、发光二极管制造方法以及发光二极管 | |
| CN102931311B (zh) | 一种倒装led芯片的制作方法 | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| TW200832759A (en) | Gallium nitride-based compound semiconductor light-emitting element | |
| JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
| CN103038901A (zh) | 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法 | |
| US9318653B2 (en) | Luminescent device and manufacturing method for luminescent device and semiconductor device | |
| JP2007134388A (ja) | 窒化物系半導体素子とその製造方法 | |
| TWI506816B (zh) | Semiconductor device and method for manufacturing semiconductor element | |
| CN102683513A (zh) | 光半导体元件及其制造方法 | |
| JP5237780B2 (ja) | 半導体発光素子の製造方法 | |
| CN103247724B (zh) | 一种半导体结构及其形成方法 | |
| EP2802002B1 (en) | Method for the manufacturing of a substrate having a hetero-structure | |
| KR20090018451A (ko) | 수직구조 갈륨계 ｌｅｄ 소자의 제조방법 | |
| CN111106210A (zh) | Mini LED芯片制备方法 | |
| CN101542759A (zh) | 半导体晶圆和半导体器件及其制作方法 | |
| CN102938436B (zh) | GaN基高压LED制造工艺中的隔离填充制作方法 | |
| CN102640258B (zh) | 一种制作氮化物半导体器件的方法 | |
| KR100704872B1 (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
| JP5990014B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN103247725B (zh) | 一种半导体结构及其形成方法 | |
| JP2008010581A (ja) | 半導体発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180919 Address after: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu Applicant after: Jiangsu Xinguanglian Technology Co., Ltd. Address before: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu Applicant before: Jiangsu Xinguanglian Semiconductors Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181011 Address after: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu Co-patentee after: Jiangsu Xinguanglian Semiconductors Co., Ltd. Patentee after: Jiangsu Xinguanglian Technology Co., Ltd. Address before: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu Patentee before: Jiangsu Xinguanglian Technology Co., Ltd. |