CN116544322A - 一种GaAs基LED芯片、制备方法及LED - Google Patents
一种GaAs基LED芯片、制备方法及LED Download PDFInfo
- Publication number
- CN116544322A CN116544322A CN202310819918.8A CN202310819918A CN116544322A CN 116544322 A CN116544322 A CN 116544322A CN 202310819918 A CN202310819918 A CN 202310819918A CN 116544322 A CN116544322 A CN 116544322A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- wafer
- led chip
- passivation protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002161 passivation Methods 0.000 claims abstract description 80
- 238000005520 cutting process Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims description 38
- 238000003892 spreading Methods 0.000 claims description 22
- 230000007480 spreading Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 250
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 32
- 239000000463 material Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000002346 layers by function Substances 0.000 description 5
- 239000007888 film coating Substances 0.000 description 4
- 238000009501 film coating Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Abstract
本发明提供一种GaAs基LED芯片、制备方法及LED，所述GaAs基LED芯片包括衬底及依次沉积在所述衬底上的N型层、量子阱有源层、及P型层，以形成晶圆，所述晶圆上表面开设有多个第一切割道，以将所述晶圆的上表面分割为多个沉积区，在所述晶圆的所述沉积区依次沉积钝化保护层和P型电极层，所述钝化保护层的折射率自下而上依次降低，所述钝化保护层上开设有预设的P电极窗口区域，所述P型电极层沉积于所述P电极窗口区域内，以使所述P型电极层与所述P型层接触，在所述晶圆的另一侧设置有N型电极层，在所述晶圆的下表面开设多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片，提高光取出效率的作用。
Description
技术领域
本发明属于半导体技术领域，具体地涉及一种GaAs基LED芯片、制备方法及LED。
背景技术
随着社会经济的快速发展，能源问题逐渐成为一个全球性的问题；LED芯片具有亮度高、颜色种类丰富、低功耗、寿命长的特点，LED被广泛应用于照明、显示、背光等领域，伴随着技术的提升，光电转换效率提升明显，现有技术相比3年前，可以在50％的芯片面积上产生相同的亮度，因此芯片面积逐步减小，即更小的面积可以获得相同的亮度，芯片越做越小。
砷化镓基LED芯片制备工艺中的切割工艺是将整片芯片分割成单一芯片，目前GaAs基LED芯片切割多使用金刚石刀轮进行机械切割。现有的刀轮切割宽度一般会达到15-25μm，对于发光区面积损失较大。
发明内容
为了解决上述技术问题，本发明提供了一种GaAs基LED芯片、制备方法及LED，用于解决切割宽度一般会达到15-25μm，对于发光区面积损失较大的技术问题。
一方面，该发明提供以下技术方案，一种GaAs基LED芯片，包括衬底及依次沉积在所述衬底上的N型层、量子阱有源层、及P型层，以形成晶圆；
所述晶圆上表面开设有多个第一切割道，以将所述晶圆的上表面分割为多个沉积区，在所述沉积区依次沉积钝化保护层和P型电极层，其中，所述钝化保护层为多层膜结构，所述钝化保护层的折射率自下而上依次降低，所述钝化保护层上开设有预设的P电极窗口区域，所述P型电极层沉积于所述P电极窗口区域内，以使所述P型电极层与所述P型层接触；
在所述晶圆的另一侧设置有N型电极层，在所述晶圆的下表面开设多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
与现有技术相比，本发明的有益效果是：将GaAs衬底的垂直结构LED芯片通常采用刀轮切割工艺进行了变更，引入了正面干法蚀刻制作超窄切割道、沉积钝化保护层。并将常用的从晶圆正面切割变更为从晶圆背面切割。钝化保护层设置为多层增透膜结构，折射率为阶跃式渐变，底层贴近外延层的钝化膜层折射率最高，最外层的钝化膜层折射率最低。解决半导体材料与空气之间存在巨大折射率差异导致光取出效率低的问题，即光的全反射现象导致光取出效率低的问题。一方面可以降低切割引起的发光区面积损失，提高单片产出LED芯片数量。另一方面提出了在LED外延层侧壁制作钝化保护层的简便工艺方法，可以对LED芯片外延层侧壁起到完整保护。同时，钝化保护层为多层增透膜结构，具有提高光取出效率的作用。
进一步的，所述N型层包括GaAs缓冲层、DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层、N型AlGaInP限制层以及N型AlGaInAs限制层；
所述P型层包括P型AlGaInP限制层、P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层、P型GaP窗口层、及ITO电流扩展层。
进一步的，所述钝化保护层的材质为TiO2、Ti3O5、Si3N4、Al2O3、SiO2、MgF2中的一种或多种组合形成。
进一步的，所述第一切割道的尺寸范围为1μm ~10μm，所述钝化保护层为多层膜结构。
进一步的，所述N型电极层由Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn中的一种或多种组合形成，所述P型电极层由Cr、Ti、Ni、Pt、Au、AuBe、AuZn、Al、AuCu中的一种或多种组合形成。
另一方面，本发明还提出一种GaAs基LED芯片的制备方法，所述制备方法包括以下步骤：提供一衬底，在所述衬底上依次沉积N型层、量子阱有源层、及P型层以形成晶圆；
在所述晶圆上表面利用旋涂光刻胶，以使所述光刻胶形成预设的切割道掩膜图形，利用干法蚀刻在所述切割道掩膜图形上蚀刻出多个第一切割道，以将所述晶圆的上表面分割为多个沉积区；
在所述晶圆的所述沉积区上沉积钝化保护层，所述钝化保护层为多层膜结构，所述钝化保护层的折射率为阶跃式渐变，以使所述钝化保护层的折射率自下而上依次减小；
在所述钝化保护层表面暴露出预设的P电极窗口区域，利用去除法去除所述P电极窗口区域的所述钝化保护层，在去除所述钝化保护层的所述P电极窗口区域沉积P型电极层，以使所述P型电极层与所述P型层接触；
研磨所述晶圆的下表面，以使所述晶圆减薄，在所述晶圆的下表面沉积N型电极层；
利用切割法切割所述晶圆的下表面形成多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
进一步的，钝化保护层沉积方式为电子束蒸发镀膜E-gun、或磁控溅射镀膜Sputter。
进一步的，在衬底的下表面沉积N型电极层的步骤之后，所述方法还包括：
利用测试设备对所述晶圆进行光电参数的点测。
进一步的，当所述第一切割道小于5μm时，利用原子层沉积ALD对所述第一切割道的侧壁进行镀膜。
第三方面，本发明实施例还提供以下技术方案，一种LED，包括如上述的GaAs基LED芯片。
附图说明
图1为本发明第一实施例中的GaAs基LED芯片的结构示意图。
图2为本发明第一实施例中的GaAs基LED芯片的成型示意图。
图3为本发明第二实施例中GaAs基LED芯片的制备方法流程图。
主要元件符号说明：10、衬底；11、第一切割道；20、N型层；30、量子阱有源层；40、P型层，50、钝化保护层；60、P型电极层；70、N型电极层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
第一实施例
请参阅图1所示为本发明第一实施例中的GaAs基LED芯片，包括衬底10及依次沉积在所述衬底10上的N型层20、量子阱有源层30、及P型层40，以形成晶圆；
所述晶圆上表面开设有多个第一切割道11，以将所述晶圆的上表面分割为多个沉积区，在所述晶圆的所述沉积区依次沉积钝化保护层50和P型电极层60，其中，所述钝化保护层50的折射率自下而上依次降低，所述钝化保护层50上开设有预设的P电极窗口区域，所述P型电极层沉积于所述P电极窗口区域内，以使所述P型电极层与所述P型层接触；具体的，所述钝化保护层50为多层膜结构，多层膜结构可以为，例如2层、或者3层、或者4层或者5层。
在所述晶圆的另一侧设置有N型电极层70，在所述晶圆下表面开设多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
具体实施时，请参阅图2，GaAs基LED芯片成型的过程为：
（a）、在所述衬底10上依次沉积N型层20、量子阱有源层30、及P型层40，以形成晶圆；
（b）、在晶圆的顶部刻蚀多条第一切割道11，以将所述晶圆的上表面分割为多个沉积区；
（c）、所述沉积区依次沉积钝化保护层50和P型电极层60；
（d）、打磨所述晶圆的底部，在所述晶圆的底部沉积N型电极层70；
（e）、在所述晶圆底部开设多个第二切割道，以使所述第一切割道与所述第二切割道一一对应相通，以将所述晶圆分割为若干芯片。
具体的，所述N型层由GaAs缓冲层、DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层、N型AlGaInP限制层以及N型AlGaInAs限制层中的一种或多种组合形成；例如，N型层为GaAs缓冲层、DBR反射镜层层叠形成，或者DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层层叠形成，或者GaAs缓冲层、DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层、N型AlGaInP限制层以及N型AlGaInAs限制层叠形成，在本实施例中，N型层为GaAs缓冲层、DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层、N型AlGaInP限制层以及N型AlGaInAs限制层叠形成。
所述P型层由P型AlGaInP限制层、P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层、P型GaP窗口层、及ITO电流扩展层中的一种或多种组合形成。例如，P型层为P型AlGaInP限制层、P型AlGaInAsP限制层层叠形成，或者P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层层叠形成，或者P型AlGaInP限制层、P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层、P型GaP窗口层、及ITO电流扩展层层叠形成，在本实施例中，所述P型层由P型AlGaInP限制层、P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层、P型GaP窗口层、及ITO电流扩展层层叠形成。
AlGaInP是指AlxGayIn(1-x-y)P材料，AlGaInAs是指AlxGayIn(1-x-y)As材料，各功能层组分x和y可以根据需要分别进行调整。例如，x为0.1、或者0.2、或者0.3或者0.5，y为0.1、或者0.2、或者0.3或者0.5。
具体的，所述钝化保护层的材质为TiO2、Ti3O5、Si3N4、Al2O3、SiO2、MgF2中的一种或者多种组合。例如为TiO2、Ti3O5组合、或者TiO2、Ti3O5、Si3N4组合、或者Ti3O5、Si3N4、Al2O3组合、或者Ti3O5、Si3N4、Al2O3、SiO2、MgF2组合或者TiO2、Ti3O5、Si3N4、Al2O3、SiO2、MgF2组合、或者TiO2、Ti3O5、Si3N4、Al2O3、SiO2组合。
具体的，所述第一切割道的尺寸范围为1μm ~10μm。例如为1μm、或者2 μm、或者3 μm、或者5μm、或者7 μm、或者10 μm，在本实施例中，第一切割道的尺寸为5μm。
具体的，所述N型电极层由Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn中的一种或多种组合形成，例如为Ti、Ni、Au组合、或者Ni、Au、AuGe组合、或者Ti、Ni、Au、AuGe、AuGeNi、Pt组合、或者Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn组合，在本实施例中，所述N型电极层由Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn组合形成。
所述P型电极层由Cr、Ti、Ni、Pt、Au、AuBe、AuZn、Al、AuCu中的一种或多种组合形成。例如为Ti、Ni、Au组合、或者Ni、Au、AuGe组合、或者Ti、Ni、Au、AuGe、AuGeNi、Pt组合、或者Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn组合，在本实施例中，所述P型电极由Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn组合形成。
实施例二
请参阅图2，所示为本发明第二实施例中的一种GaAs基LED芯片的制备方法，所述方法包括以下步骤：
步骤S01， 提供一衬底10，在所述衬底10上依次沉积N型层20、量子阱有源层30、及P型层40以形成晶圆；
具体的，衬底10为N型GaAs衬底，在N型GaAs衬底上依次生长N型层20、量子阱有源层30、P型层40等LED功能层。其中，N型层20可以包含GaAs缓冲层、DBR反射镜层、N型AlGaInP或AlGaInAs电流扩展层、N型AlGaInP或AlGaInAs限制层等。P型层可以包含P型AlGaInP或AlGaInAs限制层、P型AlGaInP或AlGaInAs电流扩展层、P型GaP窗口层、ITO电流扩展层等。AlGaInP是指AlxGayIn(1-x-y)P材料，AlGaInAs是指AlxGayIn(1-x-y)As材料，各功能层组分x和y可以根据需要分别进行调整。
步骤S02，在所述晶圆上表面利用旋涂光刻胶，以使所述光刻胶形成预设的切割道掩膜图形，利用干法蚀刻在所述切割道掩膜图形上蚀刻出多个第一切割道，以将所述晶圆的上表面分割为多个沉积区；
具体的，在晶圆表面旋涂光刻胶，光刻形成预设的切割道掩膜图形，再通过干法蚀刻蚀刻出超窄切割道，切割道宽度为1至10μm，干法蚀刻方式优选侧壁垂直度较好的ICP蚀刻。干法蚀刻完成后去胶、清洗晶圆。
步骤S03，在所述晶圆的所述沉积区上沉积钝化保护层50，所述钝化保护层50为多层膜结构，所述钝化保护层50的折射率为阶跃式渐变，以使所述钝化保护层的折射率自下而上依次减小；
具体的，在晶圆表面沉积钝化保护层，钝化保护层为多层膜结构，折射率为阶跃式渐变，底层贴近外延层的钝化膜层折射率最高，最外层的钝化膜层折射率最低。在本实施例中，钝化保护层为三层结构，三层结构的材质分别为Si3N4、Al2O3、SiO2的组合。其中，三层膜厚分别为780 Å、890 Å、1079 Å。630nm波长对应的折射率分别为2.02、1.77、1.46。其中，光取出效率提升从现有的百分之九十三提升至百分之九十七，提升的效率为百分之四。具体结果如下：表1为三层膜厚的具体情况：
沉积方式可选电子束蒸发镀膜E-gun、磁控溅射镀膜Sputter、等离子体增强化学气相沉积PECVD、原子层沉积ALD，当切割道宽度缩窄道接近<5μm时，优选原子层沉积ALD或ALD与其它镀膜方式的组合，以便提高侧壁镀膜质量。
步骤S04，在所述钝化保护层表面暴露出预设的P电极窗口区域，利用去除法去除所述P电极窗口区域的所述钝化保护层50，在去除所述钝化保护层50的所述P电极窗口区域沉积P型电极层60，以使所述P型电极层与所述P型层接触；
具体的，在上述钝化保护层表面旋涂光刻胶、曝光、显影后露出预设的P电极窗口区域，湿法或干法蚀刻去除P电极窗口区域的钝化保护层，以便P电极和晶圆的P型层接触。在光刻胶图形上蒸镀P电极金属，金属材料为Cr、Ti、Ni、Pt、Au、AuBe、AuZn、Al、AuCu等金属或其组合。Lift-off剥离，去除光刻胶及光刻胶上方的金属层，仅保留P电极窗口区域的金属层，完成P电极制作。
步骤S05，研磨所述晶圆的下表面，以使所述晶圆减薄，在所述晶圆的下表面沉积N型电极层70；
具体的，将N型GaAs衬底研磨减薄，经过蒸镀、退火制作背电极(N型电极层)，N型电极层金属材料为Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn等金属或其组合。此时LED晶圆上各LED芯片处于共N不共P的半分离状态，可以进行光电参数的点测。
步骤S06，利用切割法切割所述晶圆的下表面形成多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
具体的，将晶圆从背面切开，获得分立的LED芯片。切割方式可以选择刀轮切割或激光表切。切割深度最大达到超窄切割道的底部，以免损伤正面的外延层和侧壁钝化保护层。当切割深度未达到超窄切割道的底部时，由于有部分GaAs衬底未断开，需要增加一步劈裂。
实施例三
所示为本发明第三实施例中的一种GaAs基LED芯片的制备方法，所述方法包括以下步骤：
步骤S01， 提供一衬底10，在所述衬底10上依次沉积N型层20、量子阱有源层30、及P型层40以形成晶圆；
具体的，衬底10为N型GaAs衬底，在N型GaAs衬底上依次生长N型层、量子阱有源层、P型层等LED功能层。其中，N型层可以包含GaAs缓冲层、DBR反射镜层、N型AlGaInP或AlGaInAs电流扩展层、N型AlGaInP或AlGaInAs限制层等。P型层可以包含P型AlGaInP或AlGaInAs限制层、P型AlGaInP或AlGaInAs电流扩展层、P型GaP窗口层、ITO电流扩展层等。AlGaInP是指AlxGayIn(1-x-y)P材料，AlGaInAs是指AlxGayIn(1-x-y)As材料，各功能层组分x和y可以根据需要分别进行调整
步骤S02，在所述晶圆上表面利用旋涂光刻胶，以使所述光刻胶形成预设的切割道掩膜图形，利用干法蚀刻在所述切割道掩膜图形上蚀刻出多个第一切割道，以将所述晶圆的上表面分割为多个沉积区；
具体的，在晶圆表面旋涂光刻胶，光刻形成预设的切割道掩膜图形，再通过干法蚀刻蚀刻出超窄切割道，切割道宽度为1至10μm，干法蚀刻方式优选侧壁垂直度较好的ICP蚀刻。干法蚀刻完成后去胶、清洗晶圆。
步骤S03，在所述晶圆的所述沉积区上沉积钝化保护层50，所述钝化保护层50为多层膜结构，所述钝化保护层50的折射率为阶跃式渐变，以使所述钝化保护层的折射率自下而上依次减小；
具体的，在晶圆表面沉积钝化保护层，钝化保护层为多层膜结构，折射率为阶跃式渐变，底层贴近外延层的钝化膜层折射率最高，最外层的钝化膜层折射率最低。钝化保护层为五层结构，五层结构的材质分别为TiO2、Ti3O5、Si3N4、Al2O3、SiO2、MgF2的组合。其中，五层膜厚分别为633 Å 、780 Å、890 Å、1079 Å、1141 Å。630nm波长对应的折射率分别为2.49、2.02、1.77、1.46、1.38。其中，光取出效率提升为从现有的百分之九十三，提升至百分之九十八点四，提升的效率为百分之五点四。
具体结果如下：表2为五层膜厚的具体情况：
沉积方式可选电子束蒸发镀膜E-gun、磁控溅射镀膜Sputter、等离子体增强化学气相沉积PECVD、原子层沉积ALD，当切割道宽度缩窄道接近<5μm时，优选原子层沉积ALD或ALD与其它镀膜方式的组合，以便提高侧壁镀膜质量。
步骤S04，在所述钝化保护层表面暴露出预设的P电极窗口区域，利用去除法去除所述P电极窗口区域的所述钝化保护层50，在去除所述钝化保护层50的所述P电极窗口区域沉积P型电极层60，以使所述P型电极层与所述P型层接触；
具体的，在上述钝化保护层表面旋涂光刻胶、曝光、显影后露出预设的P电极窗口区域，湿法或干法蚀刻去除P电极窗口区域的钝化保护层，以便P电极和晶圆的P型层接触。在光刻胶图形上蒸镀P电极金属，金属材料为Cr、Ti、Ni、Pt、Au、AuBe、AuZn、Al、AuCu等金属或其组合。Lift-off剥离，去除光刻胶及光刻胶上方的金属层，仅保留P电极窗口区域的金属层，完成P电极制作。
步骤S05，研磨所述晶圆的下表面，以使所述晶圆减薄，在所述晶圆的下表面沉积N型电极层70；
具体的，将N型GaAs衬底研磨减薄，经过蒸镀、退火制作背电极(N型电极层)，N型电极层金属材料为Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn等金属或其组合。此时LED晶圆上各LED芯片处于共N不共P的半分离状态，可以进行光电参数的点测。
步骤S06，利用切割法切割所述晶圆的下表面形成多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
具体的，将晶圆从背面切开，获得分立的LED芯片。切割方式可以选择刀轮切割或激光表切。切割深度最大达到超窄切割道的底部，以免损伤正面的外延层和侧壁钝化保护层。当切割深度未达到超窄切割道的底部时，由于有部分GaAs衬底未断开，需要增加一步劈裂。
综上，本发明上述实施例当中的GaAs基LED芯片及制备方法，将GaAs衬底的垂直结构LED芯片通常采用刀轮切割工艺进行了变更，引入了正面干法蚀刻制作超窄切割道、沉积钝化保护层。并将常用的从晶圆正面切割变更为从晶圆背面切割。钝化保护层设置为多层增透膜结构，折射率为阶跃式渐变，底层贴近外延层的钝化膜层折射率最高，最外层的钝化膜层折射率最低。解决半导体材料与空气之间存在巨大折射率差异导致光取出效率低的问题，即光的全反射现象导致光取出效率低的问题。一方面可以降低切割引起的发光区面积损失，提高单片产出LED芯片数量。另一方面提出了在LED外延层侧壁制作钝化保护层的简便工艺方法，可以对LED芯片外延层侧壁起到完整保护。同时，钝化保护层为多层增透膜结构，具有提高光取出效率的作用。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围为的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围为。因此，本发明专利的保护范围为应以所附权利要求为准。
Claims (10)
1.一种GaAs基LED芯片，其特征在于，包括衬底及依次沉积在所述衬底上的N型层、量子阱有源层、及P型层，以形成晶圆；
所述晶圆上表面开设有多个第一切割道，以将所述晶圆的上表面分割为多个沉积区，在所述沉积区依次沉积钝化保护层和P型电极层，其中，所述钝化保护层为多层膜结构，所述钝化保护层的折射率自下而上依次降低，所述钝化保护层上开设有预设的P电极窗口区域，所述P型电极层沉积于所述P电极窗口区域内，以使所述P型电极层与所述P型层接触；
在所述晶圆的另一侧设置有N型电极层，在所述晶圆的下表面开设多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
2.根据权利要求1所述的GaAs基LED芯片，其特征在于，所述N型层由GaAs缓冲层、DBR反射镜层、N型AlGaInP电流扩展层、N型AlGaInAs电流扩展层、N型AlGaInP限制层以及N型AlGaInAs限制层中的一种或多种组合形成；
所述P型层由P型AlGaInP限制层、P型AlGaInAsP限制层、P型AlGaInP电流扩展层、P型AlGaInAs电流扩展层、P型GaP窗口层、及ITO电流扩展层中的一种或多种组合形成。
3.根据权利要求1所述的GaAs基LED芯片，其特征在于，所述钝化保护层的材质为TiO2、Ti3O5、Si3N4、Al2O3、SiO2、MgF2中的一种或多种组合形成。
4.根据权利要求1所述的GaAs基LED芯片，其特征在于，所述第一切割道的尺寸范围为1μm ~10μm，所述钝化保护层为多层膜结构。
5.根据权利要求1所述的GaAs基LED芯片，其特征在于，所述N型电极层由Ti、Ni、Au、AuGe、AuGeNi、Pt、Sn中的一种或多种组合形成，所述P型电极层由Cr、Ti、Ni、Pt、Au、AuBe、AuZn、Al、AuCu中的一种或多种组合形成。
6.一种如权利要求1-5任一项所述的GaAs基LED芯片的制备方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次沉积N型层、量子阱有源层、及P型层以形成晶圆；
在所述晶圆上表面利用旋涂光刻胶，以使所述光刻胶形成预设的切割道掩膜图形，利用干法蚀刻在所述切割道掩膜图形上蚀刻出多个第一切割道，以将所述晶圆的上表面分割为多个沉积区；
在所述晶圆的所述沉积区上沉积钝化保护层，所述钝化保护层为多层膜结构，所述钝化保护层的折射率为阶跃式渐变，以使所述钝化保护层的折射率自下而上依次减小；
在所述钝化保护层表面暴露出预设的P电极窗口区域，利用去除法去除所述P电极窗口区域的所述钝化保护层，在去除所述钝化保护层的所述P电极窗口区域沉积P型电极层，以使所述P型电极层与所述P型层接触；
研磨所述晶圆的下表面，以使所述晶圆减薄，在所述晶圆的下表面沉积N型电极层；
利用切割法切割所述晶圆的下表面形成多个第二切割道，所述第一切割道与所述第二切割道一一对应相通，以使所述晶圆分割为若干芯片。
7.根据权利要求6所述的GaAs基LED芯片的制备方法，其特征在于，所述钝化保护层沉积方式为电子束蒸发镀膜E-gun、或磁控溅射镀膜Sputter。
8.根据权利要求6所述的GaAs基LED芯片的制备方法，其特征在于，在衬底的下表面沉积N型电极层的步骤之后，所述方法还包括：
利用测试设备对所述晶圆进行光电参数的点测。
9.根据权利要求6所述的GaAs基LED芯片的制备方法，其特征在于，当所述第一切割道小于5μm时，利用原子层沉积ALD对所述第一切割道的侧壁进行镀膜。
10.一种LED，其特征在于，包括如权利要求1-5任一项所述的GaAs基LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819918.8A CN116544322A (zh) | 2023-07-06 | 2023-07-06 | 一种GaAs基LED芯片、制备方法及LED |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819918.8A CN116544322A (zh) | 2023-07-06 | 2023-07-06 | 一种GaAs基LED芯片、制备方法及LED |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116544322A true CN116544322A (zh) | 2023-08-04 |
Family
ID=87458228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310819918.8A Pending CN116544322A (zh) | 2023-07-06 | 2023-07-06 | 一种GaAs基LED芯片、制备方法及LED |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116544322A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143772A1 (en) * | 2002-01-30 | 2003-07-31 | United Epitaxy Co., Ltd. | High efficiency light emitting diode and method of making the same |
| CN101859852A (zh) * | 2010-05-13 | 2010-10-13 | 厦门市三安光电科技有限公司 | 提高铝镓铟磷系发光二极管产能的制作工艺 |
| CN102779911A (zh) * | 2012-04-09 | 2012-11-14 | 厦门市三安光电科技有限公司 | 一种垂直结构氮化镓基发光元件的制作方法 |
| CN102881783A (zh) * | 2012-10-11 | 2013-01-16 | 施科特光电材料(昆山)有限公司 | 一种深刻蚀切割发光二极管芯片的方法 |
| CN105789404A (zh) * | 2016-03-16 | 2016-07-20 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管芯片及其制备方法 |
| CN106449931A (zh) * | 2016-10-31 | 2017-02-22 | 江苏新广联半导体有限公司 | 一种led倒装芯片的钝化沉积方法 |
| CN106653960A (zh) * | 2016-11-24 | 2017-05-10 | 华灿光电（浙江）有限公司 | 一种高亮度发光二极管的芯片及其制造方法 |
| CN214280004U (zh) * | 2020-11-04 | 2021-09-24 | 山西中科潞安紫外光电科技有限公司 | 一种正装紫外led芯片 |
| CN114725269A (zh) * | 2022-03-03 | 2022-07-08 | 广州市众拓光电科技有限公司 | 一种垂直结构led芯片及其制备方法 |
-
2023
- 2023-07-06 CN CN202310819918.8A patent/CN116544322A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030143772A1 (en) * | 2002-01-30 | 2003-07-31 | United Epitaxy Co., Ltd. | High efficiency light emitting diode and method of making the same |
| CN101859852A (zh) * | 2010-05-13 | 2010-10-13 | 厦门市三安光电科技有限公司 | 提高铝镓铟磷系发光二极管产能的制作工艺 |
| CN102779911A (zh) * | 2012-04-09 | 2012-11-14 | 厦门市三安光电科技有限公司 | 一种垂直结构氮化镓基发光元件的制作方法 |
| CN102881783A (zh) * | 2012-10-11 | 2013-01-16 | 施科特光电材料(昆山)有限公司 | 一种深刻蚀切割发光二极管芯片的方法 |
| CN105789404A (zh) * | 2016-03-16 | 2016-07-20 | 华灿光电(苏州）有限公司 | 一种GaN基发光二极管芯片及其制备方法 |
| CN106449931A (zh) * | 2016-10-31 | 2017-02-22 | 江苏新广联半导体有限公司 | 一种led倒装芯片的钝化沉积方法 |
| CN106653960A (zh) * | 2016-11-24 | 2017-05-10 | 华灿光电（浙江）有限公司 | 一种高亮度发光二极管的芯片及其制造方法 |
| CN214280004U (zh) * | 2020-11-04 | 2021-09-24 | 山西中科潞安紫外光电科技有限公司 | 一种正装紫外led芯片 |
| CN114725269A (zh) * | 2022-03-03 | 2022-07-08 | 广州市众拓光电科技有限公司 | 一种垂直结构led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150380609A1 (en) | Light Emitter With Coating Layers | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| JP5728116B2 (ja) | Ｌｅｄ素子及びその製造方法 | |
| US20130330866A1 (en) | Light emitting device and fabrication method thereof | |
| US20090057700A1 (en) | Light emitting element and a manufacturing method thereof | |
| CN103474519B (zh) | 发光二极管的制备方法 | |
| US6759685B2 (en) | High-brightness light emitting diode | |
| CN102290505B (zh) | GaN基发光二极管芯片及其制造方法 | |
| US20120112218A1 (en) | Light Emitting Diode with Polarized Light Emission | |
| CN111933765B (zh) | 微型发光二极管及制作方法，微型led显示模块及制作方法 | |
| KR101645738B1 (ko) | 반도체 발광 다이오드 및 반도체 발광 다이오드의 제조 방법 | |
| KR20090027220A (ko) | 반도체발광소자 및 제조방법 | |
| CN112510126B (zh) | 深紫外发光二极管及其制造方法 | |
| TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
| CN211182231U (zh) | 一种紫外发光二极管 | |
| CN113394656A (zh) | 一种vcsel的制备方法 | |
| CN112234129A (zh) | 微型发光二极管阵列及其制备方法 | |
| CN116544322A (zh) | 一种GaAs基LED芯片、制备方法及LED | |
| US20190027648A1 (en) | Light emitting diode and method of fabricating the same | |
| KR100650990B1 (ko) | 질화물 반도체 발광 다이오드 및 그의 제조 방법 | |
| CN110649130B (zh) | 一种紫外发光二极管及其制备方法 | |
| CN113488569B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| KR101507127B1 (ko) | 패턴된 기판 및 질화물 반도체층 제조방법 | |
| US20170352784A1 (en) | Light-emitting diode with multiple n contact structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |