CN114725269A - 一种垂直结构led芯片及其制备方法 - Google Patents
一种垂直结构led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114725269A CN114725269A CN202210218688.5A CN202210218688A CN114725269A CN 114725269 A CN114725269 A CN 114725269A CN 202210218688 A CN202210218688 A CN 202210218688A CN 114725269 A CN114725269 A CN 114725269A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- led chip
- gan
- current blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 230000000903 blocking effect Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000001259 photo etching Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims description 29
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- 229910052804 chromium Inorganic materials 0.000 claims description 14
- 238000005566 electron beam evaporation Methods 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000007788 roughening Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001017 electron-beam sputter deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000007771 core particle Substances 0.000 abstract description 7
- 238000004140 cleaning Methods 0.000 description 15
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000008367 deionised water Substances 0.000 description 6
- 229910021641 deionized water Inorganic materials 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004506 ultrasonic cleaning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LCGLNKUTAGEVQW-UHFFFAOYSA-N Dimethyl ether Chemical compound COC LCGLNKUTAGEVQW-UHFFFAOYSA-N 0.000 description 3
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及LED芯片制造技术领域，具体涉及一种垂直结构LED芯片及其制备方法。垂直结构LED芯片从下向上依次包括导电衬底、第二金属键合层、第一金属键合层、第二金属反射层、电流阻挡层、第一金属反射层、p‑GaN层、InGaN/GaN多量子阱层、n‑GaN层、钝化层和N电极；电流阻挡层与p‑GaN层接触；第一金属反射层位于电流阻挡层内部与p‑GaN层接触形成欧姆接触，与电流阻挡层底部平齐；第二金属反射层覆盖在电流阻挡层和第一金属反射层的表面，并与第一金属键合层连接形成电导通。通过引入第二金属反射层，增加芯粒边缘反射出光，提升芯粒出光效率。本发明只作业三道光刻，将垂直结构LED芯片的对位标记点、电流阻挡层、金属反射层在一道光刻制备，有效降低产品的制备成本和周期。
Description
技术领域
本发明涉及LED芯片制造技术领域，具体涉及一种垂直结构LED芯片及其制备方法。
背景技术
随着LED行业的不断发展，LED的应用场景从低光通量室内照明逐步拓展，目前已经广泛应用于户外显示屏、交通信号灯、车灯、液晶屏背光源等领域。随着LED应用领域的拓展和技术的发展，市场对于LED性价比的期待也逐步提高，降低生产成本是提升LED性价比的有效途径。LED芯片一般包括正装结构、倒装结构和垂直结构。垂直结构LED芯片相较于正装结构和倒装结构的芯片有如下的优点：芯片的电极位于外延层两端，使得电流几乎垂直穿过外延层，避免了正装结构电流拥挤的问题，提高了出光效率；采用硅衬底金属键合工艺，充分提高了芯片的散热性能；原衬底去除工艺，解决了倒装结构蓝宝石衬底吸光的问题，提升了芯片的出光效率。
由于垂直结构LED芯片的诸多优点，LED照明在高光效及大功率应用方面取得了更进一步的发展。但是当前垂直结构LED的制备过程中，为了确保生产过程自动化作业、提升P面出光反射率、优化电流拓展、保证产品良率及老化等特性，需作业5道及以上光刻，工艺操作极其麻烦且成本很高。另外，垂直结构金属反射层为金属Ag，为了避免Ag迁移导致产品失效等问题，通常需设置Ag反射镜，但Ag反射镜的存在使芯粒边缘反射率偏低，导致产品边缘出光较弱。
因此，提供一种可降低垂直结构LED成本、改善垂直结构LED边缘反射出光的芯片及其制备方法具有重要的意义。
发明内容
有鉴于此，有必要针对上述的问题，提供一种垂直结构LED芯片及其制备方法。通过对芯片结构设计及制备工艺的调整，有效降低产品的制备成本、缩短产品周期、提升产品出光效率、避免产品良率下降等问题。
为实现上述目的，本发明采取以下的技术方案：
第一方面，本发明提供一种垂直结构LED芯片，从下向上依次包括导电衬底、第二金属键合层、第一金属键合层、第二金属反射层、电流阻挡层、第一金属反射层、p-GaN层、InGaN/GaN多量子阱层、n-GaN层、钝化层和N电极；所述电流阻挡层与所述p-GaN层接触；所述第一金属反射层位于所述电流阻挡层内部与所述p-GaN层接触形成欧姆接触，并与所述电流阻挡层底部平齐；所述第二金属反射层覆盖在所述电流阻挡层和所述第一金属反射层的表面，并与所述第一金属键合层连接形成电导通。
进一步地，所述导电衬底为导电硅。
进一步地，所述第二金属键合层为Cr、Ti、Ni、Al、Pt、Sn和Au中的一种或几种组合，第二金属键合层总厚度为1μm-4μm。
优选地，所述第二金属键合层中Au厚度为200nm-1000nm。
进一步地，所述第一金属键合层为Cr、Ti、Ni、Al、Pt、Sn和Au中的一种或几种组合，第一金属键合层总厚度为2μm-6μm。
进一步地，所述第二金属反射层为Ag、Au、Al、Cr、Ti、Pt、Ni中的一种或几种组合，第二金属反射层总厚度为100nm-200nm。
优选地，所述第二金属反射层中Cr或Ti的厚度为0.1nm-0.5nm。
进一步地，所述电流阻挡层为SiO2，厚度为600nm-1000nm。
进一步地，所述第一金属反射层为Ag、Ni中的一种或两种组合，第一金属反射层总厚度为100nm-200nm。
进一步的，所述钝化层为SiO2或Si3N4，厚度为200nm～600nm。
进一步的，所述N电极为Cr、Al、Ni、Pt、Au复合金属电极，总厚度为2500nm～3000nm。
第二方面，本发明提供一种垂直结构LED芯片的制备方法，包括以下步骤：
步骤一，在外延衬底上依次生长缓冲层、n-GaN层、InGaN/GaN多量子阱层和p-GaN层，形成LED外延片；
步骤二，在LED外延片表面沉积SiO2；进行负胶光刻，制备电流阻挡层图案，并采用湿法腐蚀法制作电流阻挡层；
步骤三，利用电子束蒸镀或溅射的方法，在LED外延片表面沉积第一金属反射层，第一金属反射层与电流阻挡层表面平齐；完成后退火，制备形成欧姆接触、第一金属反射层、光刻对位MARK点；
步骤四，利用电子束蒸镀或溅射方式在步骤三制备的第一金属反射层和电流阻挡层表面沉积第二金属反射层，然后再沉积第一金属键合层；
步骤五，选择一导电衬底，在其表面沉积第二金属键合层；
步骤六，将第一金属键合层和第二金属键合层对准进行键合；
步骤七，通过研磨减薄、化学腐蚀以及采用电感耦合等离子刻蚀的方法去除所述外延衬底和缓冲层；
步骤八，采用ICP机台干法刻蚀出芯粒切割道；
步骤九，对步骤八处理后的芯片表面进行粗糙化处理；
步骤十，在步骤九处理后的芯片表面沉积钝化层，使用光刻的方法制作出电极图案，使用电子束蒸镀或者溅射的方法制作N电极，得到垂直结构LED芯片。
本发明的有益效果为：
(1)本发明提供的垂直结构LED芯片中引入第二金属反射层，与电流阻挡层形成ODR反射层，同时第二金属反射层可覆盖到芯粒边缘及切割道区域，增加芯粒边缘反射出光，提升芯粒出光效率。
(2)本发明制备的垂直结构LED芯片制备方法中只作业三道光刻，将垂直结构LED芯片的对位标记点、电流阻挡层、金属反射层在一道光刻制备，有效降低产品的制备成本、缩短产品周期；本发明制备方法中芯片切割道刻蚀的是电流阻挡钝化层，可避免现有技术中金属反射层刻蚀后金属颗粒附着芯粒侧壁处理不净，导致产品良率下降的问题，有效提高了产品的IR良率稳定性。
附图说明
图1为本发明实施例1中制备所得LED芯片的剖视图；
图2为本发明实施例1中第一道光刻制备LED芯片俯视图；
图3为本发明实施例1中第一道光刻制备LED光刻对位MARK图；
图4为对比例1中制备所得LED芯片的剖视图。
图中：1-导电衬底；2-第二金属键合层；3-第一金属键合层；4-第二金属反射层；5-电流阻挡层；6-第一金属反射层；7-p-GaN层；8-InGaN/GaN多量子阱层；9-n-GaN层；10-钝化层；11-N电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明的技术方案作进一步清楚、完整地描述。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
一种垂直结构LED芯片，如图1所示，从下向上依次包括导电衬底1、第二金属键合层2、第一金属键合层3、第二金属反射层4、电流阻挡层5、第一金属反射层6、p-GaN层7、InGaN/GaN多量子阱层8、n-GaN层9、钝化层10和N电极11；所述电流阻挡层5与所述p-GaN层7接触；所述第一金属反射层6位于所述电流阻挡层5内部与所述p-GaN层7接触形成欧姆接触，并与所述电流阻挡层5底部平齐；所述第二金属反射4层覆盖在所述电流阻挡层5和所述第一金属反射层6的表面，并与所述第一金属键合层3连接形成电导通。
其中，所述导电衬底1为导电硅衬底，厚度为500μm；所述第二金属键合层2和第一金属键合层3均为Cr、Al、Ti、Pt、Ni、Au复合金属层，厚度均为2000nm；所述第二金属反射层4为Ti、Ag、Pt、Au组合结构，Ti的厚度为0.5nm，Ag的厚度为100nm，Pt的厚度为30nm，Au的厚度为50nm；所述电流阻挡层5为SiO2，厚度为600nm；所述第一金属反射层6为Ag和Ni组合，第一金属反射层6总厚度为100nm。所述钝化层10为SiO2，厚度为600nm；所述N电极11为Cr、Al、Ni、Pt、Au复合金属电极，总厚度为2500nm。
其中，p-GaN层7、InGaN/GaN多量子阱层8、n-GaN层9为本领域技术人员常规选择即可，本发明实施例不做特别限定。
上述垂直结构LED芯片的制备方法包括以下步骤：
步骤一，采用MOCVD设备在外延衬底上依次生长缓冲层、n-GaN层9、InGaN/GaN多量子阱层8和p-GaN层7，形成LED外延片；
将得到的LED外延片先后放入含有丙酮和异丙酮的有机清洗槽中各清洗5min，然后放入去离子水清洗槽中超声清洗10min，接着放入酸清洗槽中，在SPM(H2SO4、H2O2和H2O的混合液)中超声清洗10min，再放入去离子水清洗槽中超声清洗10min。最后将LED外延片放在旋干机中旋干，同时加入热N2吹干。
步骤二，在LED外延片表面沉积SiO2；进行负胶光刻，制备电流阻挡层图案，并采用湿法腐蚀法制作电流阻挡层5；
步骤三，利用电子束蒸镀或溅射的方法，在LED外延片表面沉积第一金属反射层6，第一金属反射层6与电流阻挡层5表面平齐；完成后退火，制备形成欧姆接触、第一金属反射层、光刻对位MARK点；芯粒发光区如图2所示，MARK区如图3所示；
步骤四，利用电子束蒸镀或溅射方式在步骤三制备的第一金属反射层6和电流阻挡层5表面沉积第二金属反射层4，然后再沉积第一金属键合层3；
步骤五，选择一导电衬底1，在其表面沉积第二金属键合层2；
步骤六，将第一金属键合层3和第二金属键合层2对准进行键合；
步骤七，通过研磨减薄、化学腐蚀以及采用电感耦合等离子刻蚀的方法去除所述外延衬底和缓冲层；
步骤八，采用ICP机台干法刻蚀出芯粒切割道，刻蚀至电流阻挡层5；
步骤九，对步骤八处理后的芯片表面进行粗糙化处理；粗化处理的方式为使用百分比浓度为7.5％，温度为80℃的KOH水溶液处理；
步骤十，在步骤九处理后的芯片表面沉积钝化层10，使用光刻的方法制作出电极图案，使用电子束蒸镀或者溅射的方法制作N电极11，得到垂直结构LED芯片。
实施例2
一种垂直结构LED芯片，如图1所示，从下向上依次包括导电衬底1、第二金属键合层2、第一金属键合层3、第二金属反射层4、电流阻挡层5、第一金属反射层6、p-GaN层7、InGaN/GaN多量子阱层8、n-GaN层9、钝化层10和N电极11；所述电流阻挡层5与所述p-GaN层7接触；所述第一金属反射层6位于所述电流阻挡层5内部与所述p-GaN层7接触形成欧姆接触，并与所述电流阻挡层5底部平齐；所述第二金属反射4层覆盖在所述电流阻挡层5和所述第一金属反射层6的表面，并与所述第一金属键合层3连接形成电导通。
其中，所述导电衬底1为导电硅衬底，厚度为500μm；所述第二金属键合层2和第一金属键合层3均为Cr、Al、Ti、Pt、Ni、Sn、Au复合金属层，厚度均为5000nm；所述第二金属反射层4为Ni、Pt和Ag组合结构，Pt的厚度为50nm，Ag的厚度为100nm，Ni的厚度为0.1nm；所述电流阻挡层5为SiO2，厚度为800nm；所述第一金属反射层6为Ag和Ni组合，第一金属反射层6总厚度为200nm。所述钝化层10为Si3N4，厚度为200nm；所述N电极11为Cr、Al、Ni、Pt、Au复合金属电极，总厚度为3000nm。
其中，p-GaN层7、InGaN/GaN多量子阱层8、n-GaN层9为本领域技术人员常规选择即可，本发明实施例不做特别限定。
上述垂直结构LED芯片的制备方法包括以下步骤：
步骤一，采用MOCVD设备在外延衬底上依次生长缓冲层、n-GaN层9、InGaN/GaN多量子阱层8和p-GaN层7，形成LED外延片；
将得到的LED外延片先后放入含有丙酮和异丙酮的有机清洗槽中各清洗5min，然后放入去离子水清洗槽中超声清洗10min，接着放入酸清洗槽中，在SPM(H2SO4、H2O2和H2O的混合液)中超声清洗10min，再放入去离子水清洗槽中超声清洗10min。最后将LED外延片放在旋干机中旋干，同时加入热N2吹干。
步骤二，在LED外延片表面沉积SiO2；进行负胶光刻，制备电流阻挡层图案，并采用湿法腐蚀法制作电流阻挡层5；
步骤三，利用电子束蒸镀或溅射的方法，在LED外延片表面沉积第一金属反射层6，第一金属反射层6与电流阻挡层5表面平齐；完成后退火，制备形成欧姆接触、金属反射层、光刻对位MARK点；芯粒发光区如图2所示，MARK区如图3所示；
步骤四，利用电子束蒸镀或溅射方式在步骤三制备的第一金属反射层6和电流阻挡层5表面沉积第二金属反射层4，然后再沉积第一金属键合层3；
步骤五，选择一导电衬底1，在其表面沉积第二金属键合层2；
步骤六，将第一金属键合层3和第二金属键合层2对准进行键合；
步骤七，通过研磨减薄、化学腐蚀以及采用电感耦合等离子刻蚀的方法去除所述外延衬底和缓冲层；
步骤八，采用ICP机台干法刻蚀出芯粒切割道，刻蚀至电流阻挡层5；
步骤九，对步骤八处理后的芯片表面进行粗糙化处理；粗化处理的方式为使用百分比浓度为7.5％，温度为80℃的KOH水溶液处理；
步骤十，在步骤九处理后的芯片表面沉积钝化层10，使用光刻的方法制作出电极图案，使用电子束蒸镀或者溅射的方法制作N电极11，得到垂直结构LED芯片。
对比例1
一种垂直结构LED芯片，其结构与实施例1的区别在于，不包括第二金属反射层4。如图4所示，对比例1的垂直结构LED芯片从下至上包括导电衬底1、第二金属键合层2、第一金属键合层3、第一金属反射层6、电流阻挡层5、p-GaN层7、InGaN/GaN多量子阱层8、n-GaN层9、钝化层10和N电极11。
上述垂直结构LED芯片的制备方法包括以下步骤：
步骤一，采用MOCVD设备在外延衬底上依次生长缓冲层、n-GaN层9、InGaN/GaN多量子阱层8和p-GaN层7，形成LED外延片；
将得到的LED外延片先后放入含有丙酮和异丙酮的有机清洗槽中各清洗5min，然后放入去离子水清洗槽中超声清洗10min，接着放入酸清洗槽中，在SPM(H2SO4、H2O2和H2O的混合液)中超声清洗10min，再放入去离子水清洗槽中超声清洗10min。最后将LED外延片放在旋干机中旋干，同时加入热N2吹干。
步骤二，在LED外延片表面作业光刻及ICP刻蚀，在外延片表面制备得到光刻对位MARK点。
步骤三，在步骤二所得外延片上作业光刻及ICP刻蚀，在外延片表面制备得到图形化电流阻挡层5。
步骤四，在步骤三所得外延片表面沉积第一金属反射层，第一金属反射层结构为Ni、Ag复合金属结构，厚度为150nm；沉积完成后进行退火形成欧姆接触，之后作业光刻及湿法腐蚀，在外延片表面制备得到图形化的第一金属反射层6。
步骤五，在步骤四所得外延片表面沉积第一金属键合层3。
步骤六，选择一导电衬底1，在其表面沉积第二金属键合层2；
步骤七，将第一金属键合层3和第二金属键合层2对准进行键合；
步骤八，通过研磨减薄、化学腐蚀以及采用电感耦合等离子刻蚀的方法去除所述外延衬底和缓冲层；
步骤九，对步骤八处理后的芯片表面进行粗糙化处理；粗化处理的方式为使用百分比浓度为7.5％，温度为80℃的KOH水溶液处理；
步骤十，采用ICP机台干法刻蚀出芯粒切割道，刻蚀第一金属键合层3；
步骤十一，在步骤九处理后的芯片表面沉积钝化层10，使用光刻的方法制作出电极图案，使用电子束蒸镀或者溅射的方法制作N电极11，得到垂直结构LED芯片。
将实施例1-2与对比例1制备的芯片进行流片验证，多轮测试结果显示，与对比例1相比，实施例1～2的芯片生产周期缩短约10％，成本降低约10％，整体IR良率提升约3％，出光效率提升约2％。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种垂直结构LED芯片，其特征在于，从下向上依次包括导电衬底、第二金属键合层、第一金属键合层、第二金属反射层、电流阻挡层、第一金属反射层、p-GaN层、InGaN/GaN多量子阱层、n-GaN层、钝化层和N电极；所述电流阻挡层与所述p-GaN层接触；所述第一金属反射层位于所述电流阻挡层内部与所述p-GaN层接触形成欧姆接触，并与所述电流阻挡层底部平齐；所述第二金属反射层覆盖在所述电流阻挡层和所述第一金属反射层的表面，并与所述第一金属键合层连接形成电导通。
2.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二金属键合层为Cr、Ti、Ni、Al、Pt、Sn和Au中的一种或几种组合，第二金属键合层总厚度为1μm-4μm。
3.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第一金属键合层为Cr、Ti、Ni、Al、Pt、Sn和Au中的一种或几种组合，第一金属键合层总厚度为2μm-6μm。
4.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第二金属反射层为Ag、Au、Al、Cr、Ti、Ni中的一种或几种组合，第二金属反射层总厚度为100nm-200nm。
5.根据权利要求4所述的垂直结构LED芯片，其特征在于，所述第二金属反射层中Cr或Ti的厚度为0.1nm-0.5nm。
6.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述电流阻挡层为SiO2，厚度为600nm-1000nm。
7.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述第一金属反射层为Ag、Ni中的一种或两种组合，第一金属反射层总厚度为100nm-200nm。
8.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述钝化层为SiO2或Si3N4，厚度为200nm～600nm。
9.根据权利要求1所述的垂直结构LED芯片，其特征在于，所述N电极为Cr、Al、Ni、Pt、Au复合金属电极，总厚度为2500nm～3000nm。
10.权利要求1～9任意一项所述垂直结构LED芯片的制备方法，包括以下步骤：
步骤一，在外延衬底上依次生长缓冲层、n-GaN层、InGaN/GaN多量子阱层和p-GaN层，形成LED外延片；
步骤二，在LED外延片表面沉积SiO2；进行负胶光刻，制备电流阻挡层图案，并采用湿法腐蚀法制作电流阻挡层；
步骤三，利用电子束蒸镀或溅射的方法，在LED外延片表面沉积第一金属反射层，第一金属反射层与电流阻挡层表面平齐；完成后退火，制备形成欧姆接触、第一金属反射层、光刻对位MARK点；
步骤四，利用电子束蒸镀或溅射方式在步骤三制备的第一金属反射层和电流阻挡层表面沉积第二金属反射层，然后再沉积第一金属键合层；
步骤五，选择一导电衬底，在其表面沉积第二金属键合层；
步骤六，将第一金属键合层和第二金属键合层对准进行键合；
步骤七，通过研磨减薄、化学腐蚀以及采用电感耦合等离子刻蚀的方法去除所述外延衬底和缓冲层；
步骤八，采用ICP机台干法刻蚀出芯粒切割道；
步骤九，对步骤八处理后的芯片表面进行粗糙化处理；
步骤十，在步骤九处理后的芯片表面沉积钝化层，使用光刻的方法制作出电极图案，使用电子束蒸镀或者溅射的方法制作N电极，得到垂直结构LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210218688.5A CN114725269A (zh) | 2022-03-03 | 2022-03-03 | 一种垂直结构led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210218688.5A CN114725269A (zh) | 2022-03-03 | 2022-03-03 | 一种垂直结构led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114725269A true CN114725269A (zh) | 2022-07-08 |
Family
ID=82238600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210218688.5A Pending CN114725269A (zh) | 2022-03-03 | 2022-03-03 | 一种垂直结构led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725269A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544322A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种GaAs基LED芯片、制备方法及LED |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
-
2022
- 2022-03-03 CN CN202210218688.5A patent/CN114725269A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544322A (zh) * | 2023-07-06 | 2023-08-04 | 江西兆驰半导体有限公司 | 一种GaAs基LED芯片、制备方法及LED |
| CN116565103A (zh) * | 2023-07-06 | 2023-08-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
| CN116565103B (zh) * | 2023-07-06 | 2023-09-08 | 镭昱光电科技(苏州)有限公司 | MicroLED微显示芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735185B2 (en) | Light emitting device and fabrication method thereof | |
| JP5859053B2 (ja) | 金属支持膜を使用した縦方向デバイスの製作方法 | |
| CN105185883B (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
| CN105702820B (zh) | 表面覆盖ITO的反极性AlGaInP基LED及其制造方法 | |
| KR100921457B1 (ko) | 수직 구조의 발광 다이오드 및 그 제조방법 | |
| KR101006139B1 (ko) | 질화물 반도체 발광 소자의 제조방법 | |
| CN205723599U (zh) | 表面覆盖ITO的反极性AlGaInP基LED | |
| KR101134810B1 (ko) | 발광소자 및 그 제조방법 | |
| CN114725269A (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN110993762B (zh) | 基于III族氮化物半导体的Micro-LED阵列器件及其制备方法 | |
| CN112018223B (zh) | 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法 | |
| CN106129224B (zh) | 一种水平电极倒装红光led芯片及其制备方法 | |
| CN105914269A (zh) | 一种具有透明扩展电极结构的发光二极管及其制备方法 | |
| CN114864778A (zh) | 一种垂直蓝光led芯片及其制备方法 | |
| CN111599910A (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN204991747U (zh) | 侧壁粗化的AlGaInP基LED | |
| CN108847438A (zh) | 一种led芯片及其制造方法 | |
| CN109378378B (zh) | 一种具有反射电极的垂直结构led芯片及其制备方法 | |
| CN109920893A (zh) | 一种具有良好电流扩展特性的反极性AlGaInP LED芯片及制备方法 | |
| CN104681678B (zh) | 一种双反射镜结构的发光二极管及其制造方法 | |
| CN214428644U (zh) | 台阶处双层保护的led芯片结构 | |
| CN212967738U (zh) | 一种垂直结构led芯片 | |
| CN106784223A (zh) | 发光二极管及其制作方法 | |
| JP4721691B2 (ja) | 発光素子およびその発光素子を用いた照明装置 | |
| CN217641379U (zh) | 一种垂直蓝光led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |