CN106415832A - 集成器件的重分布层(rdl)中的超环电感器 - Google Patents

集成器件的重分布层(rdl)中的超环电感器 Download PDF

Info

Publication number
CN106415832A
CN106415832A CN201580005211.7A CN201580005211A CN106415832A CN 106415832 A CN106415832 A CN 106415832A CN 201580005211 A CN201580005211 A CN 201580005211A CN 106415832 A CN106415832 A CN 106415832A
Authority
CN
China
Prior art keywords
layer
integrated device
coupled
metal
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580005211.7A
Other languages
English (en)
Inventor
S·顾
R·D·莱恩
U·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106415832A publication Critical patent/CN106415832A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一些特征涉及集成器件，该集成器件包括基板、耦合到该基板的数个金属层、耦合到该基板的数个介电层、耦合到这些金属层中的一者的第一金属重分布层、以及耦合到该第一金属重分布层的第二金属重分布层。第一和第二金属重分布层配置成在集成器件中操作为超环电感器。在一些实现中，集成器件还包括第三金属重分布层。第三金属重分布层耦合到第一和第二金属重分布层。第三金属重分布层是一通孔。在一些实现中，第一、第二和第三金属重分布层配置成在集成器件中作为超环电感器来操作。在一些实现中，第一、第二和第三重分布层形成了该超环电感器的绕组集。

Description

集成器件的重分布层(RDL)中的超环电感器
相关申请的交叉引用
本申请要求于2014年1月21日向美国专利商标局提交的美国非临时专利申请No.14/160,448的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
各种特征涉及集成器件的重分布层中的超环电感器。
背景技术
典型的管芯是通过在基板的顶上沉积数个金属层和数个介电层来制造的。该管芯通过使用晶片级封装(WLP)工艺来制造。图1解说了晶片的侧视图。具体而言，图1解说了晶片100的一部分的侧视图。晶片100包括数个金属层和介电层102、焊盘104、钝化层106、第一绝缘层108、第一金属层110、第二绝缘层112、和凸块下金属化(UBM)层114。图1还解说了晶片100上的焊球116。具体而言，焊球116耦合至UBM层114。焊盘104、第一金属层110和UBM层114是导电材料(例如，铜)。第一绝缘层108和第二绝缘层112是用于再钝化的聚酰亚胺层(PI)、聚苯并噁唑(PBO)或其他聚合物层。
在一些电子设计中，可以要求有电感器。在传统电子设计中，电感器可以被放置在封装之外。例如，包括管芯的封装可以被耦合到印刷电路板(PCB)。电感器可以被耦合到该PCB。由此，该电感器可以通过该PCB来被耦合到此包括管芯的封装。该办法的一个缺点是电感器可能远离管芯。在一些实例中，使电感器尽可能靠近管芯可能是理想和/或最优的。例如，使得电感器耦合到管芯和/或管芯封装而同时旁路掉PCB可能是理想和/或最优的。在一些实现中，将电感器置入管芯的金属和介电层中可能是合乎需要的。然而，此类方案会增加硅(Si)管芯面积，因为电感器可以引起与管芯的有源元件和/或电路的电磁干扰。
因此，需要有在集成器件(例如，管芯、管芯封装)中提供电感器(例如，超环电感器)的设计。
概述
本文中描述的各种特征、装置和方法提供了在集成器件的重分布层中的超环电感器。
第一示例提供了一种集成器件，该集成器件包括基板、耦合到该基板的数个金属层、耦合到该基板的数个介电层、耦合到这些金属层中的一者的第一金属重分布层、以及耦合到该第一金属重分布层的第二金属重分布层。该第一和第二金属重分布层被配置成在该集成器件中作为超环电感器来操作。
根据一方面，该重分布部分包括第三金属重分布层，其中该第三金属重分布层耦合到第一和第二金属重分布层。第三金属重分布层是通孔。在一些实现中，第一、第二和第三金属重分布层被配置成在该集成器件中作为超环电感器来操作。在一些实现中，第一、第二和第三重分布层形成了超环电感器的绕组集。
根据一方面，该重分布部分进一步包括第一介电层和第二介电层。在一些实现中，第二金属重分布层在该集成器件的表面上。
根据一方面，该集成器件进一步包括耦合到该基板的第一管芯。在一些实现中，该重分布部分被耦合到第一管芯和该基板。
根据一方面，该集成器件是至少管芯和/或管芯封装中的一者。
根据一个方面，该集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供了一种装备，该装备包括基板、耦合到该基板的数个金属层、耦合到该基板的数个介电层、和耦合到这些金属层中的一者的重分布部分。该重分布部分包括第一互连装置、以及耦合到该第一互连装置的第二互连装置，其中，该第一和第二金属互连装置被配置成在该装备中作为超环电感器来操作。
根据一方面，该重分布部分进一步包括第三互连装置，其中该第三互连装置被耦合到第一和第二互连装置，该第三互连装置是通孔。在一些实现中，第一、第二和第三互连装置被配置成在该装备中作为超环电感器来操作。在一些实现中，第一、第二和第三互连装置形成了该超环电感器的绕组集。
根据一方面，该重分布部分进一步包括第一介电层和第二介电层。在一些实现中，第二互连装置在该装备的表面上。
根据一方面，该装备进一步包括耦合到该基板的第一管芯。
根据一方面，该重分布部分被耦合到第一管芯和该基板。
根据一方面，该装备是至少集成器件、管芯、和/或管芯封装中的一者。
根据一个方面，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于提供包括超环电感器的集成器件的方法。该方法提供基板。该方法提供了耦合到该基板的数个金属层。该方法提供了耦合到该基板的数个介电层。该方法将重分布部分耦合到这些金属层中的一者，其中耦合该重分布部分包括提供第一金属重分布层，以及提供耦合到该第一金属重分布层的第二金属重分布层。
根据一方面，耦合该重分布部分进一步包括提供第三金属重分布层，从而该第三金属重分布层被耦合到第一和第二金属重分布层，该第三金属重分布层是通孔。在一些实现中，第一、第二和第三金属重分布层被配置成在该集成器件中作为超环电感器来操作。在一些实现中，第一、第二和第三重分布层形成了该超环电感器的绕组集。
根据一方面，耦合该重分布部分进一步包括提供第一介电层，以及提供第二介电层。在一些实现中，第二金属重分布层在该集成器件的表面上。
根据一方面，该方法进一步包括将第一管芯耦合到该基板。在一些实现中，该重分布部分被耦合到该第一管芯和该基板。
根据一方面，该集成器件是至少管芯和/或管芯封装中的一者。
根据一个方面，该集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规管芯的剖面视图。
图2解说了包括超环电感器的集成器件的示例。
图3解说了超环电感器的抽象表示的示例。
图4解说了包括超环电感器的集成器件的另一示例。
图5解说了包括超环电感器的封装的示例。
图6解说了管芯的示例。
图7解说了封装的重分布层(RDL)中的超环电感器的特写视图。
图8解说了超环电感器的抽象表示的示例。
图9解说了包括超环电感器的封装的另一示例。
图10A解说了用于提供/制造包括超环电感器的管芯的示例性工序的一部分。
图10B解说了用于提供/制造包括超环电感器的管芯的示例性工序的一部分。
图10C解说了用于提供/制造包括超环电感器的管芯的示例性工序的一部分。
图11解说了用于提供/制造包括超环电感器的管芯的示例性方法。
图12A解说了用于提供/制造包括超环电感器的封装的示例性工序的一部分。
图12B解说了用于提供/制造包括超环电感器的封装的示例性工序的一部分。
图13解说了用于提供/制造包括超环电感器的封装的示例性方法。
图14解说了可集成本文所描述的半导体器件、管芯、集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖性特征涉及集成器件(例如，管芯、管芯封装)，该集成器件包括基板、耦合到该基板的数个金属层、耦合到该基板的数个介电层、耦合到这些金属层中的一者的第一金属重分布层、以及耦合到该第一金属重分布层的第二金属重分布层。第一和第二金属重分布层配置成在该集成器件中作为超环电感器来操作。在一些实现中，该集成器件还包括第三金属重分布层。第三金属重分布层被耦合到第一和第二金属重分布层。第三金属重分布层是通孔。在一些实现中，第一、第二和第三金属重分布层被配置成在该集成器件中作为超环电感器来操作。在一些实现中，第一、第二和第三重分布层形成了该超环电感器的绕组集。在一些实现中，该集成器件进一步包括重分布部分。该重分布部分包括第一金属重分布层、第二金属重分布层、第一介电层、和第二介电层。在一些实现中，第二金属重分布层在该集成器件的表面上。在一些实现中，该集成器件包括耦合到该基板的第一管芯。在一些实现中，该超环电感器在该集成器件的重分布部分中。该重分布部分被耦合到第一管芯和该基板。
集成器件中的示例性超环电感器
图2概念性地解说了集成器件(例如，半导体器件、管芯、管芯封装)中的电感器(例如，超环电感器)的侧视图的示例。具体而言，图2解说了集成器件200(例如，管芯、管芯封装)，该集成器件200包括基板201、数个下级金属层和介电层202、第一焊盘204、第二焊盘225、第三焊盘229、钝化层206、第一绝缘层208(例如，第一介电层)、第一重分布层210、第二绝缘层212(例如，第二介电层)、第二重分布层214、第三绝缘层216(例如，第三介电层)、和凸块下金属化(UBM)层218。在一些实现中，第一焊盘204、第二焊盘225、第三焊盘229、钝化层206、第一绝缘层208(例如，第一介电层)、第一重分布层210、第二绝缘层212(例如，第二介电层)、第二重分布层214、第三绝缘层216(例如，第三介电层)、和凸块下金属化(UBM)层218是集成器件200的重分布部分的一部分。不同实现可以具有不同数目的重分布金属层(例如，1个、2个或更多个金属层)。
图2还解说了耦合到UBM层218的焊球219。在一些实现中，焊球219可以被耦合到重分布层(例如，重分布层214)。在一些实现中，第一和第二重分布层210和214可以是导电层(例如，金属层、铜层)。基板201可以是至少硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，这些下级金属层之中的金属层以及介电层202被配置成向集成器件200中的一个或多个电路元件(未示出)提供一个或多个电路径(例如，路由、互连)。
图2还解说了包括超环电感器220的集成器件200。在一些实现中，超环电感器220包括定义该超环电感器220的绕组集的数个互连。如图2中所示，超环电感器220包括第一互连222、第二互连集224、第三互连226、第四互连集228、和第五互连230。在一些实现中，第二互连集224包括迹线和通孔集(例如，第一通孔、第一迹线、和第二通孔)。类似地，在一些实现中，第四互连集228包括迹线和通孔集(例如，第三通孔、第二迹线、和第四通孔)。
在一些实现中，第二互连集224和第四互连集228是第一重分布层(例如，重分布层210)的一部分。在一些实现中，第一互连222、第三互连226、和第五互连230是第二重分布层(例如，重分布层210)的一部分。
在一些实现中，第一互连222、第二互连集224、第三互连226、第四互连集228、和第五互连230被配置成形成超环电感器220的绕组集。特别地，在一些实现中，第一互连222、第二互连集224、第三互连226、第四互连集228、和第五互连230被配置成作为超环电感器来操作。超环电感器220被耦合到第二焊盘225和第三焊盘229。如图2中所示，超环电感器220是集成器件200的重分布部分的一部分图3中进一步描述了超环电感器的形状和配置的示例。
图2解说了超环电感器220被置于且位于集成器件200的重分布层中(例如，在下级金属层和介电层202之外)。在一些实现中，第一互连222、第二互连集224中的一些互连、第三互连226、第四互连集228中的一些互连、以及第五互连230是第二重分布层214的一部分。在一些实现中，第二互连集224中的一些互连、以及第四互连集228中的一些互连是第一重分布层210中的一部分。然而，应当注意，图2中所示的集成器件200的超环电感器220的位置和/或定位仅仅是示例性的，并且超环电感器220可以被置于和/或位于集成器件200的重分布层的不同部分中。例如，在一些实现中，可以有两个以上重分布层(例如，第一重分布层、第二重分布层、第三重分布层)。在此类实例中，该超环电感器可以被置于和/或位于其中任何重分布层中。此外，在一些实现中，可以由一个以上电感器，或者在集成器件200的这些重分布层中可以有不同类型和/或组合的电感器。
图3概念性地解说了超环电感器300的示例的成角度视图的抽象表示。在一些实现中，图2的超环电感器220可以在集成器件200中被配置成具有与图3的超环电感器300类似的配置。
如图3中所示，超环电感器300包括绕组集。在一些实现中，该绕组集形成了圆环形状(或近似圆环形状)结构/配置。然而，不同实现可具有不同形状。具体而言，超环电感器300包括第一互连集302(例如，302a-302l)、通孔集304、和第二互连集306(例如，306a-306l)。在一些实现中，该通孔集304可包括一个通孔或可包括数个通孔(例如，通孔堆叠)。在一些实现中，第一互连集302、通孔集304和第二互连集306形成了超环电感器300的该绕组集。在一些实现中，第一互连集302、该通孔集304、和第二互连集306被配置成作为超环电感器来操作。在一些实现中，第一互连集302在第一平面(例如，顶面、顶部金属层)上。在一些实现中，第二互连集306在第二平面(例如，底面、底部金属层)上。
如图3中所进一步示出的，第一互连集302包括数个第一互连(例如，302a-302l)。该通孔集304包括数个通孔(例如，304a-304l)。应当注意，该通孔集还可包括迹线集。即，在一些实现中，该通孔集304不是完全垂直的。在一些实现中，该通孔集304可以被配置成包括通孔和迹线。第二互连集306包括数个第二互连(例如，306a-306l)。图3解说了第一平面上的第一互连(例如，来自第一互连集302)被耦合到第一通孔。第一通孔被耦合到第二平面上的第二互连(例如，来自第二互连集306)。第二互连被耦合到第二通孔。第二通孔被耦合到第一平面上的第三互连(例如，来自第一互连集302)。第三互连被耦合到第三通孔。第三通孔被耦合到第二平面上的第四互连(例如，来自第二互连集306)。
在一些实现中，可在集成器件中提供超环电感器300。特别地，在一些实现中，可以在集成器件的一个或多个重分布层中提供超环电感器300。例如，可以在集成器件200的重分布层210和214中提供超环电感器300。在此类实例中，第一互连集302可以对应于第一互连222和第五互连230。该通孔集304可以对应于第二互连集224(其包括通孔和(诸)迹线)和第四互连集228。在一些实现中，第二互连集306可以对应于来自第二互连集224的一些迹线、和/或来自第四互连集228的一些迹线。
超环电感器300包括两个端子(例如，引脚)。不同实现可以在不同位置提供端子。在一些实现中，超环电感器的第一端子位于顶级互连(例如，互连302)中，并且该超环电感器的第二端子位于底级互连(例如，互连306)中。在一些实现中，超环电感器的第一端子位于第一顶级互连(例如，互连302a)中，并且该超环电感器的第二端子位于第二顶级互连(例如，互连302l)中。在一些实现中，超环电感器的第一端子位于第一底级互连(例如，互连306a)中，并且该超环电感器的第二端子位于第二底级互连(例如，互连306l)中。
应当注意，图3中所示的超环电感器300是超环电感器的抽象表示。在一些实现中，集成器件(例如，集成器件200)中的超环电感器可以与图3中描绘的看上去不同。
在一些实现中，集成器件可以具有与图2中所示的集成器件200不同的配置。例如，在一些实现中，集成器件可包括数个管芯。在此类实例中，超环电感器仍然可以在该集成器件中提供。
在一些实现中，该超环电感器可以不同方式被置于和/或位于集成器件的介电层中和/或上。例如，在一些实现中，该超环电感器的部分可以在集成器件的介电层的表面上。
图4概念性地解说了集成器件(例如，半导体器件、管芯、管芯封装)中的电感器(例如，超环电感器)的侧视图的示例。具体而言，图4解说了集成器件400(例如，管芯、管芯封装)，该集成器件包括基板401、数个下级金属层和介电层402、第一焊盘404、第二焊盘425、第三焊盘429、钝化层406、第一绝缘层408(例如，第一介电层)、第一重分布层410、第二绝缘层412(例如，第二介电层)、第二重分布层414、第三绝缘层416(例如，第三介电层)、和凸块下金属化(UBM)层418。在一些实现中，第一焊盘404、第二焊盘425、第三焊盘429、钝化层406、第一绝缘层408(例如，第一介电层)、第一重分布层410、第二绝缘层412(例如，第二介电层)、第二重分布层414、第三绝缘层416(例如，第三介电层)、和凸块下金属化(UBM)层418是集成器件400的重分布部分的一部分。不同实现可以具有不同数目的重分布金属层(例如，1个、2个或更多个金属层)。
图4还解说了耦合到UBM层418的焊球419。在一些实现中，第一和第二重分布层410和414可以是导电层(例如，金属层、铜层)。基板401可以是至少硅、玻璃、陶瓷、和/或电介质中的一者。在一些实现中，下级金属层之中的金属层以及介电层402被配置成向集成器件400中的一个或多个电路元件(未示出)提供一个或多个电路径(例如，路由、互连)。
图4还解说了包括超环电感器420的集成器件400。在一些实现中，超环电感器420包括定义该超环电感器420的绕组集的数个互连。如图4中所示，超环电感器420的一部分在集成器件400的表面上(例如，在介电和/或绝缘层416的表面上)。
如图4中所示，超环电感器420包括第一互连422、第二互连集424、第三互连426、第四互连集428和第五互连430。在一些实现中，第二互连集424包括迹线和通孔集(例如，第一通孔、第一迹线、和第二通孔)。类似地，在一些实现中，第四互连集428包括迹线和通孔集。(例如，第三通孔、第二迹线、和第四通孔)。在一些实现中，第一互连422、第二互连集424、第三互连426、第四互连集428、和第五互连430被配置成形成超环电感器420的绕组集。特别地，在一些实现中，第一互连422、第二互连集424、第三互连426、第四互连集428、和第五互连430被配置成作为超环电感器来操作。超环电感器420被耦合到第二焊盘425和第三焊盘429。图3中描述了超环电感器的形状和配置的示例。在一些实现中，为了增加超环电感器的电感值，电感器(例如，互连422、424、426、428和430)的顶部金属厚度的厚度可以比UBM 418厚。在一些实现中，对电感器的顶部金属层增加的厚度可以通过使用喷墨或丝网印刷来提供和/或添加。
图4解说了超环电感器420被置于且位于集成器件400的重分布层中(例如，在下级金属层和介电层402之外)。在一些实现中，第一互连422、第二互连集424中的一些互连、第三互连426、第四互连集428中的一些互连、以及第五互连430在集成器件400的表面上(例如，在介电层416的表面上)。在一些实现中，第二互连集424中的一些互连和第四互连集428中的一些互连是第一重分布层410和/或第二重分布层414的一部分。然而，应当注意，图4中所示的集成器件400的超环电感器420的位置和/或定位仅仅是示例性的，并且超环电感器420可以被置于和/或位于集成器件400的诸重分布层的不同部分中。例如，在一些实现中，可以有两个以上重分布层(例如，第一重分布层、第二重分布层、第三重分布层)。在此类实例中，超环电感器可以被置于和/或位于其中任何重分布层中。此外，在一些实现中，可以有一个以上电感器，或者在集成器件400的诸重分布层中可以有不同类型和/或组合的电感器。
已经描述了在集成器件中提供的包括一个管芯的超环电感器的示例，以下将会描述在不同集成器件中提供的超环电感器的另一示例。
集成器件中的示例性超环电感器
在一些实现中，超环电感器可以在包括一个以上管芯的集成器件(例如，半导体器件)中提供。
图5概念性地解说了包括数个管芯的集成器件500。如图5中所示，集成器件500(例如，半导体器件、封装)包括基板501、第一集成器件502(例如，第一管芯)、第二集成器件504(例如，第二管芯)、介电层506、第一重分布层集508、第二重分布层集510、第三重分布层集512、超环电感器514、第一凸块下金属化(UBM)层518、第二凸块下金属化(UBM)层520、第一焊球528、和第二焊球530。在一些实现中，介电层506、第一重分布层集508、第二重分布层集510、第三重分布层集512、超环电感器514、第一凸块下金属化(UBM)层518、和第二凸块下金属化(UBM)层520是集成器件500的重分布部分的一部分。
基板501可以包括至少硅、玻璃、陶瓷、和/或电介质中的一者。第一和第二集成器件502和504(例如，第一和第二管芯)位于(例如，被嵌入到)基板501中。在一些实现中，第一和第二集成器件502和504位于基板501的腔和/或沟槽中。图6中进一步描述了管芯的示例。
第一集成器件502(例如，第一管芯)被耦合到第一重分布层集508。第一重分布层集508可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。该第一重分布层集508还被耦合到第一UBM层518。第一UBM层518被耦合到第一焊球528。
第二集成器件504(例如，第二管芯)被耦合到第二重分布层集510。第二重分布层集510可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。该第二重分布层集510还被耦合到第二UBM层520。第二UBM层520被耦合到第二焊球530。
图5解说了第一集成器件502通过第三重分布层集512被电耦合到第二集成器件504。第三重分布层集512可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。
诸第一重分布层508、第二重分布层510、和第三重分布层512位于介电层506中。在一些实现中，介电层506包括数个介电层。
如以上所描述的，集成器件500包括超环电感器514。在一些实现中，超环电感器514被耦合到第一重分布层集508。超环电感器514被置于和/或位于介电层506中。超环电感器514包括定义超环电感器514的绕组集的数个互连。在一些实现中，超环电感器514包括一个或多个重分布层。这些重分布层可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。这些重分布层可定义超环电感器514的绕组集。在一些实现中，超环电感器514可以具有类似于图3中所示的超环电感器300的形状和配置。图7中进一步描述了超环电感器的更为具体的示例。
如以上所提及的，第一重分布层集508被耦合到第一集成器件502(例如，第一管芯)，并且第二重分布层集510被耦合到第二集成器件504(例如，第二管芯)。
图6概念性地解说了管芯600(其为集成器件的一种形式)的示例。出于清楚的目的，图6解说了管芯的概括。由此，图6中并未示出管芯的全部组件。在一些实现中，管芯600可以对应于图5的第一集成器件502和/或第二集成器件504。如图6中所示，管芯600(例如，集成器件)包括基板601、数个下级金属层和介电层602、附着层604(例如，氧化物层)、第一互连616(例如，第一凸块、第一柱互连)、第二互连618(例如，第二凸块，第二柱互连)、和模塑620。在一些实现中，管芯600还可包括焊盘、钝化层、第一绝缘层、第一凸块下金属化(UBM)层、和第二凸块下金属化(UBM)层。在此类实例中，焊盘可以被耦合到下级金属层和介电层602。钝化层可以被置于下较低级金属层和介电层602与模塑620之间。第一凸块层可以被耦合到焊盘以及诸互连(例如，互连616、618)中的一者。
附着层604(例如，氧化物层)是任选层，其可以被添加在管芯背侧上。在一些实现中，通过使用将基板601暴露于氧气和/或氮气的等离子体工艺来在基板上提供附着层604。在一些实现中，附着层604(例如，氧化层)帮助管芯600与集成器件的另一组件接合。
在一些实现中，管芯600的边沿和/或角可具有斜截的和/或圆化的边沿。在一些实现中，这些斜截的和/或圆化的边沿可以位于基板601和/或附着层604(例如，氧化物层)的角/边沿处。
管芯通常由晶片制造，这些晶片随后被切割(例如，切单)成个体管芯。不同的实现可以将晶片不同地切单成个体管芯。在一些实现中，激光和锯的组合可以被用来机械地将晶片切割成单体管芯。然而，锯子受制于机械震动，这使得难以控制锯子的位置。因此，当使用机械锯子时，管芯的大小可以变动达到10-20微米(μm)。在一些实例中，晶片的厚度可以足够薄，以使得可以通过使用光刻和蚀刻(例如，干法蚀刻)工艺来将晶片切割成个体管芯。当此类光刻和蚀刻工艺被用来将晶片切单时，管芯大小的变动可以小于1微米(μm)。这是重要的,因为其可以确保管芯大小小于基板中的腔的大小。
在一些实现中，一个或多个重分布层(例如，重分布层506)通过第一互连616和/或第二互连618被耦合到管芯600。
图7概念性地解说了图5的超环电感器的特写视图。具体而言，图7解说了介电层702中的超环电感器700。在一些实现中，介电层702可包括数个介电层。在一些实现中，超环电感器700与图5的超环电感器514对应。在一些实现中，超环电感器700可以具有类似于图8中所示的超环电感器800的形状和配置。具体而言，超环电感器700可以跨图8的横截面AA来解说超环电感器800。
如图7中所示，超环电感器700包括第一互连704、第二互连706、第三互连708、第四互连710、第五互连712、第六互连集720、和第七互连集730。在一些实现中，第一互连704、第二互连706、第三互连708、第四互连710、第五互连712、第六互连集720、和第七互连集730是集成器件(例如，集成器件200、400、500、900)的一个或多个重分布层的一部分。在一些实现中，第一互连704、第二互连集706、第三互连708、第四互连集710、第五互联712、第六互连集720和第七互连集730被配置成作为超环电感器来操作。在一些实现中，互连704和708可以表示电感器的端子。
在一些实现中，第一、第二和第三互连704、706和708在重分布层的第一平面(例如，第一重分布平面)上。第二、第四和第五互连710和712在重分布层的第二平面(例如，第二重分布平面)上。
图7解说了第六互连集720、以及第七互连集730包括数个金属层。例如，图7解说了第六互连集720包括第一通孔720a(例如，第一通孔金属层)、互连720b(例如，迹线、金属层)、和第二通孔720c(例如，第二通孔金属层)。图7还解说了第七互连集730包括第一通孔730a(例如，第一通孔金属层)、互连730b(例如，迹线、金属层)和第二通孔730c(例如，第二通孔金属层)。然而，应当注意，第六互连集720和第七互连集730可以具有不同数目的通孔金属层(例如，一个通孔金属层、两个通孔金属层、四个通孔金属层)和/或迹线(例如，金属层)。
图8解说了包括第一互连806、第二互连810、第三互连812、第一通孔820、和第二通孔830的超环电感器800。在一些实现中，图7的互连704、706和708可对应于第一互连806。在一些实现中，互连710可以对应于第二互连810。在一些实现中，互连712可以对应于第三互连812。在一些实现中，第六互连集720可对应于第一通孔820。在一些实现中，第七互连集730可对应于第二通孔830。
在一些实现中，超环电感器可以不同方式被置于和/或位于集成器件的介电层中和/或上。例如，在一些实现中，该超环电感器的一部分可以在集成器件的介电层的表面上。
图9概念性地解说了包括数个管芯的集成器件900。如图9中所示，集成器件900(例如，半导体器件、封装)包括基板901、第一集成器件902(例如，第一管芯)、第二集成器件904(例如，第二管芯)、介电层906、第一重分布层集908、第二重分布层集910、第三重分布层集912、超环电感器914、第一凸块下金属化(UBM)层918、第二凸块下金属化(UBM)层920、第一焊球928、和第二焊球930。在一些实现中，该超环电感器914的一部分在介电层906的表面上。在一些实现中，介电层906、第一重分布层集908、第二重分布层集910、第三重分布层集912、超环电感器914、第一凸块下金属化(UBM)层918、和第二凸块下金属化(UBM)层920是集成器件900的重分布部分的一部分。
基板901可以包括至少硅、玻璃、陶瓷和/或电介质中的一者。第一和第二集成器件902和904(例如，第一和第二管芯)位于(例如，被嵌入到)基板901中。在一些实现中，第一和第二集成器件902和904位于基板901的腔体和/或沟槽中。图6中描述了管芯的示例。
第一集成器件902(例如，第一管芯)被耦合到第一重分布层集908。第一重分布层集908可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。该第一重分布层集908还被耦合到第一UBM层918。第一UBM层918被耦合到第一焊球928。
第二集成器件904(例如，第二管芯)被耦合到第二重分布层集910。第二重分布层集910可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。该第二重分布层集910还被耦合到第二UBM层920。第二UBM层920被耦合到第二焊球930。
图9解说了第一集成器件902通过第三重分布层集912被电耦合到第二集成器件904。第三重分布层集912可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。
第一重分布层908、第二重分布层910、和第三重分布层912位于介电层906中。在一些实现中，介电层906可包括数个介电层。
如以上所描述的，集成器件900包括超环电感器914。在一些实现中，超环电感器914的第一部分在介电层906的表面上。在一些实现中，超环电感器914的第二部分在介电层906中。
在一些实现中，超环电感器914被耦合到第一重分布层集908。超环电感器914被置于和/或位于介电层906中。超环电感器914包括定义该超环电感器914的绕组集的数个互连。在一些实现中，超环电感器914包括一个或多个重分布层。重分布层可包括一个或多个互连(例如，金属层)和/或一个或多个通孔。重分布层可定义超环电感器914的绕组集。在一些实现中，超环电感器914可以具有类似于图8中所示的超环电感器800和/或图7中所示的超环电感器700的形状和配置。
已经描述了被置于和/或位于集成器件的不同部分中的数个不同的超环电感器，以下将会描述用于提供/制造集成器件(例如，半导体器件)中的超环电感器的工序。
用于提供/制造包括超环电感器的集成器件的示例性工序
在一些实现中，提供包括超环电感器的集成器件包括数个工艺。图10A-10C解说了用于提供包括超环电感器的集成器件的示例性工序。在一些实现中，图10A-10C的工序可被用于提供/制造图2和/或4的集成器件，和/或本公开中所描述的其他集成器件(例如，管芯)。还应当注意，图10A-10C的工序可被用于提供/制造还包括电路元件的集成器件。应当进一步注意，图10A-10C的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括超环电感器的集成器件的工序。
如图10A的阶段1中所示，提供基板(例如，基板1001)。在一些实现中，基板1001是晶片。不同实现可以将不同材料用于该基板(例如，硅基板、玻璃基板、陶瓷基板)。
另外，在阶段1，在基板1001上提供若干下级金属层和介电层(例如，下级金属和介电层1002)。不同实现可以提供不同数目的下级金属层和介电层(例如，M1金属层、M2金属层、M3金属层、M4金属层、M5金属层、M6金属层、M7金属层)。
在一些实现中，还提供电路、线路、和/或互连。然而，出于简化和清楚的目的，在下级金属层和介电层1002中未示出电路、线路和/或互连。
此外，在阶段1处，在下级金属层和介电层1002上提供至少一个焊盘(例如，焊盘1004、1025、1029)。在一些实现中，焊盘1004被耦合至下级金属层之一(例如，顶部的下级金属层即M7金属层)。在一些实现中，焊盘1004是铝焊盘。然而，不同实现可以将不同材料用于焊盘1004。不同实现可以使用不同工艺来在下级金属层和介电层1002上提供焊盘。例如，在一些实现中，光刻和/或蚀刻工艺可被用于在下级金属层和介电层1002上提供焊盘1004。
另外，在阶段1处，在下级金属层和介电层1002上提供钝化层(例如，钝化层1006)。不同实现可以将不同材料用于钝化层1006。如阶段4中所示，在下级金属层和介电层1002上提供钝化层1006，以使得焊盘1004的至少一部分被暴露。
在阶段2，在钝化层1006和焊盘1004、1025和1029上提供第一绝缘层(例如，第一绝缘层1008)。在一些实现中，第一绝缘层1008是介电层。不同实现可以将不同材料用于第一绝缘层1008。例如，第一绝缘层1008可以是聚苯并噁唑(PbO)层或者聚合物层。
在阶段3，在第一绝缘层1008中提供/创建数个腔(例如，腔1029、沟槽)。如阶段3中进一步示出的，在焊盘1004上创建腔1009。类似地，在焊盘1025上创建腔1011，并且在焊盘1029上创建腔1013。不同实现可以不同地创建腔(例如，腔1009)。例如，可以通过蚀刻第一绝缘层1008来提供/创建腔1009。
在图10B的阶段4，提供第一金属重分布层。具体而言，在焊盘1004和第一绝缘层1008上提供第一金属重分布层1010。如阶段4中所示，第一金属重分布层1010被耦合至焊盘1004。第一金属重分布层1010还包括第一金属层1030和第二金属层1032。即，在一些实现中，第一金属层1030和第二金属层1032与第一金属重分布层1010在相同的层上。在一些实现中，第一和第二金属层1030和1032是通孔。在一些实现中，第一金属重分布层1010是铜层。
在阶段5，提供数个绝缘层和数个重分布层。具体地，提供第二绝缘层1014和第三绝缘层1016。此外，提供第二金属重分布层1020。另外，提供数个金属层(1040、1050、1042、1052、1054)。在一些实现中，金属层是重分布层的一部分。在一些实现中，一些金属层包括通孔。例如，在一些实现中，金属层1042和1052是通孔并且金属层1040和1050是迹线。在一些实现中，金属层1040、1042、1050、1052和1054被配置成作为超环电感器1060来操作。
在阶段6，在绝缘层1016中提供腔1017。绝缘层1016中的腔1017在互连1020的一部分上方。
在图10C的阶段7，提供凸块下金属化(UBM)层。具体地，在绝缘层1016的腔1017中提供凸块下金属化(UBM)层1070。在一些实现中，UBM层1070是铜层。
在阶段8，在UBM层上提供焊球。具体而言，焊球1080被耦合至UBM层1070。
已经描述了提供/制造集成器件(例如，半导体器件)中的超环电感器的工序，以下将描述用于提供/制造集成器件(例如，半导体器件)中的超环电感器的方法。
用于提供/制造包括超环电感器的集成器件的示例性方法
图11解说了用于提供包括超环电感器的集成器件的示例性方法。在一些实现中，图11的方法可被用于提供/制造图2和/或4的集成器件，和/或本公开中所描述的其他集成器件(例如，管芯)。
该方法(在1105)提供基板(例如，基板1001)。在一些实现中，(在1005)提供基板包括提供晶片(例如，硅晶片)。然而，不同实现可以将不同材料用于该基板(例如，玻璃基板、硅基板、玻璃基板)。该方法随后(在1110)在该基板上提供电路元件。在一些实现中，(在1110)提供电路元件可以被绕过。
该方法随后(在1115)在下级金属层和介电层中的一者(例如，M7金属层)上提供至少一个焊盘(例如，焊盘1004)。在一些实现中，(在1115)提供焊盘包括将焊盘耦合至这些下级金属层中的一者(例如，顶部的下级金属层即M7金属层)。在一些实现中，该焊盘是铝焊盘。然而，不同实现可以将不同材料用于该焊盘。此外，不同实现可以使用不同工艺来在下级金属层和介电层上提供焊盘。例如，在一些实现中，光刻和/或蚀刻工艺可被用于(在1115)在下级金属层和介电层上提供焊盘。
该方法(在1120)在下级金属层和介电层上提供钝化层(例如，钝化层1006)。
该方法随后(在1125)提供数个金属重分布层(例如，金属重分布层1010、1030)和介电层(例如，第一绝缘层、第二绝缘层)。在一些实现中，一些金属重分布层被配置成在集成器件(例如，管芯)中作为超环电感器来操作。不同的实现可以将不同的材料用于这些电介质层。例如，第一和第二绝缘层(其为介电层的一种形式)可以是聚苯并噁唑(PbO)层和/或聚合物层。
该方法随后任选地提供(在1130)凸块下金属化(UBM)层。在一些实现中，(在1130)提供UBM层包括将UBM层耦合到金属重分布层。在一些实现中，UBM层是铜层。该方法进一步在UBM层上(在1135)提供焊球。
用于提供/制造包括超环电感器的集成器件的示例性工序
在一些实现中，提供包括超环电感器的集成器件(例如，管芯封装)包括数个工艺。图12A-12B解说了用于提供包括超环电感器的集成器件的示例性工序。在一些实现中，图12A-12B的工序可被用于提供/制造图5和/或9的集成器件，和/或本公开中所描述的其他集成器件。应当注意，图12A-12B的工序可被用于提供/制造还包括电路元件的集成器件。应当进一步注意，图12A-12B的工序可以组合一个或多个阶段以简化和/或阐明用于提供包括超环电感器的集成器件的工序。
如图12A的阶段1中所示，提供了包括第一管芯1206和第二管芯1208的基板(例如，基板1201)。在一些实现中，基板1201是晶片。不同实现可以将不同材料用于该基板(例如，硅基板、玻璃基板、陶瓷基板)。在一些实现中，在该基板的沟槽或腔中提供这些管芯。不同实现可以不同方法来在基板中提供沟槽。在一些实现中，可使用激光来提供沟槽。在一些实现中，可使用蚀刻(例如，化学、机械)工艺来提供沟槽。在一些实现中，沟槽剖面可以是喷溅的。
不同的实现可以使用不同的集成器件(例如，管芯)。如图6中所示和描述的，可以使用的集成器件(例如，管芯)的示例为集成器件600。
在阶段2，提供了第一介电层1210(例如，第一绝缘层)和第一金属重分布层。第一金属重分布层包括第一互连集1212、第二互连集1214、和第三互连集1216。
在阶段3，提供了第二介电层1220(例如，第二绝缘层)和第二金属重分布层。第二金属重分布层包括第四互连集1222和第五互连集1226。
在图12B的阶段4，提供了第三介电层集1230(例如，第三绝缘层)和第三金属重分布层集。第三介电层集1230可包括一个或多个介电层。第三金属重分布层集包括第七互连集1232、第八互连集1234、和第九互连集1236。在一些实现中，互连1232、1234和1236可包括一个或多个金属层。在一些实现中，阶段4可以表示组合为一个阶段的数个阶段。即，在一些实现中，阶段4可表示在之前的介电层和/或之前的金属重分布层的顶部上顺序提供的数个介电层和金属重分布层。在一些实现中，互连可包括通孔。在一些实现中，互连集1234被配置成作为超环电感器来操作。在一些实现中，该互连集1234形成超环电感器的绕组集。该互连集1234可以类似于超环电感器514、700和/或914。
在阶段5，提供了至少一个凸块下金属化(UBM)层。具体而言，提供了第一凸块下金属化(UBM)层1050和第二凸块下金属化(UBM)层1052。阶段5解说了该介电层集1240。在一些实现中，该介电层集1240包括介电层1210、1220和1230。
在阶段6，在UBM层上提供了至少一个焊球。具体而言，第一焊球1260被耦合到第一UBM层1250，并且第二焊球1262被耦合到第二UBM层1252。
已经描述了提供/制造集成器件(例如，半导体器件)中的超环电感器的工序，现在将在以下描述用于提供/制造集成器件(例如，半导体器件)中的超环电感器的方法。
用于提供/制造包括超环电感器的集成器件的示例性方法
图13解说了用于提供包括超环电感器的集成器件(例如，管芯封装)的示例性方法。在一些实现中，图13的方法可被用于提供/制造图5和/或8的集成器件，和/或本公开中所描述的其他集成器件(例如，管芯封装)。
该方法(在1305)提供基板(例如，基板1201)。在一些实现中，(在1305)提供基板包括提供晶片(例如，硅晶片)。然而，不同实现可以将不同材料用于该基板(例如，玻璃基板、硅基板、玻璃基板)。在一些实现中，提供该基板还可包括提供(例如，制造)该基板中的一个或多个沟槽。在一些实现中，(在1305)提供的基板包括一个或多个沟槽。
该方法随后提供(在1310)基板中和/或上的至少一个集成器件(例如，管芯)。在一些实现中，集成器件(例如，管芯)可以在基板的沟槽中提供。
该方法进一步提供(1315)至少一个介电层(例如，介电层1210、1220、1230、1240)。不同的实现可以将不同的材料用于这些介电层。例如，第一和第二绝缘层(其为介电层的一种形式)可以是聚苯并噁唑(PbO)层和/或聚合物层。
该方法还提供(在1320)数个金属重分布层。在一些实现中，其中至少一些重分布层被配置成作为超环电感器来操作。
应当注意，在一些实现中，提供(在1315)至少一个介电层和提供(在1320)金属重分布层的方法可以来回顺序执行。即，在一些实现中，该方法可提供第一介电层、第一重分布层、第二介电层、第二重分布层以及等等，以此类推。
该方法随后任选地提供(在1325)凸块下金属化(UBM)层。在一些实现中，提供(在1325)UBM层包括将UBM层耦合到金属重分布层。在一些实现中，UBM层是铜层。该方法进一步在UBM层上提供(在1330)焊球。
示例性电子设备
图14解说了可集成有前述半导体器件、集成电路、管芯、中介体或封装中的任一者的各种电子设备。例如，移动电话1402、膝上型计算机1404以及固定位置终端1406可包括如本文所述的集成电路(IC)1400。IC 1400可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图14中所解说的设备1402、1404、1406仅是示例性的。其它电子设备也可以IC 1400为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8、9、10A-10C、11、12A-12B和/或14中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本发明。还应当注意，本公开中的图2、3、4、5、6、7、8、9、10A-10C、11、12A-12B、13和/或14及其相应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8、9、10A-10C、11、12A-12B、13和/或14及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可以包括管芯、管芯封装、集成电路(IC)、晶片、半导体器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种集成器件，包括：
基板；
耦合到所述基板的多个金属层；
耦合到所述基板的多个介电层；以及
耦合到所述金属层中的一者的重分布部分，所述重分布部分包括：
第一金属重分布层；以及
耦合到所述第一金属重分布层的第二金属重分布层，其中所述第一和第二金属重分布层被配置成在所述集成器件中作为超环电感器来操作。
2.如权利要求1所述的集成器件，其特征在于，所述重分布部分包括第三金属重分布层，其中所述第三金属重分布层被耦合到所述第一和第二金属重分布层，所述第三金属重分布层是通孔。
3.如权利要求2所述的集成器件，其特征在于，所述第一、第二和第三金属重分布层被配置成在所述集成器件中作为超环电感器来操作。
4.如权利要求2所述的集成器件，其特征在于，所述第一、第二和第三重分布层形成了所述超环电感器的绕组集。
5.如权利要求1所述的集成器件，其特征在于，所述重分布部分进一步包括第一介电层和第二介电层。
6.如权利要求5所述的集成器件，其特征在于，所述第二金属重分布层在所述集成器件的表面上。
7.如权利要求1所述的集成器件，其特征在于，进一步包括耦合到所述基板的第一管芯。
8.如权利要求7所述的集成器件，其特征在于，所述重分布部分被耦合到所述第一管芯和所述基板。
9.如权利要求1所述的集成器件，其特征在于，所述集成器件是至少管芯和/或管芯封装中的一者。
10.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
11.一种装备，包括：
基板；
耦合到所述基板的多个金属层；
耦合到所述基板的多个介电层；以及
耦合到所述金属层中的一者的重分布部分，所述重分布部分包括：
第一互连装置；以及
耦合到所述第一互连装置的第二互连装置，其中所述第一和第二互连装置被配置成在所述装备中作为超环电感器来操作。
12.如权利要求11所述的装备，其特征在于，所述重分布部分进一步包括第三互连装置，其中所述第三互连装置被耦合到所述第一和第二互连装置，所述第三互连装置是通孔。
13.如权利要求12所述的装备，其特征在于，所述第一、第二和第三互连装置被配置成在所述装备中作为超环电感器来操作。
14.如权利要求12所述的装备，其特征在于，所述第一、第二和第三互连装置形成了所述超环电感器的绕组集。
15.如权利要求11所述的装备，其特征在于，所述重分布部分进一步包括第一介电层和第二介电层。
16.如权利要求15所述的装备，其特征在于，所述第二互连装置在所述装备的表面上。
17.如权利要求11所述的装备，其特征在于，进一步包括耦合到所述基板的第一管芯。
18.如权利要求17所述的装备，其特征在于，所述重分布部分被耦合到所述第一管芯和所述基板。
19.如权利要求11所述的装备，其特征在于，所述装备是至少集成器件、管芯和/或管芯封装中的一者。
20.如权利要求11所述的装备，其特征在于，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
21.一种用于提供包括超环电感器的集成器件的方法，包括：
提供基板；
提供耦合到所述基板的多个金属层；
提供耦合到所述基板的多个介电层；以及
将重分布部分耦合到所述金属层中的一者，其中耦合所述重分布部分包括：
提供第一金属重分布层；以及
提供耦合到所述第一金属重分布层的第二金属重分布层。
22.如权利要求21所述的方法，其特征在于，耦合所述重分布部分进一步包括提供第三金属重分布层，以使得所述第三金属重分布层被耦合到所述第一和第二金属重分布层，所述第三金属重分布层是通孔。
23.如权利要求22所述的方法，其特征在于，所述第一、第二和第三金属重分布层被配置成在所述集成器件中作为超环电感器来操作。
24.如权利要求22所述的方法，其特征在于，所述第一、第二和第三重分布层形成了所述超环电感器的绕组集。
25.如权利要求21所述的方法，其特征在于，耦合所述重分布部分进一步包括：
提供第一介电层；以及
提供第二介电层。
26.如权利要求25所述的方法，其特征在于，所述第二金属重分布层在所述集成器件的表面上。
27.如权利要求21所述的方法，其特征在于，进一步包括将第一管芯耦合到所述基板。
28.如权利要求27所述的方法，其特征在于，所述重分布部分被耦合到所述第一管芯和所述基板。
29.如权利要求21所述的方法，其特征在于，所述集成器件是至少管芯和/或管芯封装中的一者。
30.如权利要求21所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
CN201580005211.7A 2014-01-21 2015-01-20 集成器件的重分布层(rdl)中的超环电感器 Pending CN106415832A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/160,448 2014-01-21
US14/160,448 US9209131B2 (en) 2014-01-21 2014-01-21 Toroid inductor in redistribution layers (RDL) of an integrated device
PCT/US2015/012090 WO2015112510A1 (en) 2014-01-21 2015-01-20 Toroid inductor in redistribution layers (rdl) of an integrated device

Publications (1)

Publication Number Publication Date
CN106415832A true CN106415832A (zh) 2017-02-15

Family

ID=52462440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005211.7A Pending CN106415832A (zh) 2014-01-21 2015-01-20 集成器件的重分布层(rdl)中的超环电感器

Country Status (5)

Country Link
US (1) US9209131B2 (zh)
EP (1) EP3097587A1 (zh)
JP (1) JP2017504212A (zh)
CN (1) CN106415832A (zh)
WO (1) WO2015112510A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712960A (zh) * 2017-10-25 2019-05-03 台湾积体电路制造股份有限公司 集成电路和其形成方法以及半导体装置
CN110299351A (zh) * 2018-03-23 2019-10-01 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN111863753A (zh) * 2020-07-10 2020-10-30 泓林微电子（昆山）有限公司 一种器件封装结构及制备方法
CN113421872A (zh) * 2021-06-11 2021-09-21 上海壁仞智能科技有限公司 集成电路
CN115280494A (zh) * 2020-03-09 2022-11-01 高通股份有限公司 包括封装的触点对触点耦接的器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
JP2015090277A (ja) 2013-11-05 2015-05-11 セイコーエプソン株式会社 衛星信号受信機
JP6318565B2 (ja) * 2013-11-13 2018-05-09 セイコーエプソン株式会社 半導体装置および電子機器
JP2015108565A (ja) 2013-12-05 2015-06-11 セイコーエプソン株式会社 衛星信号受信用集積回路
US9576900B2 (en) 2015-02-11 2017-02-21 Endura Technologies LLC Switched power stage with integrated passive components
US10170232B2 (en) * 2015-11-03 2019-01-01 Qualcomm Incorporated Toroid inductor with reduced electromagnetic field leakage
DE102016105096B4 (de) 2016-03-18 2021-05-27 Infineon Technologies Ag Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
TWI708361B (zh) 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
US11158448B2 (en) * 2018-06-14 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging layer inductor
US10964616B2 (en) * 2019-06-17 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR20210011279A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지
US11310907B2 (en) * 2019-11-27 2022-04-19 Intel Corporation Microelectronic package with substrate-integrated components
US11348884B1 (en) 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
KR20230145447A (ko) * 2021-08-23 2023-10-17 앱솔릭스 인코포레이티드 기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
CN102024684A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及形成集成无源器件的方法
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP4764668B2 (ja) * 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
TWI302027B (en) 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
JP2009021495A (ja) * 2007-07-13 2009-01-29 Fujikura Ltd 半導体デバイスおよびその製造方法
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
JP2009266908A (ja) * 2008-04-23 2009-11-12 Sony Corp 半導体装置の製造方法、及び半導体装置
JP2010109075A (ja) * 2008-10-29 2010-05-13 Fujikura Ltd 半導体パッケージ
JP5214525B2 (ja) 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8445990B2 (en) 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
CN102024684A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及形成集成无源器件的方法
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712960A (zh) * 2017-10-25 2019-05-03 台湾积体电路制造股份有限公司 集成电路和其形成方法以及半导体装置
CN109712960B (zh) * 2017-10-25 2021-06-15 台湾积体电路制造股份有限公司 集成电路和其形成方法以及半导体装置
CN110299351A (zh) * 2018-03-23 2019-10-01 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN115280494A (zh) * 2020-03-09 2022-11-01 高通股份有限公司 包括封装的触点对触点耦接的器件
CN111863753A (zh) * 2020-07-10 2020-10-30 泓林微电子（昆山）有限公司 一种器件封装结构及制备方法
CN113421872A (zh) * 2021-06-11 2021-09-21 上海壁仞智能科技有限公司 集成电路

Also Published As

Publication number Publication date
US9209131B2 (en) 2015-12-08
US20150206837A1 (en) 2015-07-23
JP2017504212A (ja) 2017-02-02
WO2015112510A1 (en) 2015-07-30
EP3097587A1 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
CN106415832A (zh) 集成器件的重分布层(rdl)中的超环电感器
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
KR101872510B1 (ko) 재배선 층들 상에 스택된 다이들을 포함하는 통합 디바이스
KR102052294B1 (ko) 수동 부품용 중첩체 기판을 구비한 다이 패키지
US20160155728A1 (en) Stacked packaging using reconstituted wafers
CN107437453B (zh) 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法
CN106068558A (zh) 包括高密度互连和重分布层的集成器件
US9425143B2 (en) Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
CN107690699A (zh) 具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
CN107534041A (zh) 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
US9373583B2 (en) High quality factor filter implemented in wafer level packaging (WLP) integrated device
US20160172302A1 (en) Package on package (pop) device comprising a high performance inter package connection
CN103681587B (zh) 应力降低装置
CN105981166A (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
US9324779B2 (en) Toroid inductor in an integrated device
CN105453258A (zh) 基板上的集成无源器件(ipd)
US20160056226A1 (en) Wafer level package (wlp) integrated device comprising electromagnetic (em) passive device in redistribution portion, and radio frequency (rf) shield
EP3164888A1 (en) High quality factor filter implemented in wafer level packaging (wlp) integrated device
CN107546138A (zh) 半导体器件及其制造方法
Meyer et al. PACKAGING FOR MOBILE APPLICATIONS.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170215

WD01 Invention patent application deemed withdrawn after publication