CN106407556A - 一种集成芯片的制作方法 - Google Patents

一种集成芯片的制作方法 Download PDF

Info

Publication number
CN106407556A
CN106407556A CN201610826177.6A CN201610826177A CN106407556A CN 106407556 A CN106407556 A CN 106407556A CN 201610826177 A CN201610826177 A CN 201610826177A CN 106407556 A CN106407556 A CN 106407556A
Authority
CN
China
Prior art keywords
gadget
oxide
metal
target devices
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610826177.6A
Other languages
English (en)
Other versions
CN106407556B (zh
Inventor
王林飞
刘海南
罗家俊
韩郑生
张宏远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610826177.6A priority Critical patent/CN106407556B/zh
Publication of CN106407556A publication Critical patent/CN106407556A/zh
Application granted granted Critical
Publication of CN106407556B publication Critical patent/CN106407556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成芯片的制作方法，包括：将目标器件分解成N个第一小器件；将目标器件与M个第二小器件串联或并联；通过两个MOS管的通断来控制是否接入第一小器件或第二小器件；将译码器的输出端与两个MOS管中的第一栅极相连，两个MOS管中的第二栅极与控制端口相连；通过对译码器的输入端口施加不同的电平控制译码器的输出端输出不同的电平信号，控制MOS管的通断以控制各第一小器件或各第二小器件的接入来调节目标器件的大小，并确定目标器件的最终大小；芯片封装时，根据最终大小对应的端口电平高低对端口进行固定电位。通过上述技术方案解决了现有技术中集成芯片调修效率低下、开发成本增加的技术问题。

Description

一种集成芯片的制作方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种集成芯片的制作方法。
背景技术
在对集成电路测试过程中，若发现集成芯片由于内部器件(包含金属—氧化物—半导体场效应晶体管即MOS管，电阻，电容或电感等器件)值的大小设计不合理而导致电路功能失效或性能未能满足产品详细规范，需要进行修正，具体修正方式包括：
一、通过对内部电路进行重新仿真来确定修改该器件(MOS管，电阻，电容或电感等器件)的大小，以实现对电路功能或性能的提升。但这样必须对集成芯片的版图重新进行制版，通过再次流片，才能实现对产品的验证和供货。由于是通过仿真确定修改器件的大小，不能通过芯片直接验证，可靠性不高；另外，还需要重新制版流片，耗费的时间周期比较长，效率低下，且重新制版和流片，大大增加了产品开发的成本。
二、通过对电路中之前做好的冗余器件(包含MOS管，电阻，电容或电感等器件)进行激光修调来实现对器件大小的调节，直到电路功能正常或性能满足规范。这样虽然可以直接通过芯片来进行验证，但还是需要重新制版和流片，才能实现产品供货。由于需要通过对芯片进行激光修调，增加了实验和测试的成本；重新制版流片，依然存在耗费的时间周期比较长，效率低下，产品开发的成本增加的问题。
可见，现有技术中集成芯片的调修存在效率低下、增大开发成本的技术问题。
发明内容
本发明实施例提供一种集成芯片的制作方法，用于解决现有技术中集成芯片的调修效率低下、增大开发成本的技术问题。
本申请实施例提供一种集成芯片的制作方法，包括以下步骤：
将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，N为大于1的整数；
将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，M为大于1的整数；所述两个MOS管的通断用于控制是否接入对应小器件；
将译码器的输出端与所述两个MOS管中的第一栅极相连，所述两个MOS管中的第二栅极与控制端口相连，所述译码器的输出端的输出信号用于控制所述两个MOS管的通断；
通过对所述译码器的输入端口施加不同的电平控制所述译码器的输出端输出不同的电平信号，控制各所述第一小器件或各所述第二小器件的接入来调节所述目标器件的大小，并确定所述目标器件的最终大小；
芯片封装时，根据所述最终大小对应的所述译码器的输入端口和所述控制端口的电平高低对所述译码器的输入端口和所述控制端口进行固定电位。
可选的，所述第一小器件或所述第二小器件包含：MOS管、电阻、电容或电感。
可选的，所述第一小器件对应的控制端口的电平设置为高电平，当所述第一小器件对应的所述两个MOS管的第一栅极输入高电平时所述第一小器件短路，当所述第一小器件对应的所述两个MOS管的第二栅极输入低电平时所述第一小器件被接入。
可选的，所述第二小器件对应的控制端口的电平设置为高电平，当所述第二小器件对应的所述两个MOS管的第一栅极输入高电平时所述第二小器件短路，当所述第二小器件对应的所述两个MOS管的第二栅极输入低电平时所述第二小器件被接入。
可选的，所述N个第一小器件中两个第一小器件的大小相等或不相等。
可选的，所述M个第二小器件中两个第二小器件的大小相等或不相等。
可选的，当所述目标器件为电容C时，所述将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，包括：
将所述目标器件分解成N个第一小器件：C1～Cn，C＝C1+C2+C3+…+Cn，所述N个第一小器件相互并联；
每个第一小器件与对应的两个MOS管并联，其中，第一小器件对应的两个MOS管相互串联、第一栅极与高电平的控制端口相连、第二栅极与所述译码器的输出端相连，通过控制译码器的输出端的电平能够减小所述目标器件。
可选的，所述将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，包括：
将所述目标器件与M个第二小器件并联，所述M个第二小器件为C1～Cm；
每个第二小器件与对应的两个MOS管并联，其中，第二小器件对应的两个MOS管相互串联、第一栅极与高电平的控制端口相连、第二栅极与所述译码器的输出端相连，通过控制译码器的输出端的电平能够增大所述目标器件。
本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：
本申请实施例将目标器件分解成多个第一小器件，并通过与其串联或者并联的MOS管来控制是否接入第一小器件，使得目标器件大小的能够被调小；进一步的，将目标器件与多个第二小器件串联或并联，同样的，通过与其串联或者并联的MOS管来控制是否接入第二小器件，使得目标器件的大小能够被调大；将译码器的输出端与MOS管的栅极相连，通过调节译码器的输入信号控制译码器的输出端的电平，从而控制MOS管的通断来控制小器件的接入，进而实现对目标器件大小的调节，同时能够通过芯片直接验证目标器件的大小直到电路功能和性能满足产品详细规范，确定目标器件的最终大小及其对应的译码器输入端口的电平和控制端的电平，在芯片封装时，按照对应的电平固定电位即可，无需再重新制版和流片，解决了现有技术中集成芯片的调修效率低下、增大开发成本的技术问题，提高了调修效率、减小了开发成本。
附图说明
图1为本申请实施例提供的一种集成芯片的制作方法的流程图；
图2为本申请实施例提供的目标器件的分解示意图；
图3为本申请实施例提供的调大目标器件大小的电路示意图；
图4为本申请实施例提供的集成芯片的封装示意图。
具体实施方式
在本申请实施例提供的技术方案中，通过对目标器件的分解、冗余器件的添加及控制器件通断的电路添加，使得目标器件的大小可调，通过芯片验证确定目标器件的最终大小，在芯片封装时再对相应的端口进行固定电位，无需再重新制版和流片，以解决现有技术中集成芯片的调修效率低下、增大开发成本的技术问题，提高调修效率、减小开发成本。
下面结合附图对本申请实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细的阐述。
实施例
请参考图1，本申请实施例提供一种集成芯片的制作方法，该包括：
S101：将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，N为大于1的整数；
S102：将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，M为大于1的整数；所述两个MOS管的通断用于控制是否接入对应小器件；
S103：将译码器的输出端与所述两个MOS管中的第一栅极相连，所述两个MOS管中的第二栅极与控制端口相连，所述译码器的输出端的输出信号用于控制所述两个MOS管的通断；
S104：通过对所述译码器的输入端口施加不同的电平控制所述译码器的输出端输出不同的电平信号，控制各所述第一小器件或各所述第二小器件的接入来调节所述目标器件的大小，并确定所述目标器件的最终大小；
S105：芯片封装时，根据所述最终大小对应的所述译码器的输入端口和所述控制端口的电平高低对所述译码器的输入端口和所述控制端口进行固定电位。
为使本发明的目的、技术方案和优点更加清楚明白，下面以目标器件为电容为例，并参照附图2和图3，对本发明进行详细说明。
在具体实施过程中，集成芯片制作时，往往会因为工艺、集成度、电磁干扰等因素，导致预先设计好的集成电路在成品后，电路的功能和性能不能满足要求，需要对某些器件的大小进行调节以使电路的功能和性能满足要求。本申请实施例为了避免集成芯片后续的调修导致整个电路重新制版和流片，在设计集成电路时执行S101，将需要进行调节的器件即目标器件分解成一组大小不等的若干小器件(N个第一小器件)，每个第一小器件与两个MOS管进行串联或并联，来实现对各个第一小器件的控制。
其中，第一小器件与目标器件为相同类型的器件，可以包含MOS管、电阻、电容或电感等器件，第一小器件与目标器件的器件大小不同，如目标器件为1F的电容，那么第一小器件可以为10pF、100μF、800mF等大小的电容，各个第一小器件之间的大小可以相等，也可以不相等。需要说明的是，本申请实施例所指的小器件并不是指器件的大小，而是指构成一个器件的子单元，小器件的器件大小可以比目标器件大，也可以比目标器件小。
在芯片调修过程中，第一小器件对应的控制端口的电平可以设置为高电平，当第一小器件对应的两个MOS管的第一栅极输入高电平时第一小器件短路，当第一小器件对应的两个MOS管的第二栅极输入低电平时第一小器件通被接入目标器件的电路中。
如图一，将目标器件分解成C＝C1+C2+C3+…+Cn，各个第一小器件C1～Cn相互并联，且每两个MOS管先串联再和一个第一小器件(小电容)进行并联。每一个MOS管都有一个控制端即栅极，其中一个MOS管的栅极即第一栅极与芯片的控制端口相连，受控制信号CON1控制，另外一个MOS管的栅极即第二栅极与芯片的译码器输出端相连，受译码器的输出信号的控制。当CON1＝0时，C的总大小没有变化；当CON1＝1时，且译码器输出信号为1的那一路电容被短接，C的总大小减小，且减小的值为该通路的电容值；译码器输出信号为0的那一路电容被接入目标器件。
通过S101的设置，可以实现将芯片中目标器件大小的调小，进一步的，执行S102：在目标器件的旁边设置冗余的一系列大小不等的第二小器件(包含MOS管、电阻、电容或电感等器件)，再用两个MOS管进行并联或串联，来实现对各个小器件的控制。同样的，第二小器件与目标器件类型相同、器件大小不同。
在调修芯片的过程中，第二小器件对应的控制端口的电平可以设置为高电平，当第二小器件对应的两个MOS管的第一栅极输入高电平时第二小器件短路，当第二小器件对应的两个MOS管的第二栅极输入低电平时第二小器件被接入到目标器件的电路中。
如图二，冗余器件即第二小器件被表示为C1，C2，C3，…，Cm，且另外每两个MOS管先串联再和一个电容进行并联。每一个MOS管都有一个控制端即栅极，其中一个MOS管的栅极即第一栅极与芯片的控制端口相连，受控制端口的控制信号CON2的控制，另外一个MOS管的栅极即第二栅极与译码器的输出端相连，受译码器的输出信号的控制。当CON2＝0时，C的总大小增加，且增加值为C1+C2+C3+…+Cm；当CON2＝1时，且译码器输出信号为1的那一路电容Cm被短接，C的总大小增加的值为C1+C2+C3+…+Cm-1。这样根据不同的译码输出及CON2的电平高低可以控制C的总大小增加的值。
对于S103中将译码器的输出端与两个MOS管的第二栅极相连。具体的，可以设计N输入的译码器，产生2N个输出信号来分别控制多个MOS管的栅极。当栅极输入信号为高时，电容Cn被短接，负载减小；当栅极输入信号为低时，电容Cn被接入目标器件，负载增大。当栅极输入信号为高时，电容Cm被短接，负载的增加值减小；当栅极输入信号为低时，电容Cm被接入目标器件，负载的增加值增大。需要说明的是，本申请实施例中的译码器的数目不限，可以为一个，也可以为多个，即所有的MOS管的第二栅极可以由一个译码器的多个输出端分别控制，也可以由多个译码器分别控制。
在封装芯片之前，执行S104：通过对译码器的输入端口施加不同的电平控制译码器的输出端输出不同的电平信号，控制各第一小器件或各第二小器件的接入来调节目标器件的大小，并确定目标器件的最终大小。在通过控制译码器输入端口的电平改变目标器件的大小后，可以通过芯片来直接验证芯片电路的功能和性能是否满足要求，直到调节到芯片电路的功能和性能满足要求时，确定目标器件的最终大小，及其对应的控制端口和译码器输入端的电平高低。
在确认目标器件的最终大小之后，最后执行S105芯片封装时，根据确认的目标器件的最终大小对应的译码器的输入端口和芯片的控制端口的电平高低对译码器的输入端口和芯片的控制端口进行固定电位，即根据各端口输入电平的高低对各端口执行bonding到VDD PAD或GND PAD的操作，如图四所示，从而避免了重新改版而增加的经济成本和时间成本。
通过本申请实施例中的一个或多个技术方案，可以实现如下一个或多个技术效果：
本申请实施例将目标器件分解成多个第一小器件，并通过与其串联或者并联的MOS管来控制是否接入第一小器件，使得目标器件大小的能够被调小；进一步的，将目标器件与多个第二小器件串联或并联，同样的，通过与其串联或者并联的MOS管来控制是否接入第二小器件，使得目标器件的大小能够被调大；将译码器的输出端与MOS管的栅极相连，通过调节译码器的输入信号控制译码器的输出端的电平，从而控制MOS管的通断来控制小器件的接入，进而实现对目标器件大小的调节，同时能够通过芯片直接验证目标器件的大小直到电路功能和性能满足产品详细规范，确定目标器件的最终大小及其对应的译码器输入端口的电平和控制端的电平，在芯片封装时，按照对应的电平固定电位即可，无需再重新制版和流片，解决了现有技术中集成芯片的调修效率低下、增大开发成本的技术问题，提高了调修效率、减小了开发成本。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种集成芯片的制作方法，其特征在于，包括：
将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，N为大于1的整数；
将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，M为大于1的整数；所述两个MOS管的通断用于控制是否接入对应小器件；
将译码器的输出端与所述两个MOS管中的第一栅极相连，所述两个MOS管中的第二栅极与控制端口相连，所述译码器的输出端的输出信号用于控制所述两个MOS管的通断；
通过对所述译码器的输入端口施加不同的电平控制所述译码器的输出端输出不同的电平信号，控制各所述第一小器件或各所述第二小器件的接入来调节所述目标器件的大小，并确定所述目标器件的最终大小；
芯片封装时，根据所述最终大小对应的所述译码器的输入端口和所述控制端口的电平高低对所述译码器的输入端口和所述控制端口进行固定电位。
2.如权利要求1所述的方法，其特征在于，所述第一小器件或所述第二小器件包含：MOS管、电阻、电容或电感。
3.如权利要求1所述的方法，其特征在于，所述第一小器件对应的控制端口的电平设置为高电平，当所述第一小器件对应的所述两个MOS管的第一栅极输入高电平时所述第一小器件短路，当所述第一小器件对应的所述两个MOS管的第二栅极输入低电平时所述第一小器件被接入。
4.如权利要求1或3所述的方法，其特征在于，所述第二小器件对应的控制端口的电平设置为高电平，当所述第二小器件对应的所述两个MOS管的第一栅极输入高电平时所述第二小器件短路，当所述第二小器件对应的所述两个MOS管的第二栅极输入低电平时所述第二小器件被接入。
5.如权利要求4所述的方法，其特征在于，所述N个第一小器件中两个第一小器件的大小相等或不相等。
6.如权利要求4所述的方法，其特征在于，所述M个第二小器件中两个第二小器件的大小相等或不相等。
7.如权利要求4所述的方法，其特征在于，当所述目标器件为电容C时，所述将目标器件分解成N个第一小器件，每个第一小器件与两个MOS管串联或并联，包括：
将所述目标器件分解成N个第一小器件：C1～Cn，C＝C1+C2+C3+…+Cn，所述N个第一小器件相互并联；
每个第一小器件与对应的两个MOS管并联，其中，第一小器件对应的两个MOS管相互串联、第一栅极与高电平的控制端口相连、第二栅极与所述译码器的输出端相连，通过控制译码器的输出端的电平能够减小所述目标器件。
8.如权利要求7所述的方法，其特征在于，所述将目标器件与M个第二小器件串联或并联，每个第二小器件与两个MOS管串联或并联，包括：
将所述目标器件与M个第二小器件并联，所述M个第二小器件为C1～Cm；
每个第二小器件与对应的两个MOS管并联，其中，第二小器件对应的两个MOS管相互串联、第一栅极与高电平的控制端口相连、第二栅极与所述译码器的输出端相连，通过控制译码器的输出端的电平能够增大所述目标器件。
CN201610826177.6A 2016-09-14 2016-09-14 一种集成芯片的制作方法 Active CN106407556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610826177.6A CN106407556B (zh) 2016-09-14 2016-09-14 一种集成芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610826177.6A CN106407556B (zh) 2016-09-14 2016-09-14 一种集成芯片的制作方法

Publications (2)

Publication Number Publication Date
CN106407556A true CN106407556A (zh) 2017-02-15
CN106407556B CN106407556B (zh) 2019-04-30

Family

ID=57997343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610826177.6A Active CN106407556B (zh) 2016-09-14 2016-09-14 一种集成芯片的制作方法

Country Status (1)

Country Link
CN (1) CN106407556B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270872A (zh) * 2018-11-01 2019-01-25 郑州云海信息技术有限公司 一种保险丝芯片的配置方法与装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267586A1 (en) * 2008-04-25 2009-10-29 Infineon Technologies Ag Circuit method for pulling a potential at a node towards a feed potential
CN101640180A (zh) * 2009-08-31 2010-02-03 浙江大学 一种用于测试半导体生产工艺缺陷的测试芯片及制作方法
CN102129264A (zh) * 2011-01-19 2011-07-20 复旦大学 一种完全兼容标准cmos工艺的低温度系数电流源
CN203911896U (zh) * 2014-06-24 2014-10-29 河海大学常州校区 一种可编程芯片的输出电平兼容电路
CN105207657A (zh) * 2015-09-18 2015-12-30 芯佰微电子（北京）有限公司 一种利用负电压进入芯片测试模式的电路
CN105281713A (zh) * 2014-07-10 2016-01-27 厦门雅迅网络股份有限公司 一种传感器信号的模拟电路
CN105281682A (zh) * 2015-11-16 2016-01-27 中国电子科技集团公司第十研究所 低功耗双向降噪低噪声放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267586A1 (en) * 2008-04-25 2009-10-29 Infineon Technologies Ag Circuit method for pulling a potential at a node towards a feed potential
CN101640180A (zh) * 2009-08-31 2010-02-03 浙江大学 一种用于测试半导体生产工艺缺陷的测试芯片及制作方法
CN102129264A (zh) * 2011-01-19 2011-07-20 复旦大学 一种完全兼容标准cmos工艺的低温度系数电流源
CN203911896U (zh) * 2014-06-24 2014-10-29 河海大学常州校区 一种可编程芯片的输出电平兼容电路
CN105281713A (zh) * 2014-07-10 2016-01-27 厦门雅迅网络股份有限公司 一种传感器信号的模拟电路
CN105207657A (zh) * 2015-09-18 2015-12-30 芯佰微电子（北京）有限公司 一种利用负电压进入芯片测试模式的电路
CN105281682A (zh) * 2015-11-16 2016-01-27 中国电子科技集团公司第十研究所 低功耗双向降噪低噪声放大器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270872A (zh) * 2018-11-01 2019-01-25 郑州云海信息技术有限公司 一种保险丝芯片的配置方法与装置

Also Published As

Publication number Publication date
CN106407556B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN103825601B (zh) 一种熔丝修调电路
CN105322923B (zh) 延迟线电路及半导体集成电路
CN106208634A (zh) 用于电流/功率平衡的方法和装置
CN106407556A (zh) 一种集成芯片的制作方法
US20180323141A1 (en) Low-dispersion component in an electronic chip
CN107994894B (zh) 多晶熔丝预修调电路
CN103870617A (zh) 低频芯片自动布局布线方法
CN103425066B (zh) 一种晶圆批量作业动态处理系统及其处理方法
CN110324023A (zh) 一种基于并联电容补偿的超宽带低相位误差数字衰减器
US20140181775A1 (en) Unit capacitor module, automatic capacitor layout method thereof and automatic capacitor layout device thereof
CN103560113B (zh) 一种阵列结构及其制作方法、阵列基板和显示装置
CN109756222A (zh) 一种电平转换电路以及芯片系统
CN103645403A (zh) 一种半导体生产中电子元件测试系统及方法
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
CN111400990A (zh) 基于siwave软件的arm pdn优化设计方法
CN105094274B (zh) 开关电源频率设定电路、方法及电子设备
CN102279824B (zh) 输入接口扩展电路及控制装置
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
CN205081113U (zh) 集成电路芯片和系统封装
CN103809646B (zh) 分压电路及其控制方法
KR102584923B1 (ko) 집적 회로 정전기 방전 버스 구조체 및 제조 방법
CN101995523A (zh) 互连线有源器件测试结构及方法
CN104656003A (zh) 信号电路板与测试电路板配置系统及其方法
CN202352661U (zh) 用于集成电路芯片最终测试微调的熔线电路
KR102076416B1 (ko) 멀티 칩 패키지의 결함 컴포넌트 수정 방법 및 이를 이용한 멀티 칩 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201216

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220424

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

TR01 Transfer of patent right