CN110324023A - 一种基于并联电容补偿的超宽带低相位误差数字衰减器 - Google Patents

Abstract

本发明公开一种基于并联电容补偿的超宽带低相位误差高精度数字衰减器，电路由n个衰减单元通过电感匹配级联而成，所述的n个衰减单元采用带并联电容补偿的简化式T型拓扑结构、带并联电容补偿的桥接式T型拓扑结构和带并联电容补偿的π型拓扑结构中的任意一种或多种。通过调节各衰减单元内的补偿电容值，可以将不同衰减状态的相位调到几乎一致。本发明具有结构简单、衰减精度高、工作频带宽、相位误差小、插入损耗小、输入输出电压驻波比小的优点。

Description

一种基于并联电容补偿的超宽带低相位误差数字衰减器

技术领域

本发明涉及射频集成电路领域，具体涉及一种基于并联电容补偿的超宽带低相位误差数字衰减器。

背景技术

衰减器是无线通信、相控阵雷达和仪器仪表系统的关键组成模块之一，其主要功能是提供幅度控制，来实现线性调整增益、增大动态范围的目的。在现有技术中，衰减器通常使用T型或Pi型拓扑结构，通过晶体管的导通和关断来控制衰减，该结构具有较小的输入输出电压驻波比和较小的插入损耗。但是，这两种拓扑结构的开关晶体管在导通和关断状态下会引入不同的寄生参数，使得衰减状态下的附加相移变得较大，导致衰减器在使用过程中引入了不必要的相位波动。

发明内容

本发明的目的在于提供一种设计结构简单，工作频带宽，插入损耗低，衰减步进均匀，相位变化小的高精度六位衰减器。

本发明的目的通过如下技术方案来实现：

一种基于并联电容补偿的超宽带低相位误差数字衰减器电路，其特征在于：所述的电路，由n个衰减单元通过电感匹配级联而成，所述的n个衰减单元采用带并联电容补偿的简化式T型拓扑结构、带并联电容补偿的桥接式T型拓扑结构和带并联电容补偿的π型拓扑结构中的任意一种或多种；

所述的带并联电容补偿的简化式T型拓扑结构包括电阻Ra1、Ra2、晶体管Ma1、电容Ca1，且有两个端口Pa1、Pa2，其中，端口Pa1连接到射频信号通路，Pa2为晶体管的控制信号输入端口，其连接到电阻Ra2的一端，Ra2的另一端连接晶体管Ma1的栅极，Ma1的漏极连接端口Pa1，Ma1的源级连接电阻Ra1、电容Ca1的一端，电阻Ra1、电容Ca1的另一端均接地；

所述的带并联电容补偿的桥接式T型拓扑结构包括电阻Rb1、Rb2、Rb3、Rb4、Rb5、Rb6、晶体管Mb1、Mb2、电容Cb1，其有四个端口，分别是IN、OUT、Pb1、Pb2，其中射频信号输入从IN端口进入，从OUT端口输出，Pb1、Pb2为晶体管的控制信号输入端口；IN端口同时与电阻Rb1、Rb2的一端、晶体管Mb1的漏极相连，晶体管Mb1的栅极连接电阻Rb5的一端，电阻Rb5的另一端连接控制端口Pb2，电阻Rb2的另一端、电阻Rb3的一端、晶体管Mb2的漏极相连，电阻Rb3的另一端、电阻Rb1的另一端和晶体管Mb1的源级同时连接到OUT端口；晶体管Mb2的栅极连接电阻Rb6的一端，电阻Rb6的另一端连接控制端口Pb1，晶体管Mb2的源级同时连接电阻Rb4和电容Cb1的一端，电阻Rb4和电容Cb1的另一端同时接地；

所述的带并联电容补偿的π型拓扑结构包括电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、晶体管Mc1、Mc2、Mc3、电容Cc1、Cc2，且有四个端口，分别是IN、OUT、Pc1、Pc2，其中射频信号从IN端口进入，从OUT端口输出，Pc1、Pc2为晶体管的控制信号输入端口；IN端口同时连接电阻Rc1的一端、晶体管Mc1的漏极和晶体管Mc2的漏极，电阻Rc1的另一端和晶体管Mc1的源级同时连接到OUT端口，晶体管Mc1的栅极连接电阻Rc4的一端，电阻Rc4的另一端连接控制端口Pc2，晶体管Mc2的栅极连接电阻Rc5的一端，电阻Rc5的另一端连接控制端口Pc1，晶体管Mc2的源级同时连接电阻Rc2和电容Cc1的一端，电阻Rc2和电容Cc1的另一端同时接地，晶体管Mc3的漏极连接OUT端口，晶体管Mc3的栅极连接电阻Rc6的一端，电阻Rc6的另一端连接控制端口Pc1，晶体管Mc3的源级连接电阻Rc3和电容Cc2的一端，电阻Rc3和电容Cc2的另一端同时接地。

进一步的，所述的电路中的晶体管为N型金属-氧化物半导体场效应晶体管。

本发明的有益效果如下：

本发明的基于并联电容补偿的超宽带低相位误差数字衰减器，利用并联补偿电容在调节各衰减单元的相位时几乎不影响衰减幅度的特点，通过改变不同衰减单元的补偿电容值，可以将不同衰减幅度的相位调节到几乎一致。本发明的衰减器结构简单、工作频带宽、插入损耗低、衰减步进均匀、相位变化小、输入输出电压驻波比小。

附图说明

图1为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的整体结构框图。

图2为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器中简化式T型衰减单元的电路拓扑结构图。

图3为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器中桥接式T型衰减单元的电路拓扑结构图。

图4为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器中π型衰减单元的电路拓扑结构图。

图5为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的具体实施图。

图6为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的衰减结果。

图7为本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的各衰减状态附加相移结果。

具体实施方式

下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明的基于并联电容补偿的超宽带低相位误差数字衰减器电路由n个衰减单元通过电感匹配级联而成，n个衰减单元采用带并联电容补偿的简化式T型拓扑结构、带并联电容补偿的桥接式T型拓扑结构和带并联电容补偿的π型拓扑结构中的任意一种或多种。其中低衰减单元的结构宜采用带并联电容补偿的简化式T型拓扑结构，中低衰减单元宜采用带并联电容补偿的桥接式T型拓扑结构，高衰减单元宜采用带并联电容补偿的π型拓扑结构。

下面针对一个具体实施例，对该电路进行说明。

作为其中一个实施例，如图5所示，该电路由0.25dB、0.5dB、1dB、2dB、4dB、8dB衰减单元通过电感L1、L2、L3、L4、L5、L6匹配级联而成。其中0.5dB、1dB、2dB、4dB采用带并联电容补偿的桥接式T型拓扑结构，将此电路结构中的输入信号IN端口和输出信号OUT端口接入电路中并分别和电感相连。8dB采用带并联电容补偿的π型拓扑结构，将此电路结构中的输入信号IN端口和输出信号OUT端口接入电路中并分别和电感相连。0.25dB采用带并联电容补偿的简化式T型拓扑结构，将此电路结构中的信号端口Pa1接入到信号通路并与电感L6相连。衰减单元级联顺序为0.5dB、2dB、8dB、4dB、1dB、0.25dB。本发明的衰减器中高衰减单元和低衰减单元交错排布，可以有效提高衰减器的匹配性能。该衰减器的工作频率范围为0～30GHz，以0.25dB为步进值，衰减范围在0dB～15.75dB实现64种衰减状态。

结合图2，0.25dB衰减单元采用带并联电容补偿的简化式T型拓扑结构，该结构包括电阻Ra1、Ra2、晶体管Ma1、电容Ca1，且有两个端口Pa1、Pa2，其中，端口Pa1连接到射频信号通路，Pa2为晶体管的控制信号输入端口，其连接到电阻Ra2的一端，Ra2的另一端连接晶体管Ma1的栅极，Ma1的漏极连接端口Pa1，Ma1的源级连接电阻Ra1、电容Ca1的一端，电阻Ra1、电容Ca1的另一端均接地。当控制信号输入端口Pa2输入电压为高电平时，晶体管Ma1处于导通状态，电路产生0.25dB衰减，同时补偿电容Ca1接入电路；当控制信号输入端口Pa2输入电压为低电平时，晶体管Ma1处于关断状态，电路不产生衰减，此时补偿电容Ca1不接入电路。两种状态下，射频输出信号幅度相差0.25dB固定值，输出信号相位几乎不变。

结合图3，0.5dB、1dB、2dB、4dB采用带并联电容补偿的桥接式T型拓扑结构，该结构包括电阻Rb1、Rb2、Rb3、Rb4、Rb5、Rb6、晶体管Mb1、Mb2、电容Cb1，其有四个端口，分别是IN、OUT、Pb1、Pb2，其中射频信号输入从IN端口进入，从OUT端口输出，Pb1、Pb2为晶体管的控制信号输入端口；IN端口同时与电阻Rb1、Rb2的一端、晶体管Mb1的漏极相连，晶体管Mb1的栅极连接电阻Rb5的一端，电阻Rb5的另一端连接控制端口Pb2，电阻Rb2的另一端、电阻Rb3的一端、晶体管Mb2的漏极相连，电阻Rb3的另一端、电阻Rb1的另一端和晶体管Mb1的源级同时连接到OUT端口；晶体管Mb2的栅极连接电阻Rb6的一端，电阻Rb6的另一端连接控制端口Pb1，晶体管Mb2的源级同时连接电阻Rb4和电容Cb1的一端，电阻Rb4和电容Cb1的另一端同时接地。当控制信号输入端口Pb1的输入电压为高电平时，控制信号输入端口Pb2的输入电压为低电平，晶体管Mb2处于导通状态，晶体管Mb1处于关断状态，电路产生0.5dB/1dB/2dB/4dB衰减，同时补偿电容Cb1接入电路；当控制信号输入端口Pb1的输入电压为低电平时，控制信号输入端口Pb2的输入电压为高电平，晶体管Mb2处于关断状态，晶体管Mb1处于导通状态，电路不产生衰减，此时补偿电容Cb1不接入电路。两种状态下，射频输出信号幅度相差0.5dB/1dB/2dB/4dB固定值，输出信号相位几乎不变。

结合图4，8dB衰减单元采用带并联电容补偿的π型拓扑结构，该结构包括电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、晶体管Mc1、Mc2、Mc3、电容Cc1、Cc2，且有四个端口，分别是IN、OUT、Pc1、Pc2，其中射频信号从IN端口进入，从OUT端口输出，Pc1、Pc2为晶体管的控制信号输入端口；IN端口同时连接电阻Rc1的一端、晶体管Mc1的漏极和晶体管Mc2的漏极，电阻Rc1的另一端和晶体管Mc1的源级同时连接到OUT端口，晶体管Mc1的栅极连接电阻Rc4的一端，电阻Rc4的另一端连接控制端口Pc2，晶体管Mc2的栅极连接电阻Rc5的一端，电阻Rc5的另一端连接控制端口Pc1，晶体管Mc2的源级同时连接电阻Rc2和电容Cc1的一端，电阻Rc2和电容Cc1的另一端同时接地，晶体管Mc3的漏极连接OUT端口，晶体管Mc3的栅极连接电阻Rc6的一端，电阻Rc6的另一端连接控制端口Pc1，晶体管Mc3的源级连接电阻Rc3和电容Cc2的一端，电阻Rc3和电容Cc2的另一端同时接地。当控制信号输入端口Pc1的输入电压为高电平时，控制信号输入端口Pc2的输入电压为低电平，晶体管Mc2和晶体管Mc3处于导通状态，晶体管Mc1处于关断状态，电路产生8dB衰减，同时补偿电容Cc1、Cc2同时接入电路；当控制信号输入端口Pc1的输入电压为低电平时，控制信号输入端口Pc2的输入电压为高电平，晶体管Mc2和晶体管Mc3处于关断状态，晶体管Mc1处于导通状态，电路不产生衰减，此时补偿电容Cc1、Cc2均不接入电路。两种状态下，射频输出信号幅度相差8dB固定值，输出信号相位几乎不变。

本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的衰减结果如图6所示，仿真结果表明，在0-30GHz频率范围内，各个衰减状态的衰减精度较为理想。本发明的基于并联电容补偿的超宽带低相位误差数字衰减器的各衰减状态附加相移结果如图7所示，附加相移最大为-0.95°/+0.63°，使得该衰减器在使用时引入的相位影响很小。

本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims (2)

1.一种基于并联电容补偿的超宽带低相位误差数字衰减器电路，其特征在于：所述的电路，由n个衰减单元通过电感匹配级联而成，所述的n个衰减单元采用带并联电容补偿的简化式T型拓扑结构、带并联电容补偿的桥接式T型拓扑结构和带并联电容补偿的π型拓扑结构中的任意一种或多种；

所述的带并联电容补偿的简化式T型拓扑结构包括电阻Ra1、Ra2、晶体管Ma1、电容Ca1，且有两个端口Pa1、Pa2，其中，端口Pa1连接到射频信号通路，Pa2为晶体管的控制信号输入端口，其连接到电阻Ra2的一端，Ra2的另一端连接晶体管Ma1的栅极，Ma1的漏极连接端口Pa1，Ma1的源级连接电阻Ra1、电容Ca1的一端，电阻Ra1、电容Ca1的另一端均接地。

所述的带并联电容补偿的桥接式T型拓扑结构包括电阻Rb1、Rb2、Rb3、Rb4、Rb5、Rb6、晶体管Mb1、Mb2、电容Cb1，其有四个端口，分别是IN、OUT、Pb1、Pb2，其中射频信号输入从IN端口进入，从OUT端口输出，Pb1、Pb2为晶体管的控制信号输入端口；IN端口同时与电阻Rb1、Rb2的一端、晶体管Mb1的漏极相连，晶体管Mb1的栅极连接电阻Rb5的一端，电阻Rb5的另一端连接控制端口Pb2，电阻Rb2的另一端、电阻Rb3的一端、晶体管Mb2的漏极相连，电阻Rb3的另一端、电阻Rb1的另一端和晶体管Mb1的源级同时连接到OUT端口；晶体管Mb2的栅极连接电阻Rb6的一端，电阻Rb6的另一端连接控制端口Pb1，晶体管Mb2的源级同时连接电阻Rb4和电容Cb1的一端，电阻Rb4和电容Cb1的另一端同时接地。

所述的带并联电容补偿的π型拓扑结构包括电阻Rc1、Rc2、Rc3、Rc4、Rc5、Rc6、晶体管Mc1、Mc2、Mc3、电容Cc1、Cc2，且有四个端口，分别是IN、OUT、Pc1、Pc2，其中射频信号从IN端口进入，从OUT端口输出，Pc1、Pc2为晶体管的控制信号输入端口；IN端口同时连接电阻Rc1的一端、晶体管Mc1的漏极和晶体管Mc2的漏极，电阻Rc1的另一端和晶体管Mc1的源级同时连接到OUT端口，晶体管Mc1的栅极连接电阻Rc4的一端，电阻Rc4的另一端连接控制端口Pc2，晶体管Mc2的栅极连接电阻Rc5的一端，电阻Rc5的另一端连接控制端口Pc1，晶体管Mc2的源级同时连接电阻Rc2和电容Cc1的一端，电阻Rc2和电容Cc1的另一端同时接地，晶体管Mc3的漏极连接OUT端口，晶体管Mc3的栅极连接电阻Rc6的一端，电阻Rc6的另一端连接控制端口Pc1，晶体管Mc3的源级连接电阻Rc3和电容Cc2的一端，电阻Rc3和电容Cc2的另一端同时接地。

2.根据权利要求1所述的基于并联电容补偿的超宽带低相位误差数字衰减器电路，其特征在于：所述的电路中的晶体管为N型金属-氧化物半导体场效应晶体管。