CN106298787A - 存储元件及其制造方法 - Google Patents
存储元件及其制造方法 Download PDFInfo
- Publication number
- CN106298787A CN106298787A CN201510319580.5A CN201510319580A CN106298787A CN 106298787 A CN106298787 A CN 106298787A CN 201510319580 A CN201510319580 A CN 201510319580A CN 106298787 A CN106298787 A CN 106298787A
- Authority
- CN
- China
- Prior art keywords
- layer
- laminated construction
- memory element
- conductor layer
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 72
- 239000011435 rock Substances 0.000 claims abstract description 57
- 238000010276 construction Methods 0.000 claims abstract description 49
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 40
- 238000003860 storage Methods 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000004381 surface treatment Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 239000004568 cement Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 150000002829 nitrogen Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储元件及其制造方法，存储元件包括叠层结构、多个第一盖层以及多个第二盖层。叠层结构位于基底上。叠层结构包括相互交替叠层的多个第一导体层以及多个介电层。第一盖层分别位于第一导体层的侧壁上。第二盖层分别位于介电层的侧壁上。
Description
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储元件及其制造方法。
背景技术
随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了增加储存能力，存储元件变得更小而且集成度更高。因此，三维存储元件已逐渐受到业界的高度关注。
然而，随着三维存储元件的集成度提高，由于高表面积体积比(Highsurface area to volume ratio)，表面力(例如是毛细力、摩擦力以及附着力)将严重影响三维存储元件结构的稳定性。特别是对于极端高高宽比(Highaspect ratio)的元件结构。因此，如何发展出一种存储元件及其制造方法，以避免高高宽比的元件结构弯曲或是崩塌将成为未来重要的一门课题。
发明内容
本发明提供一种具有盖层的存储元件及其制造方法，其可避免高高宽比的元件结构弯曲或是崩塌的现象。
本发明提供一种存储元件包括叠层结构、多个第一盖层以及多个第二盖层。叠层结构位于基底上。叠层结构包括相互交替叠层的多个第一导体层以及多个介电层。第一盖层分别位于第一导体层的侧壁上。第二盖层分别位于介电层的侧壁上。
在本发明的一实施例中，上述第一盖层的材料与第二盖层的材料相同。
在本发明的一实施例中，上述第一盖层的材料与第二盖层的材料不同。
在本发明的一实施例中，上述第一盖层的材料与第二盖层的材料包括含氮材料。
在本发明的一实施例中，上述含氮材料包括氮化硅、氮氧化硅或其组合。
在本发明的一实施例中，上述存储元件更包括第二导体层以及电荷储存层。第二导体层覆盖叠层结构。电荷储存层位于叠层结构以及第二导体层之间。第一盖层分别位于第一导体层与电荷储存层之间。第二盖层分别位于介电层与电荷储存层之间。
在本发明的一实施例中，上述第一盖层的材料与电荷储存层的部分材料相同。第二盖层的材料与电荷储存层的部分材料不同。
在本发明的一实施例中，上述第一导体层与第二导体层其中之一者为多个栅极层。第一导体层与第二导体层其中之另一者为多个通道层。
本发明提供一种存储元件包括叠层结构、第二导体层以及电荷储存结构。叠层结构位于基底上。叠层结构包括相互交替叠层的多个第一导体层以及多个介电层。第二导体层覆盖叠层结构。电荷储存结构位于叠层结构以及第二导体层之间。电荷储存结构包括多个第一部分以及多个第二部分。第一部分位于第一导体层的侧壁上。第二部分位于介电层的侧壁上。第一部分的结构与这些第二部分的结构至少有一部分不同。
在本发明的一实施例中，上述第一部分包括氮化硅/氧化硅/氮化硅/氧化硅。
在本发明的一实施例中，上述第二部分包括氮氧化硅/氧化硅/氮化硅/氧化硅。
本发明提供一种存储元件的制造方法，其步骤如下。于基底上形成叠层结构。叠层结构包括多个第一导体层以及多个介电层。第一导体层与介电层相互交替叠层。于第一导体层的侧壁上分别形成多个第一盖层，且于介电层的侧壁上分别形成第二盖层。
在本发明的一实施例中，于第一导体层的侧壁上分别形成第一盖层，且于介电层的侧壁上分别形成第二盖层的方法包括进行表面处理工艺。
在本发明的一实施例中，上述表面处理工艺包括氮化处理、氮氧化处理或其组合。
在本发明的一实施例中，上述氮化处理包括等离子体处理、化学气相沉积处理、物理气相沉积处理或其组合。
在本发明的一实施例中，上述第一盖层的材料与第二盖层的材料不同。
在本发明的一实施例中，上述第一盖层的材料与第二盖层的材料包括含氮材料。
在本发明的一实施例中，上述含氮材料包括氮化硅、氮氧化硅或其组合。
在本发明的一实施例中，上述存储元件的制造方法更包括以下步骤。于叠层结构、第一盖层以及第二盖层的表面上形成第二导体层。第二导体层覆盖叠层结构。于叠层结构以及第二导体层之间形成电荷储存层。
在本发明的一实施例中，上述第一导体层与第二导体层其中之一者为多个栅极层。第一导体层与第二导体层其中之另一者为多个通道层。
基于上述，本发明利用第一盖层以及第二盖层分别覆盖在第一导体层以及介电层的侧壁上。由于第一盖层以及第二盖层的材料为具有较大硬度的含氮材料，因此，第一盖层以及第二盖层可提升本发明的叠层结构整体的硬度，以避免高高宽比的叠层结构弯曲或是崩塌的现象。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A至图1F为依照本发明实施例所绘示的存储元件的制造流程的剖面示意图。
【符号说明】
10：开口
100：基底
102：叠层
102a：叠层结构
104、104a、120：导体层
106、106a：介电层
108、108a、110：掩模层
112：表面处理工艺
114：第一盖层
116：第二盖层
117：第三盖层
118：电荷储存层
118a：氧化硅
118b：氮化硅
118c：氧化硅
H1：高度
P1、P2：部分
W1、W2：宽度
具体实施方式
图1A至图1F为依照本发明实施例所绘示的存储元件的制造流程的剖面示意图。
请参照图1A，首先，提供基底100。基底100可例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor OverInsulator，SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。
然后，于基底100上形成叠层102。叠层102包括多个导体层104以及多个介电层106。导体层104与介电层106相互交替叠层。在一实施例中，导体层104的材料可例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可利用化学气相沉积法来形成。导体层104的厚度可例如是100nm至500nm。介电层106的材料可例如是氧化硅、氮化硅或其组合，其形成方法可利用化学气相沉积法来形成。介电层106的厚度可例如是100nm至500nm。虽然，图1A仅绘示12层的导体层104以及12层的介电层106，但本发明不以此为限，在其他实施例中，导体层104的数目可例如是8层、16层、32层或更多层。同样地，介电层106配置于相邻两个导体层104之间，因此，介电层106亦可例如是8层、16层、32层或更多层。
接着，请参照图1A与图1B，于叠层102上依序形成掩模层108以及图案化的掩模层110。在一实施例中，掩模层108可例如是先进图案化薄膜(Advanced Patterning Film，APF)。先进图案化薄膜(APF)的材料包括含碳材料，而含碳材料可例如是非晶碳。图案化的掩模层110的材料可例如是正型光刻胶材料或负型光刻胶材料。图案化掩模层110可通过光刻工艺而形成。
请参照图1B与图1C，以图案化的掩模层110为掩模，先对掩模层108进行刻蚀工艺，移除部分掩模层108，以形成图案化的掩模层108a。之后，再以图案化的掩模层108a为掩模，对叠层102进行刻蚀工艺，移除部分导体层104以及部分介电层106，以形成多个开口10以及多个叠层结构102a。在一实施例中，开口10暴露基底100的表面。叠层结构102a沿第一方向D1(亦即垂直于纸面方向)延伸，且叠层结构102a与开口10亦沿着第二方向D2相互交替。在一实施例中，第一方向D1与第二方向D2不同，且相互垂直。在进行上述刻蚀工艺时，会耗损图案化的掩模层110，因此叠层结构102a上会残留图案化的掩模层108a(如图1C所示)。在本实施例中，叠层结构102a的高宽比(H1/W1)可介于10至50之间。开口10的宽度W2可小于150nm。
请参照图1D，进行表面处理工艺112，以于开口10中的导体层104a的侧壁上分别形成第一盖层114或第二盖层116。在一实施例中，在进行表面处理工艺112时，可同时且分别于开口10中的介电层106a的侧壁上形成第二盖层116或第一盖层114。另外，在另一实施例中，在进行表面处理工艺112时，亦可同时且分别于开口10底部的基底100的表面上形成第三盖层117。表面处理工艺112包括氮化处理、氮氧化处理、或其组合。氮化处理可例如是等离子体处理、化学气相沉积处理、物理气相沉积处理或其组合。在一实施例中，表面处理工艺112为氮气等离子体处理(N2plasma treatment)，其可于高真空腔(High-Vaccum Chamber)内，在20℃至70℃的反应室温度下，通入流量为10sccm至500sccm的含氮气体来进行等离子体处理。在本实施例中，含氮气体可例如是氮气(N2)、NH3或其组合。然而，本发明并不限于此，只要此表面处理工艺基本上不移除或是仅移除少量的叠层结构102a，并于叠层结构102a的侧壁上形成盖层即可。在一实施例中，第一盖层114、第二盖层116以及第三盖层117的材料可以相同或是不同。第一盖层114、第二盖层116以及第三盖层117的材料包括含氮材料，含氮材料可例如是氮化硅、氮氧化硅或其组合。在一实施例中，导体层104a为多晶硅；介电层106a为氧化硅；第一盖层114为氮化硅；第二盖层116为氮氧化硅；第三盖层117为氮化硅。第一盖层114的厚度可例如是1nm至5nm。第二盖层116的厚度可例如是1nm至5nm。第三盖层117的厚度可例如是1nm至5nm。
请参照图1D与图1E，移除图案化的掩模层108a。之后，于叠层结构102a、第一盖层114、第二盖层116以及第三盖层117上形成电荷储存层118。在一实施例中，电荷储存层118沿着叠层结构102a的表面、第一盖层114、第二盖层116以及第三盖层117的表面共形地形成。在一实施例中，电荷储存层118可例如是由氧化层/氮化层/氧化层(Oxide/Nitride/Oxide,ONO)所构成的复合层，此复合层可为三层或更多层，本发明并不限于此，其形成方法可例如是化学气相沉积法。
值得一提的是，由于移除图案化的掩模层108a之前，已经先分别形成第一盖层114以及第二盖层116于第一导体层104a以及介电层106a的侧壁上。第一盖层114以及第二盖层116可强化整体叠层结构102a的强度。如此一来，当移除图案化的掩模层108a时，其可降低移除步骤中的表面力(例如是毛细力、摩擦力以及附着力)对于叠层结构102a的影响，以维持叠层结构102a的稳定性。
然后，请参照图1E与图1F，于电荷储存层118上形成导体层120。在一实施例中，导体层120共形地形成在电荷储存层118上。但本发明不以此为限，在其他实施例中，导体层120亦可填满开口10中。导体层120的材料可例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可以利用化学气相沉积法。导体层120的厚度可例如是10nm至20nm。后续的工艺，可以包括将导体层120进一步图案化等步骤，于此不再详述。
请参照图1F，本发明提供一种存储元件包括多个叠层结构102a、电荷储存层118、导体层120、第一盖层114以及第二盖层116。叠层结构102a位于基底100上。叠层结构102a包括多个导体层104a以及多个介电层106a。导体层104a与介电层106a相互交替叠层。在一实施例中，导体层104a可例如是栅极层(又或者称为字线)；导体层120可例如是通道层(又或者是称为位线)。但本发明不以此为限，在其他实施例中，导体层104a亦可例如是通道层(又或者称为位线)；导体层120可例如是栅极层(又或者称为字线)。第一盖层114位于导体层104a的侧壁上。第二盖层116位于介电层106a的侧壁上。电荷储存层118位于叠层结构102a、第一盖层114以及第二盖层116的表面上。第二导体层120位于电荷储存层118上。在一实施例中，第一盖层114以及覆盖在第一盖层114上的部分电荷储存层118可视为第一部分P1。而第二盖层116以及覆盖在第二盖层116上的部分电荷储存层118可视为第二部分P2。第一部分P1与第二部分P2的结构至少有一部分不同。在一实施例中，第一部分P1的结构可例如是由氮化硅114/氧化硅118a/氮化硅118b/氧化硅118c所构成(自叠层结构102a的表面往电荷储存层118的延伸方向)；而第二部分的结构可例如是由氮氧化硅116/氧化硅118a/氮化硅118b/氧化硅118c所构成，但本发明不以此为限。相对于介电层106a，第一盖层114以及第二盖层116的材料具有较大的硬度(其杨氏系数可例如介于220GPa至270GPa之间)。因此，第一盖层114以及第二盖层116可提升本实施例的叠层结构102a整体的硬度，以减少表面力(例如是毛细力、摩擦力以及附着力)的影响，进而避免高高宽比的叠层结构弯曲或是崩塌。
此外，当导体层104a为字线，而导体层120为位线时。在擦除(Erase)的操作上，由于位于导体层104a表面上的第一盖层114具有一定厚度，其可避免栅极注入(Gate injection)电子至电荷储存层118中，因此提升擦除操作上的裕度(Window)。
综上所述，本发明利用第一盖层以及第二盖层分别覆盖第一导体层以及介电层的侧壁上。由于第一盖层以及第二盖层的材料为具有较大硬度(例如是含氮材料)，因此，第一盖层以及第二盖层可提升本发明的叠层结构整体的硬度，以减少表面力(例如是毛细力、摩擦力以及附着力)的影响，进而避免高高宽比的叠层结构弯曲或是崩塌。此外，位于导体层表面上的第一盖层还可避免栅极注入电子至电荷储存层中，进而提升擦除操作上的裕度。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种存储元件，包括：
一叠层结构，位于一基底上，该叠层结构包括相互交替叠层的多个第一导体层以及多个介电层；
多个第一盖层，分别位于这些第一导体层的侧壁上；以及
多个第二盖层，分别位于这些介电层的侧壁上。
2.根据权利要求1所述的存储元件，其中这些第一盖层的材料与这些第二盖层的材料相同或不同。
3.根据权利要求1所述的存储元件，其中这些第一盖层的材料与这些第二盖层的材料包括一含氮材料。
4.根据权利要求3所述的存储元件，其中该含氮材料包括氮化硅、氮氧化硅或其组合。
5.根据权利要求1所述的存储元件，更包括：
一第二导体层，覆盖该叠层结构；以及
一电荷储存层，位于该叠层结构以及该第二导体层之间，其中这些第一盖层分别位于这些第一导体层与该电荷储存层之间，且这些第二盖层分别位于这些介电层与该电荷储存层之间。
6.一种存储元件的制造方法，包括：
于一基底上形成一叠层结构，该叠层结构包括多个第一导体层以及多个介电层，这些第一导体层与这些介电层相互交替叠层；以及
于这些第一导体层的侧壁上分别形成多个第一盖层，且于这些介电层的侧壁上分别形成多个第二盖层。
7.根据权利要求6所述的存储元件的制造方法，其中于这些第一导体层的侧壁上分别形成这些第一盖层，且于这些介电层的侧壁上分别形成这些第二盖层的方法包括进行一表面处理工艺。
8.根据权利要求7所述的存储元件的制造方法，其中该表面处理工艺包括一氮化处理、一氮氧化处理或其组合。
9.根据权利要求8所述的存储元件的制造方法，其中该氮化处理包括等离子体处理、化学气相沉积处理、物理气相沉积处理或其组合。
10.根据权利要求6所述的存储元件的制造方法，更包括：
于该叠层结构、这些第一盖层以及这些第二盖层的表面上形成一第二导体层，该第二导体层覆盖该叠层结构；以及
于该叠层结构以及该第二导体层之间形成一电荷储存层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510319580.5A CN106298787B (zh) | 2015-06-11 | 2015-06-11 | 存储元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510319580.5A CN106298787B (zh) | 2015-06-11 | 2015-06-11 | 存储元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298787A true CN106298787A (zh) | 2017-01-04 |
| CN106298787B CN106298787B (zh) | 2020-01-14 |
Family
ID=57659678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510319580.5A Active CN106298787B (zh) | 2015-06-11 | 2015-06-11 | 存储元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298787B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847602A (zh) * | 2008-12-31 | 2010-09-29 | 三星电子株式会社 | 半导体存储器件以及形成半导体存储器件的方法 |
| CN102263109A (zh) * | 2010-05-31 | 2011-11-30 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| CN103887259A (zh) * | 2012-12-24 | 2014-06-25 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US20150076586A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
-
2015
- 2015-06-11 CN CN201510319580.5A patent/CN106298787B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847602A (zh) * | 2008-12-31 | 2010-09-29 | 三星电子株式会社 | 半导体存储器件以及形成半导体存储器件的方法 |
| US20120064681A1 (en) * | 2008-12-31 | 2012-03-15 | Kim Jingyun | Semiconductor Memory Device And Method Of Forming The Same |
| CN102263109A (zh) * | 2010-05-31 | 2011-11-30 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| CN103887259A (zh) * | 2012-12-24 | 2014-06-25 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US20150076586A1 (en) * | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298787B (zh) | 2020-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9373636B2 (en) | Methods of forming semiconductor constructions | |
| KR100623177B1 (ko) | 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| US7563662B2 (en) | Processes for forming electronic devices including non-volatile memory | |
| EP3616240A1 (en) | Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays | |
| JP5489449B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| US10283646B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP2009206152A (ja) | 半導体記憶装置及びその製造方法 | |
| US20150243709A1 (en) | Semiconductor structures including liners comprising alucone and related methods | |
| JP2007134681A (ja) | 不揮発性半導体記憶装置 | |
| KR100771923B1 (ko) | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN109904171B (zh) | 三维存储器及其制作方法 | |
| JP5613105B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US9941135B2 (en) | Methods of forming a hard mask layer and of fabricating a semiconductor device using the same | |
| CN104681498B (zh) | 存储器件及其制造方法 | |
| CN112071749B (zh) | 半导体装置和制造该半导体装置的方法 | |
| JP2009158775A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8072018B2 (en) | Semiconductor device and method for fabricating the same | |
| CN104517904A (zh) | 存储器件及其制造方法 | |
| CN105719960A (zh) | 用于刻蚀高k金属栅层叠的方法 | |
| CN108987407B (zh) | 三维存储器及其制造方法 | |
| US7585787B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN106298787A (zh) | 存储元件及其制造方法 | |
| US8563386B2 (en) | Integrated circuit system with bandgap material and method of manufacture thereof | |
| US9142561B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |