CN106257667A - 用于加热例如mos晶体管的集成结构的电子器件 - Google Patents

用于加热例如mos晶体管的集成结构的电子器件 Download PDF

Info

Publication number
CN106257667A
CN106257667A CN201510846184.8A CN201510846184A CN106257667A CN 106257667 A CN106257667 A CN 106257667A CN 201510846184 A CN201510846184 A CN 201510846184A CN 106257667 A CN106257667 A CN 106257667A
Authority
CN
China
Prior art keywords
site
transistor
electric current
heater
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510846184.8A
Other languages
English (en)
Other versions
CN106257667B (zh
Inventor
P·加利
S·阿萨纳西乌
J·里科兹
S·恩格尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics France SAS
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of CN106257667A publication Critical patent/CN106257667A/zh
Application granted granted Critical
Publication of CN106257667B publication Critical patent/CN106257667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种电子器件，包括：集成电路(IC)，包括例如至少一个MOS晶体管(TRN)；以及加热装置(SC)，被电耦合至所述至少一个晶体管的源极(S)半导电区域或漏极(D)半导电区域中的一个的至少两个位点(ED1、ED2)并且被配置为引起至少一个电流(I)在所述位点之间流通。

Description

用于加热例如MOS晶体管的集成结构的电子器件
技术领域
本发明的实施例涉及集成电路，并且尤其是涉及对一个或多个集成结构的有源区的加热，该集成结构特别是一个或多个晶体管，例如MOS晶体管。
背景技术
在特定应用中，可能特别有利的是加热MOS晶体管的有源区，特别是当后者处于冷环境中或类似时，以改进其在非常低的电压应用下的性能水平。
当前，使用复杂的加热系统来增加晶体管的环境温度，特别是当后者处于冷环境中时。
发明内容
根据一个实施例，提出一种具有简单架构的电子器件，其使得可简单地加热例如MOS晶体管的集成结构，而无需修改结构的一个或多个有源区(例如晶体管的有源区)或者结合有该结构的集成电路的功能性。
根据一个方面，提出一种电子器件，包括具有至少一个集成结构(例如MOS晶体管)的集成电路以及加热装置，该加热装置电耦合至所述至少一个结构的有源区的至少两个位点，例如电耦合至所述至少一个晶体管的源极半导电区域或漏极半导电区域中一个的至少两个位点，并且该加热装置配置成引起至少一个电流在所述位点之间流通。
换言之，根据该方面，所述结构的有源区(例如MOS晶体管的源极区域或漏极区域)通过引起电流在其中流通(例如通过在所述两个位点之间施加电势差)而用作加热器。
通过焦耳效应，该电流的流通将使所述位点之间的有源区的温度升高，并且之后该热将在有源区中传播。
当集成结构为MOS晶体管时，通过焦耳效应，该电流的流通将使源极区域或漏极区域的温度升高，并且之后该热将通过晶体管的沟道而传播至该晶体管的所有有源区。
因此，源极区域或漏极区域自身变成了加热器件。
为了具有更高的效率，优选的是，所述位点位于基本上沿着在所述至少一个晶体管处的沟道的宽度的方向延伸的直线上。
当所述位点的数量等于两个，优选的是，两个位点分别位于有源区(例如源极区域或漏极区域)的两个端部的邻近区域。
为了限制出现电迁移现象的风险，可引起一个电流在两个位点之间沿着一个方向流通并且连续引起一个电流在两个位点之间沿着另一方向流通。
还可通过提供等于三个数量的位点来获得对出现电迁移现象的风险的限制，其中第一位点被包括在两个第二位点之间；加热装置则配置成引起两个电流分别在第一位点与两个第二位点之间流通。
在这方面，优选的是，两个第二位点分别位于有源区(例如源极区域或漏极区域)的两个端部的邻近区域，并且第一位点定位成与两个第二位点基本上等距。
根据一个实施例，加热装置包括：导电触头，例如将部件的有源区联接至集成电路的第一金属化水平的类型，这些触头分别电耦合至所述位点；以及至少一个电流源，配置成通过相应的触头在所述位点中的一个位点处注入至少一个电流，所产生的一个或多个电流通过一个或多个导电触头而在另一个位点或其他位点处放电。
等同地，可代替电流源而使用电压发生器，该电压发生器用于在所述位点之间施加电势差。
尽管可在MOS晶体管的源极区域或漏极区域中注入电流，然而优选的是在源极区域注入电流，因为后者已通常旨在连接至集成电路中的接地极。
因此，放电每个电流的一个或多个触头有利地联接至集成电路的接地线。
已观察到，通过使用电流脉冲而非连续流通的电流对集成结构(例如MOS晶体管)的加热更有效。
因此，根据一个实施例，加热装置配置成引起至少一个电流以至少一个脉冲的方式流通。
可在结构正操作时对该结构进行加热，存在获得降级的但可能可接受的运行的风险。
因此，当该结构为MOS晶体管时，这导致在晶体管的源极或漏极的两个不同位点之间施加电势差，此时可能则导致晶体管的降级的运行，然而该运行可能在特定应用中是可接受的。
也即，在其他应用中，优选的是加热装置是可控制的，并且器件进一步包括控制装置，该控制装置适于在结构不运行时启动加热装置。
换言之，根据该实施例，该结构(例如晶体管)首先“升温”，然后在已停用加热装置并且优选地允许过去一段特定时间间隔从而在结构的有源区中获得均匀温度之后，可对结构(例如晶体管)提供电力，从而将该结构置于其正常运行模式。
根据一个实施例，加热装置可配置成引起至少一个电流通过在结构之上延伸的金属线而在集成电路的多个结构(例如晶体管)中流通。这些金属线则还可有助于这些结构的升温。
加热装置可与集成电路是分立的，或者属于集成电路。
附图说明
通过非限制性实施例的具体的说明书的教导以及附图，本发明的其他优点和特征将变得显而易见，附图中：
-图1至图6示出了本发明的不同实施例。
具体实施方式
在图1中，标号DIS表示与集成电路IC完全整体形成的电子器件。
该电子器件在此包括集成结构，特别是晶体管TRN，例如NMOS晶体管。
晶体管TRN常规包括源极半导电区域S、漏极半导电区域D以及栅极区域G。晶体管TRN的有源区在此通过隔离区域RIS(例如浅沟槽类型的)而与集成电路的其他部件隔离。
DIS器件还包括加热装置，该加热装置在此电耦合至晶体管TRN的源极半导电区域的两个位点ED1、ED2，并且在此配置成引起电流I在位点ED1与ED2之间流通。
更具体地，在该实施例中，加热装置包括电流源SC，该电流源一方面连接至接地极GND，而另一方面连接至第一位点ED1，例如通过导电触头CT0、位于集成电路第一金属化水平的金属化部分MTL1以及在位点ED1处电耦合至源极区域S的硅化物区(也即包括金属硅化物的区)。
加热装置还包括另一触头CT2，该触头在位点ED2处电耦合至源极区域S的硅化物区并且通过另一金属化部分MTL2联接至接地极GND。
为了提高加热效率，有利地可在位点ED1与ED2之间布置非硅化物区，以便增加电阻RS的值。
在该示例性实施例中，电流源SC输送电流I，该电流在源极半导电区域RS中在两个位点ED1与ED2之间流通，再次在位点ED2处离开。
在这里描述的实例中，两个位点ED1和ED2分别位于源极半导电区域的两个端部的邻近区域，并且连接它们的直线以基本上平行于晶体管TRN的沟道的宽度W的方式延伸。
在该图1中，标号RS表示源极半导电区域的电阻。
通过焦耳效应，电流I的流通导致源极区域S的温度的升高，并且该热根据箭头F传播至晶体管TRN的所有有源区，通过其沟道区域而到达尤其是漏极半导电区域D。
图2示出了对应于图1的电路图。
更具体地，图2示出了有电阻器RS体现的源极区域S，该电阻器的端子ED2连接至接地线GND并且其端子ED1通过电流源SC连接至接地线GND。
还应当注意到，在该实例中，电流源SC可通过由控制信号SCTRL控制的开关SW启动。
换言之，电流源可被激活或去激活。
在该示例性实施例中，晶体管TRN的漏极D通过晶体管R1连接至供电电压Vdd，并且集成电路IC还包括连接至晶体管的栅极G的另一部分1以及连接至晶体管TRN的漏极的另一部分电路2.
因此可看到在此，集成电路IC的功能且尤其是晶体管TRN的功能绝不会通过添加可激活的电流源SC而改变。
通过添加处于集成电路IC内部的电流源SC，指示仅仅略微改变了集成电路IC的拓扑结构。
此外，当MOS晶体管为NMOS晶体管时这实施起来特别简单，这是因为NMOS晶体管在正常运行中通常连接至地面。
电流源还可处于集成电路外部。
当晶体管TRN的有源区的温度升高时，开关SW关闭并且电流源SC输送电流I，该电流在源极半导电区域S中流通以放电至接地极GND。
在一段升温时间之后，通过打开晶体管SW而去激活电流源SC，升温时间可依据晶体管的环境而变。然后，在准许晶体管在集成电路IC内正常运行之前，优选地使晶体管的有源区的温度变得均匀。
可在晶体管TRN升温时同时准许晶体管的运行。然而，在这种情况下，由于源极区域S的两端处的两个不同电势的存在，这可导致晶体管TRN的降级运行。这个所述的降级运行在特定应用中是可接受的。
尽管可引起电流I在源极半导电区域中连续流通从而使晶体管的有源区的温度升高，然而已观察到通过引起电流脉冲流通而获得了温度的更有效提升，所述电流脉冲优选为短脉冲，例如几微秒量级，其可限制出现电迁移现象的风险。
此外，如图3所示，可提供输送电流I的脉冲列的示例性电流源SC。
更具体地，在该示例性实施例中，MOS晶体管4在其栅极上收到振荡器OSC控制，从而从电压发生器3以晶体管4的关闭和打开的速率输送电流脉冲。
作为变型，如图4示意性示出的，可规定加热装置不是在两个位点而是在三个位点ED1、ED2、ED3处耦合至源极半导电区域。
并且在该实例中，第一位点ED1定位成与其他两个位点ED2和ED3基本上等距，这两个位点ED2和ED3分别位于两个源极半导电端部S处。
三个位点ED1、ED2、ED3在此沿着直线DR基本上对齐，该直线以平行于晶体管TRN的沟道的宽度W的方式延伸。
电流源SC然后在第一位点ED1处注入电流I，并且该电流然后分裂成两个基本上相同的电流I/2，它们分别在两个端点ED2和ED3处放电至接地极GND。
这样的布置还可限制出现电迁移现象的风险。
显然，如图5所示，可引起至少一个电流在集成电路IC的多个晶体管中流通。
在图5中，模块CEL1、CEL2、CEL3代表集成电路的小区(cell)，它们包括多个部件，其中的至少一个NMOS晶体管必须升温。
器件DIS还包括集成在集成电路IC中的温度管理单元MU，该温度管理单元包括电流源SC、输送控制信号SCTRL的控制装置MC、以及温度传感器CPT。
第一金属化部分MTL1穿过集成电路在小区CEL1-CEL3之上行进，从而通过相应的触头分别耦合至三个小区CEL1-CEL3的三个NMOS晶体管的第一位点ED1。
类似地，第二金属化部分MTL2在集成电路IC中在小区CEL1-CEL3之上流通，从而分别电耦合至这三个晶体管的源极区域的三个位点ED2。
第三金属化部分MTL3可传递供电电压Vdd，用于正常运行中的集成电路IC。
因此，当这三个小区CEL1-CEL3的NMOS晶体管升温时，小区SC在金属化部分MTL1之上输送电流I。所产生的电流然而在三个NMOS晶体管的位点ED1处注入，并且在金属化部分MTL2处再次离开。
应当注意到在此，这三个金属化部分有助于这些晶体管通过在它们内流通的电流而升温。
本发明不限于已描述的实施例而是包含其所有变型。
因此，如图6所示，还可使PMOS晶体管TRP的源极半导电区域S升温。
更具体地，电流源SC通过由信号SCTRL控制的开关SW而连接至有机区域S的第一位点ED1，而源极区域的第二位点ED2要么连接至接地极GND要么通过也由控制信号SCTRL控制的另一开关SW1而连接至供电电压Vdd。
集成电路4和5的其他部分分别连接至晶体管TRP的栅极G和漏极D。
当晶体管TRP待升温且其不在正常运行时，信号SCTRL将开关SW置于其关闭位置并且切换开关SW1，使得第二位点ED2连接至接地极GND。
在这种情况下，通过类比于已在上文描述的内容，电流I可在源极半导电区域中流通。
一旦加热完成并且温度已变得均匀，则可通过打开开关SW并且通过切换开关SW1将晶体管TRP置于其正常运行模式中，使得此时，第二位点ED2联接至供电电压Vdd，对于PMOS晶体管而言通常是这种情况。
作为变型，可提供与图2所示成对称的设定，其中PMOS晶体管的源极区域的二极管ED2联接至旨在在正常运行下传输电压Vdd的线。在这种情况下，在其中晶体管不运行的情况下的升温过程中，该线将联接至接地极GND。
显然，尽管上文已描述电流源SC的使用，还可构想使用电压发生器，该电压发生器在源极或漏极的半导电区域的不同位点施加电势差。
在其中目的是引起两个电流在两个位点ED1与ED2之间沿着相反方向连续流通的情况下，还可规定使用头尾相接的两个电流源或双向电流源或者等同的一个或多个电压发生器，从而限制出现电迁移现象的风险。
尽管上文已描述源极区域，然而还可使用相同的装置来执行MOS晶体管(无论是NOMS晶体管还是PMOS晶体管)的漏极区域的升温，至少在集成电路内提供通向地面的路径(如果并未存在这样的路径的话)，用于在升温过程中在晶体管的漏极中流通的电流的放电。
尽管上文描述的实施例已集中于MOS晶体管，然而可将该加热原理应用于任何集成结构的任何有源区，所述集成结构诸如例如为双极晶体管、PN结、闸流晶体管等。
最后，无论用于集成结构的基板的类型如何均适用本发明，无所述基板为例如块体基板或者绝缘体上硅(silicon on insulator，SOI)类型且更特别是全耗尽绝缘体上硅(FDSOI)类型的基板。

Claims (14)

1.一种电子器件，包括：集成电路(IC)，包括至少一个集成结构(TRN)；以及加热装置(SC)，所述加热装置被电耦合至所述至少一个集成结构的有源区(S)的至少两个位点(ED1，ED2)，并且被配置成引起至少一个电流(I)在所述位点之间流通。
2.根据权利要求1所述的器件，其中，所述至少一个集成结构为至少一个MOS晶体管(TRN)，并且所述有源区为所述至少一个晶体管的源极(S)半导电区域或漏极(D)半导电区域中的一个区域。
3.根据权利要求2所述的器件，其中，所述晶体管(TRN)为NMOS晶体管。
4.根据权利要求2或3所述的器件，其中，所述位点(ED1，ED2)位于实质上沿着在所述至少一个晶体管处的沟道的宽度(W)的方向延伸的直线上。
5.根据权利要求2至4中的任一项所述的器件，其中，所述位点(ED1，ED2)位于所述源极半导电区域(S)内。
6.根据前述权利要求中的任一项所述的器件，其中，所述位点的数量等于两个，并且所述两个位点(ED1、ED2)分别位于所述有源区的两个端部的邻近区域。
7.根据权利要求1至5中的任一项所述的器件，其中，所述位点的数量等于三个，第一位点(ED1)被包括在两个第二位点(ED2，ED3)之间，并且所述加热装置(SC)被配置成引起两个电流(I/2、I/2)分别在所述第一位点(ED1)与所述两个第二位点(ED2，ED3)之间流通。
8.根据权利要求7所述的器件，其中，所述两个第二位点(ED2，ED3)分别位于所述有源区的两个端部的邻近区域，并且所述第一位点(ED1)被定位成与所述两个第二位点(ED2，ED3)实质上等距。
9.根据前述权利要求中的任一项所述的器件，其中，所述加热装置包括：导电触头(CT1，CT2)，分别被电耦合至所述位点(ED1，ED2)；以及至少一个电流源(SC)，被配置成经由相应的触头而在所述位点中的一个位点处注入至少一个电流(I)，所产生的一个或多个电流通过相应的一个或多个导电触头而在另一个位点或其他位点处放电。
10.根据权利要求5和9所述的器件，其中，放电每个电流的所述一个或多个触头被联接至所述集成电路的接地线(GND)。
11.根据前述权利要求中的任一项所述的器件，其中，所述加热装置(SC)配置成引起至少一个电流以至少一个电流脉冲的形式流通。
12.根据前述权利要求中的任一项所述的器件，其中，所述加热装置(SC)是能控制的，并且所述器件进一步包括控制装置(MC)，所述控制装置适于在所述集成结构不操作时启动所述加热装置。
13.根据前述权利要求中的任一项所述的器件，其中，所述加热装置(SC)配置成引起至少一个电流经由金属线(MTL1，MTL2)而分别在多个集成结构中流通，所述金属线在所述结构之上延伸。
14.根据前述权利要求中的任一项所述的器件，其中，所述加热装置(SC)属于所述集成电路(IC)。
CN201510846184.8A 2015-06-16 2015-11-26 用于加热例如mos晶体管的集成结构的电子器件 Active CN106257667B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1555459 2015-06-16
FR1555459A FR3037718B1 (fr) 2015-06-16 2015-06-16 Dispositif electronique de chauffage d'une structure integree, par exemple un transistor mos

Publications (2)

Publication Number Publication Date
CN106257667A true CN106257667A (zh) 2016-12-28
CN106257667B CN106257667B (zh) 2020-03-20

Family

ID=54066047

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520965124.3U Withdrawn - After Issue CN205428924U (zh) 2015-06-16 2015-11-26 电子器件
CN201510846184.8A Active CN106257667B (zh) 2015-06-16 2015-11-26 用于加热例如mos晶体管的集成结构的电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520965124.3U Withdrawn - After Issue CN205428924U (zh) 2015-06-16 2015-11-26 电子器件

Country Status (3)

Country Link
US (1) US9746863B2 (zh)
CN (2) CN205428924U (zh)
FR (1) FR3037718B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037718B1 (fr) * 2015-06-16 2017-06-23 St Microelectronics Sa Dispositif electronique de chauffage d'une structure integree, par exemple un transistor mos

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847010B1 (en) * 2002-12-04 2005-01-25 Xilinx, Inc. Methods and circuits for measuring the thermal resistance of a packaged IC
US20140183177A1 (en) * 2012-12-28 2014-07-03 Kabushiki Kaisha Toshiba Semiconductor device and method for driving the same
CN104242388A (zh) * 2014-09-01 2014-12-24 广东欧珀移动通信有限公司 充电电路、电芯和移动终端
US20150002211A1 (en) * 2013-06-27 2015-01-01 Bradley P. Smith Method and system for recovering from transistor aging using heating
CN205428924U (zh) * 2015-06-16 2016-08-03 意法半导体有限公司 电子器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356379A (en) * 1978-01-13 1982-10-26 Burr-Brown Research Corporation Integrated heating element and method for thermal testing and compensation of integrated circuits
US6329690B1 (en) * 1999-10-22 2001-12-11 International Business Machines Corporation Method and apparatus to match semiconductor device performance
DE10036914A1 (de) * 2000-07-28 2002-02-14 Infineon Technologies Ag Integrierte Schaltung mit Temperatursensor
US6936527B1 (en) * 2000-12-19 2005-08-30 Xilinx, Inc. Low voltage non-volatile memory cell
US7890893B2 (en) * 2008-01-10 2011-02-15 International Business Machines Corporation Design structure for semiconductor on-chip repair scheme for negative bias temperature instability
DE102008026135B4 (de) * 2008-05-30 2012-02-16 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Steuerung für tiefe Temperaturen in einem Halbleiterbauelement
US8159814B2 (en) * 2009-01-19 2012-04-17 International Business Machines Corporation Method of operating transistors and structures thereof for improved reliability and lifetime
US8927909B2 (en) * 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US9276012B2 (en) * 2010-11-03 2016-03-01 Texas Instruments Incorporated Method to match SOI transistors using a local heater element
US8952499B2 (en) * 2011-02-21 2015-02-10 Panasonic Intellectual Property Management Co., Ltd. Integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847010B1 (en) * 2002-12-04 2005-01-25 Xilinx, Inc. Methods and circuits for measuring the thermal resistance of a packaged IC
US20140183177A1 (en) * 2012-12-28 2014-07-03 Kabushiki Kaisha Toshiba Semiconductor device and method for driving the same
US20150002211A1 (en) * 2013-06-27 2015-01-01 Bradley P. Smith Method and system for recovering from transistor aging using heating
CN104242388A (zh) * 2014-09-01 2014-12-24 广东欧珀移动通信有限公司 充电电路、电芯和移动终端
CN205428924U (zh) * 2015-06-16 2016-08-03 意法半导体有限公司 电子器件

Also Published As

Publication number Publication date
US20160370815A1 (en) 2016-12-22
FR3037718A1 (fr) 2016-12-23
US9746863B2 (en) 2017-08-29
FR3037718B1 (fr) 2017-06-23
CN106257667B (zh) 2020-03-20
CN205428924U (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
TWI538399B (zh) 用於高速類比開關的低漏動態雙向本體-攫取方法
CN103797572B (zh) 高耐压半导体装置
CN105074922B (zh) 半导体器件
CN105321944B (zh) 半导体集成电路装置
CN104852572B (zh) 高耐压集成电路装置
CN102332468B (zh) 电流传感器、逆变器电路以及具有其的半导体器件
CN104051462B (zh) 可调节晶体管器件
TW201222785A (en) A structure and process of basic complementary logic gate made by junctionless transistors
CN103811490B (zh) 带有由二极管电路互连的有源器件和隔离结构的半导体器件和驱动电路及制造方法
CN106575653A (zh) 具有esd元件的半导体装置
Wang et al. Robust dual-direction SCR with low trigger voltage, tunable holding voltage for high-voltage ESD protection
CN107408555A (zh) 用于过电压保护的装置和方法
TWI290366B (en) Buffer, buffer operation and method of manufacture
CN102349156A (zh) 高电压半导体器件和驱动电路
US11923839B2 (en) Gate driver device
KR20090051611A (ko) 전력 반도체 소자
TW201027712A (en) CMOS latch-up immunity
CN107017304A (zh) 半导体切换装置以及制造半导体切换装置的方法
CN106257667A (zh) 用于加热例如mos晶体管的集成结构的电子器件
CN102651392B (zh) 一种控制两种载流子的晶闸管
JPH03501669A (ja) ラツチアツプ保護回路を有する集積回路
CN102544007B (zh) 包括场效应晶体管的集成电路
CN106981519A (zh) 一种高雪崩耐量的超结dmos器件
TW200901438A (en) Integrated circuit with a subsurface diode
CN202394973U (zh) Soi/cmos集成电路电源与地之间的esd保护结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Montrouge, France

Patentee after: STMicroelectronics France

Country or region after: France

Address before: France

Patentee before: STMicroelectronics S.A.

Country or region before: France