CN106206498A - 半导体器件以及包括该半导体器件的半导体封装 - Google Patents

半导体器件以及包括该半导体器件的半导体封装 Download PDF

Info

Publication number
CN106206498A
CN106206498A CN201510289069.5A CN201510289069A CN106206498A CN 106206498 A CN106206498 A CN 106206498A CN 201510289069 A CN201510289069 A CN 201510289069A CN 106206498 A CN106206498 A CN 106206498A
Authority
CN
China
Prior art keywords
substrate
projection
electrode
passivation pattern
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510289069.5A
Other languages
English (en)
Other versions
CN106206498B (zh
Inventor
杨周宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106206498A publication Critical patent/CN106206498A/zh
Application granted granted Critical
Publication of CN106206498B publication Critical patent/CN106206498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供半导体器件以及包括该半导体器件的半导体封装。一种半导体器件可以包括：基板，其包括第一表面和第二表面；穿透电极，其穿过基板，以包括从基板的第二表面伸出的突起；以及前侧凸块，其电耦接至穿透电极并且设置在基板的第一表面上。半导体器件可以包括：第一钝化图案，其设置在基板的第一表面上，以基本围绕前侧凸块的侧壁，并且可以被形成为包括凹凸表面；以及第二钝化图案，其设置在基板的第二表面上以包括凹凸表面。穿透电极的突起可以穿过第二钝化图案，以从第二钝化图案的凹凸表面伸出。

Description

半导体器件以及包括该半导体器件的半导体封装
相关申请的交叉参考
本申请要求于2014年9月18日提交到韩国知识产权局的韩国申请No.10-2014-0124451的优先权，该韩国专利申请通过引用整体并入本文，如同进行了完整的阐述。
技术领域
本公开的多种实施方式主要涉及包括穿透电极的半导体器件、包括该半导体器件的半导体封装、包括该半导体器件的电子系统、包括该半导体器件的存储卡、以及制造该半导体器件的方法。
背景技术
随着更小和更高性能电子产品的开发，对具有大容量的超小尺寸半导体器件的需求日益增加。多个半导体芯片可以被组装在单个半导体封装中，以增加半导体器件的数据存储容量。即，半导体器件的数据存储容量可以使用多芯片封装技术容易地增加。
然而，即使使用多芯片封装技术来增加半导体器件的数据存储容量，随着半导体芯片的数量的增加，仍然可能存在与获得在多芯片封装中的多个半导体芯片之间的电连接所需要的足够空间相关的限制。近来，提出了直通硅穿孔(through silicon vias，TSV)来解决与多芯片封装技术相关的限制。TSV可以被形成为按晶圆级穿透多个芯片，并且堆叠在封装中的芯片可以通过TSV在电学上和物理上相互连接。从而，如果在封装中采用TSV，则可以改进封装的性能和存储容量。
发明内容
根据一个实施方式，半导体器件可以包括：基板，该基板包括第一表面和第二表面；穿透电极，该穿透电极穿过基板以包括从基板的第二表面伸出的突起；以及前侧凸块，该前侧凸块电耦接至穿透电极并且设置在基板的第一表面上。半导体器件可以包括：第一钝化图案，该第一钝化图案设置在基板的第一表面上，以基本围绕前侧凸块的侧壁，并且可以被形成为包括凹凸表面，所述凹凸表面由第一突起和在第一突起之间的第一凹槽限定；以及第二钝化图案，该第二钝化图案设置在基板的第二表面上，并且可以被形成为包括凹凸表面，所述凹凸表面由第二突起和在第二突起之间的凹槽限定。穿透电极的突起穿过第二钝化图案，以从第二钝化图案的凹凸表面伸出。
根据一个实施方式，半导体封装可以包括下半导体芯片和上半导体芯片。下半导体芯片可以包括：第一基板，该第一基板包括第一表面和第二表面；第一穿透电极，该第一穿透电极穿过第一基板以包括从第二表面伸出的突起；前侧凸块，该前侧凸块设置在第一基板的第一表面上，并且电耦接至第一穿透电极的一端；第一钝化图案，该第一钝化图案设置在第一基板的第一表面上，并且可以被形成为包括第一突起以及在第一突起之间的第一凹槽；以及第二钝化图案，该第二钝化图案设置在第一基板的第二表面上，并且可以被形成为包括第二突起以及在第二突起之间的第二凹槽。上半导体芯片可以被接合到下半导体芯片的第一钝化图案。上半导体芯片可以包括第二穿透电极，并且第二穿透电极的一部分被插入到下半导体芯片的前侧凸块中。
根据一个实施方式，制造半导体器件的方法可以包括：形成穿透电极，该穿透电极从基板的第一表面朝向基板的第二表面延伸。第一钝化图案可以形成在基板的第一表面上。第一钝化图案可以被形成为包括第一突起和在第一突起之间的第一凹槽。可以在第一钝化图案中形成前侧凸块。前侧凸块可以电耦接至穿透电极。第二表面可以凹入，以使穿透电极的一端从凹入的第二表面伸出。第二钝化图案可以形成在凹入的第二表面上，以基本围绕穿透电极的突起的侧壁。第二钝化图案可以被形成为包括由第二突起和在第二突起之间的第二凹槽限定的凹凸表面。
第一钝化图案被形成为包括由第一突起和在第一突起之间的第一凹槽限定的凹凸表面，其中，第一钝化图案被形成为包括二氧化硅材料。前侧凸块被形成为包括顶表面，其中，顶表面从第一突起的顶表面的水平高度凹入。
形成第二钝化图案包括：在基板的凹入的第二表面和穿透电极的突起上形成第二钝化层，该第二钝化层通过顺序地堆叠下绝缘层和上绝缘层而形成；平坦化第二钝化层；以及刻蚀平坦化的第二钝化层，以形成限定第二突起的第二凹槽。下绝缘层被形成为包括氮化硅材料，并且其中，上绝缘层被形成为包括二氧化硅材料。
该方法进一步包括：形成封盖层，该封盖层基本覆盖穿透电极的从第二钝化图案的凹凸表面伸出的突起，其中，封盖层包括选自由镍(Ni)材料和金(Au)材料构成的组中的至少一种。
根据一个实施方式，电子系统可以包括半导体器件。该半导体器件可以包括：基板，该基板包括第一表面和第二表面；穿透电极，该穿透电极穿过基板，以包括从基板的第二表面伸出的突起；以及前侧凸块，该前侧凸块电耦接至穿透电极并且设置在基板的第一表面上。半导体器件可以包括：第一钝化图案，该第一钝化图案设置在基板的第一表面上，以基本围绕前侧凸块的侧壁，并且可以被形成为包括由第一突起和在第一突起之间的第一凹槽限定的凹凸表面。半导体器件可以包括设置在基板的第二表面上的第二钝化图案，并且可以被形成为包括由第二突起和在第二突起之间的第二凹槽限定的凹凸表面。穿透电极的突起可以穿过第二钝化图案，以从第二钝化图案的凹凸表面伸出。
根据一个实施方式，存储卡可以包括半导体器件。该半导体器件可以包括：基板，该基板包括第一表面和第二表面；穿透电极，该穿透电极穿过基板以包括从基板的第二表面伸出的突起；以及前侧凸块，该前侧凸块电耦接至穿透电极并且设置在基板的第一表面上。半导体器件可以包括：第一钝化图案，该第一钝化图案设置在基板的第一表面上，以基本围绕前侧凸块的侧壁，并且可以被形成为包括由第一突起和第一突起之间的第一凹槽限定的凹凸表面；以及第二钝化图案，该第二钝化图案设置在基板的第二表面上，并且可以被形成为包括由第二突起和在第二突起之间的第二凹槽限定的凹凸表面。穿透电极的突起可以穿过第二钝化图案，以从第二钝化图案的凹凸表面伸出。
附记：
附记1、一种半导体器件，所述半导体器件包括：
基板，所述基板包括第一表面和第二表面；
穿透电极，所述穿透电极穿过所述基板产生突起，所述突起从所述基板的所述第二表面伸出；
前侧凸块，所述前侧凸块电耦接至所述穿透电极并且设置在所述基板的所述第一表面上；
第一钝化图案，所述第一钝化图案设置在所述基板的所述第一表面上，以基本围绕所述前侧凸块的侧壁，并且被形成为包括由第一突起和这些第一突起之间的第一凹槽限定的凹凸表面；以及
第二钝化图案，所述第二钝化图案设置在所述基板的所述第二表面上，并且被形成为包括由第二突起和在这些第二突起之间的第二凹槽限定的凹凸表面，
其中，所述穿透电极的所述突起穿过所述第二钝化图案，以从所述第二钝化图案的凹凸表面伸出。
附记2、根据附记1所述的半导体器件，
其中，所述基板的所述第一表面对应于与设置在所述基板中的有源区邻近的前侧表面；并且
其中，所述基板的所述第二表面对应于与所述第一表面相反的后侧表面。
附记3、根据附记1所述的半导体器件，其中，所述穿透电极包括金属材料。
附记4、根据附记1所述的半导体器件，其中，所述前侧凸块包括第一金属层和第二金属层，所述第一金属层主要包括柱形，所述第二金属层形成在所述第一金属层上。
附记5、根据附记4所述的半导体器件，其中，所述第一金属层包括铜(Cu)材料，并且所述第二金属层包括银(Ag)材料或锡(Sn)材料。
附记6、根据附记1所述的半导体器件，其中，所述第一钝化图案的所述第一突起从所述前侧凸块的表面伸出预定高度。
附记7、根据附记1所述的半导体器件，其中，所述第一钝化图案包括绝缘材料。
附记8、根据附记7所述的半导体器件，其中，所述第一钝化图案的所述绝缘材料包括二氧化硅(SiO2)材料。
附记9、根据附记1所述的半导体器件，
其中，所述第二钝化图案包括下绝缘层和上绝缘层，所述下绝缘层设置在所述基板的所述第二表面上，所述上绝缘层设置在所述下绝缘层的与所述基板相反的表面上；并且
其中，所述上绝缘层包括提供所述第二钝化图案的所述凹凸表面的所述第二突起和所述第二凹槽。
附记10、根据附记9所述的半导体器件，其中，所述下绝缘层包括不同于所述上绝缘层的材料。
附记11、根据附记9所述的半导体器件，其中，所述下绝缘层包括氮化硅材料。
附记12、根据附记9所述的半导体器件，其中，所述上绝缘层包括二氧化硅材料。
附记13、根据附记1所述的半导体器件，其中，所述第一钝化图案的所述第一突起的高度基本等于所述第二钝化图案的所述第二突起的高度。
附记14、根据附记1所述的半导体器件，所述半导体器件进一步包括：封盖层，所述封盖层基本覆盖所述穿透电极的从所述第二钝化图案的所述凹凸表面伸出的突起。
附记15、根据附记14所述的半导体器件，其中，所述封盖层包括选自由镍Ni材料和金Au材料构成的组中的至少一种。
附记16、一种半导体封装，所述半导体封装包括：
下半导体芯片，所述下半导体芯片包括：
第一基板，所述第一基板包括第一表面和第二表面；
第一穿透电极，所述第一穿透电极穿过所述第一基板产生突起，所述突起从所述第二表面伸出；
前侧凸块，所述前侧凸块设置在所述第一基板的所述第一表面上，并且电耦接至所述第一穿透电极的一端；
第一钝化图案，所述第一钝化图案设置在所述第一基板的所述第一表面上，并且被形成为包括第一突起以及在这些第一突起之间的第一凹槽；
第二钝化图案，所述第二钝化图案设置在所述第一基板的所述第二表面上，并且被形成为包括第二突起以及在这些第二突起之间的第二凹槽；以及
上半导体芯片，所述上半导体芯片接合至所述下半导体芯片的所述第一钝化图案，
其中，所述上半导体芯片包括第二穿透电极，所述第二穿透电极的一部分插入到所述下半导体芯片的所述前侧凸块中。
附记17、根据附记16所述的半导体封装，其中，所述上半导体芯片进一步包括：
第二基板，所述第二基板包括第一表面和第二表面；
前侧凸块，所述前侧凸块设置在所述第二基板的所述第一表面上，并且电耦接至所述第二穿透电极；
第三钝化图案，所述第三钝化图案设置在所述第二基板的所述第一表面上，并且被形成为包括第三突起以及在这些第三突起之间形成的第三凹槽；以及
第四钝化图案，所述第四钝化图案设置在所述第二基板的所述第二表面上，并且被形成为包括第四突起以及在这些第四突起之间的第四凹槽，
其中，所述第二穿透电极穿过所述第二基板和所述第四钝化图案，并且所述第四钝化图案接合至所述下半导体芯片的所述第一钝化图案。
附记18、根据附记16所述的半导体封装，其中，所述第一钝化图案包括由所述第一突起和所述第一凹槽提供的凹凸表面。
附记19、根据附记16所述的半导体封装，其中，所述第一突起从所述下半导体芯片的所述前侧凸块的表面伸出。
附记20、根据附记16所述的半导体封装，其中，所述第一钝化图案的所述绝缘材料包括二氧化硅SiO2材料。
附记21、根据附记16所述的半导体封装，
其中，所述第二钝化图案包括下绝缘层和上绝缘层，所述下绝缘层设置在所述第一基板的所述第二表面上，所述上绝缘层设置在所述下绝缘层的与所述第一基板相反的表面上；并且
其中，所述第二突起和所述第二凹槽提供所述上绝缘层的凹凸表面。
附记22、根据附记21所述的半导体封装，其中，所述上绝缘层包括二氧化硅材料。
附记23、根据附记16所述的半导体封装，其中，所述第一钝化图案的所述第一突起的高度基本等于所述第二钝化图案的所述第二突起的高度。
附记24、根据附记16所述的半导体封装，其中，所述第一钝化图案的所述第一突起与所述第二钝化图案的所述第二凹槽中的相应凹槽垂直对准。
附记25、根据附记16所述的半导体封装，其中，所述第一钝化图案的所述第一凹槽与所述第二钝化图案的所述第二突起中的相应突起垂直对准。
附图说明
图1是示出根据一个实施方式的半导体器件的表示的横截面图。
图2是示出根据一个实施方式的半导体器件的表示的横截面图。
图3至图12是示出根据一个实施方式的制造半导体器件的方法的表示的横截面图。
图13和图14是示出根据一个实施方式的制造半导体封装的方法的表示的横截面图。
图15是示出根据一些实施方式的包括至少一个半导体器件的电子系统的表示的框图。
图16是示出根据一些实施方式的包括至少一个半导体器件的电子系统的表示的框图。
具体实施方式
在以下实施方式中，将理解，当元件被称为位于另一个元件“上”、“之上”、“上面”、“下面”、“之下”或“下”时，该元件可以直接与另一个元件接触，或者至少一个中间元件可以存在于它们之间。从而，诸如“上”、“之上”、“上面”、“下面”、“之下”或“下”等的术语在此仅被用于描述特定实施方式的目的，并且不旨在限制本公开的范围。
在附图中，为了便于说明起见，与实际物理厚度和间隔相比，组件的厚度和长度被放大。在以下说明中，已知相关功能和构造的详细解释可以被省略，以避免不必要地模糊本主题。而且，“连接/耦接”表示一个组件直接耦接至另一个组件或者经由其他组件间接耦接至另一个组件。在本说明书中，只要在语句中未特别说明，单数形式可以包括复数形式。而且，在说明书中使用的“包括”或“包含”表示一个或更多个组件、步骤、操作或元件存在或被添加。
多个实施方式是针对包括穿透电极的半导体器件、包括该半导体器件的半导体封装、包括该半导体器件的电子系统、包括该半导体器件的存储卡、以及制造该半导体器件的方法。
图1是示出根据一个实施方式的半导体器件的表示的横截面图。
参考图1，根据一个实施方式的半导体器件可以包括基板10、穿过基板10的穿透电极44、以及前侧凸块32。前侧凸块32可以设置在基板10的第一表面10a上，并且电连接至穿透电极44。
基板10的第一表面10a可以对应于与基板10中限定的有源区邻近的前侧表面。基板10可以包括与第一表面10a相反的第二表面10b。基板10的第二表面10b可以对应于后侧表面。晶体管的源/漏区14可以设置在与第一表面10a邻近的有源区中。晶体管的栅极12可以设置在第一表面10a上。基板10的第一表面10a和晶体管的栅极12可以用层间绝缘层16覆盖，并且诸如位线(用于将电信号施加至晶体管)之类的电路图案18可以设置在层间绝缘层16的与基板10相反的表面上。
穿透电极44可以包括金属穿透电极42，该金属穿透电极42填充从第一表面10a朝向第二表面10b穿过基板10的通孔。金属穿透电极42可以包括例如铜材料。穿透电极44可以进一步包括阻挡层40。阻挡层40可以设置在金属穿透电极42和基板10之间，以围绕金属穿透电极42的侧壁。阻挡层40可以被设置成抑制或者防止金属穿透电极42中的金属原子扩散到基板10中。穿透电极44可以包括与基板10的第一表面10a邻近的第一端。穿透电极44可以包括与基板10的第二表面10b邻近的第二端。
穿透电极44的第一端可以包括平坦表面。平坦表面可以与基板10的第一表面10a基本共面，如图1中所示。另选地，穿透电极44(实际上是金属穿透电极42)的第一端可以从基板10的第一表面10a伸出，使得穿透电极44的第一端在横截面图中具有“T”形结构。穿透电极44可以经由互连部分47电连接至电路图案18。互连部分47可以包括设置在穿透电极44的第一端上的互连图案45。互连部分47可以包括设置在互连图案45和电路图案18之间的垂直栓(plug)46。互连部分47可以设置在覆盖第一表面10a的层间绝缘层16中。电路图案18可以电连接至接合垫20。电路图案18可以电连接至接合垫20，用于将穿透电极44电连接至外部电路板。电路图案18和接合垫20可以设置在第一绝缘层21中。第一绝缘层21可以覆盖层间绝缘层16的与基板10相反的表面。接合垫20可以在第一绝缘层21的与层间绝缘层16相反的表面处露出。第二绝缘层22可以设置在第一绝缘层21上。第一钝化图案24可以设置在第二绝缘层22上。接合垫20的表面可以通过开口23露出。开口23可以穿过第二绝缘层22和第一钝化图案24。接合垫20可以包括铝(Al)材料或铜(Cu)材料。
前侧凸块32可以设置在开口23中，以电连接至接合垫20。前侧凸块32可以被配置成包括设置在接合垫20上的第一金属层28和设置在第一金属层28上的第二金属层30。第一金属层28可以包括柱形或基本的柱形，并且可以包括铜(Cu)材料。第二金属层30可以包括银(Ag)材料或锡(Sn)材料。
第一钝化图案24的与第二绝缘层22相反的前表面可以包括凹凸轮廓。凹凸轮廓可以通过例如第一突起26和在第一突起26之间的第一凹槽27限定，其中，第一突起从前侧凸块32的与接合垫20相反的前表面的水平高度伸出。第一钝化图案24可以包括绝缘材料，例如，二氧化硅(silicon oxide)材料。
穿透电极44的第二端可以从基板10的第二表面10b伸出。基板10的第二表面10b可以用第二钝化图案37覆盖。第二钝化图案37可以被形成为包括凹凸表面。第二钝化图案37可以包括下绝缘层34和上绝缘层36。堆叠在下绝缘层34上的上绝缘层36可以包括不同于下绝缘层34的绝缘材料。例如，下绝缘层34可以包括氮化硅(silicon nitride)材料，并且上绝缘层36可以包括二氧化硅材料。上绝缘层36的与下绝缘层34相反的表面可以包括凹凸轮廓。凹凸轮廓可以通过第二突起38和在第二突起38之间的第二凹槽39限定。第一突起26的高度H2可以基本等于第二突起38的高度H1。
金属穿透电极42的第二端可以从第二钝化图案37的底面伸出预定高度D1。第一钝化图案24的第一突起26可以被设置成与第二钝化图案37的第二凹槽39中的相应凹槽垂直对准。第一钝化图案24的第一凹槽27可以被设置为与第二钝化图案37的第二突起38中的相应突起垂直对准。
图2是示出根据一个实施方式的半导体器件的表示的横截面图。除了穿透电极的突起用封盖层(capping layer)覆盖之外，图2中所示的实施方式可以具有与图1中所示的实施方式基本相同的结构。在图2中，如图1中使用的相同参考标记表示相同元件。从而，与在图1的实施方式中阐述的对相同元件的说明将被省略，或者在关于图2的这些实施方式中简短地涉及。
参考图2，根据一个实施方式的半导体器件可以包括基板10。半导体器件可以包括穿过基板10的穿透电极44。半导体器件可以包括设置在基板10的第一表面10a上并且电连接至穿透电极44的前侧凸块32。包括凹凸表面的第一钝化图案24可以设置在基板10的第一表面10a上，并且包括凹凸表面的第二钝化图案37可以设置在基板10的与第一钝化图案24相反的第二表面10b上。
构成穿透电极44的金属穿透电极42的一端可以从第二钝化图案37的表面伸出。金属穿透电极42的突起可以用封盖层54覆盖。封盖层54可以包括第一封盖层50和堆叠在第一封盖层50上的第二封盖层52。第一封盖层50可以包括镍(Ni)材料，并且第二封盖层52可以包括金(Au)材料。在多种实施方式中，封盖层54可以由单个材料层形成，例如，镍层或金层。
在金属穿透电极42的突起与另一个半导体器件结合的情况下，金属穿透电极42的突起可以接合到另一个半导体器件的前侧凸块。在这样的示例中，金属穿透电极42的突起可以在另一个半导体器件的前侧凸块上起作用，以过度地生成并且生长金属间化合物(IMC)材料。然而，根据本实施方式，金属穿透电极42可以用封盖层54覆盖，如上所述。从而，即使金属穿透电极42的突起接合到另一个半导体器件的前侧凸块，封盖层54也可以防止IMC金属过度生长。封盖层54可以使用无电镀技术形成。
图3至图12示出根据一个实施方式的制造半导体器件的表示的方法。
参考图3，可以提供在包括有穿透电极125的半导体基板100。半导体基板100可以包括基本彼此相反的第一表面100a和第二表面100b。半导体基板100的第一表面100a可以对应于半导体基板100的前侧表面。半导体基板100的第二表面100b可以对应于半导体基板100的后侧表面。在一个实施方式中，半导体基板100的前侧表面可以被认为是有源区的表面。有源区可以例如是可以形成有源元件或无源元件的区域。半导体基板100的后侧表面可以被认为是与前侧表面相反的表面。半导体基板100可以是在例如但不限于半导体存储器件、半导体逻辑器件、光电器件(photodevice)或者显示单元的制造中使用的基板。在一个实施方式中，半导体基板100可以是硅基板，但不限于此。
包括栅极102和源/漏区104的晶体管可以形成在半导体基板100的第一表面100a上和半导体基板100的有源区中。层间绝缘层106可以形成在半导体基板100的第一表面100a上，以覆盖晶体管。第一绝缘层131可以形成在层间绝缘层106上。电路图案130和接合垫135可以形成在第一绝缘层131中。电路图案130可以包括用于将电信号施加至源/漏区104的位线或用于将电信号施加至栅极102的字线(word line)。
如上所述，穿透电极125(例如直通硅穿孔(TSV))可以形成在半导体基板100中。穿透电极125可以形成在从第一表面100a朝向第二表面100b延伸的沟槽中。穿透电极125可以被形成为包括阻挡层115和金属穿透电极120，阻挡层115覆盖或基本覆盖沟槽的内壁，金属穿透电极120填充由阻挡层115包围的沟槽。在多种实施方式中，可以通过使用例如激光打孔处理，选择性地去除半导体基板100的一部分，而形成沟槽。在半导体基板100中形成沟槽之后，可以通过在沟槽的内壁上沉积阻挡层115并且通过用金属穿透电极120填充沟槽，来形成穿透电极125。在多种实施方式中，穿透电极125可以被形成为填充沟槽，并且从半导体基板100的第一表面100a伸出。如果仅金属穿透电极120从半导体基板100的第一表面100a伸出，则穿透电极125可以被形成为包括“倒T”形横截面图。阻挡层115可以被形成为抑制或防止金属穿透电极120中的金属原子扩散到半导体基板100中。阻挡层115可以被形成为包括选自由钛(Ti)材料、氮化钛(TiN)材料、钽(Ta)材料、以及氮化钽(TaN)材料构成的组中的至少一种。
金属穿透电极120可以被形成为包括例如铜(Cu)材料、银(Ag)材料或锡(Sn)材料。虽然在附图中未示出，但是至少两个穿透电极125可以形成在半导体基板100中以相互隔离。穿透电极125可以包括与半导体基板100的第一表面100a邻近的第一端面125a和与半导体基板100的第二表面100b邻近的第二端面125b。
用于将穿透电极125电连接至电路图案130的互连部分128可以形成在层间绝缘层106中。互连部分128可以被形成为包括设置在穿透电极125的第一端面125a上的互连图案126和设置在互连图案126和电路图案130之间的垂直栓127。接合垫135可以形成在垂直栓127上。接合垫135可以被形成为经由电路图案130和互连部分128电连接至穿透电极125。接合垫135可以被形成为包括例如铝(Al)材料或铜(Cu)材料。第二绝缘层140可以形成在第一绝缘层131上，以覆盖接合垫135和电路图案130。第一钝化层142可以形成在第二绝缘层140上。第一钝化层142可以被形成为包括绝缘材料，例如，二氧化硅材料。
参考图4，第一钝化层142和第二钝化层140可以被图案化，以形成开口149。开口149可以被形成为露出接合垫135。
参考图5，在形成开口149之后，可以选择性地刻蚀第一钝化层142的预定部分，以形成包括凹凸表面的第一钝化图案155。第一钝化图案155的凹凸表面可以由第一突起152和在第一突起之间的第一凹槽151提供。可以通过将干刻蚀处理应用至第一钝化层142的预定部分，来形成第一凹槽151。可以通过将第一钝化层142的预定部分刻蚀掉预定厚度，形成第一凹槽151。第一钝化图案155的第一突起152可以被形成为包括从第一凹槽151的底面开始的第一高度H3(对应于预定厚度)。
参考图6，第一金属层160和第二金属层165可以形成在露出的接合垫135上的开口149中。第一金属层160和第二金属层165可以构成前侧凸块170。在第一金属层160形成在露出的接合垫135上之前，可以在露出的接合垫135上形成种子金属层(未示出)。可以使用电镀处理形成第一金属层160。如果使用电镀处理形成第一金属层160，则可以在露出的接合垫135上选择性地形成第一金属层160。第一金属层160可以被形成为包括柱形。第二金属层165可以形成在第一金属层160上。第一金属层160可以被形成为包括例如铜(Cu)材料，并且第二金属层165可以被形成为包括银(Ag)材料或锡(Sn)材料。
第一突起152可以被形成为使得第一突起152中的一个突起邻近开口149，以基本围绕或围绕开口149的上部区域。前侧凸块170可以被形成为使得前侧凸块170的顶面低于第一突起152的顶面。第一突起152可以包括从前侧凸块170的顶面开始的第一高度E1。从而，在前侧凸块170和与前侧凸块170邻近的第一突起152之间可以存在水平高度差。与前侧凸块170邻近的第一突起152可以高于前侧凸块170，以用作开口149的槛(sill)。与前侧凸块170邻近的第一突起152的功能将参考图14详细地描述。
参考图7，载体基板175可以被附着到第一钝化图案155的表面上。载体基板175可以使用粘合层185，被附着到第一钝化图案155的凹凸表面上。粘合层185可以被形成为覆盖第一钝化图案155的第一突起152。在载体基板175被附着到第一钝化图案155上之后，包括载体基板175的基板可以被上下翻转，使得半导体基板100的第二表面100b被向上放置，并且半导体基板100的第一表面100a被向下放置。
参考图8，半导体基板100的后侧部分可以凹入预定厚度，以露出穿透电极125的一部分。具体地，可以对半导体基板100的第二表面100b施加研磨处理(grindingprocess)，以去除半导体基板100的后侧部分，并且半导体基板100可以被选择性地刻蚀，使得半导体基板100的后侧表面位于比穿透电极125的第二端面(图6的125b)更低的水平高度处。结果，穿透电极125的一部分可以从半导体基板100的凹入的第二表面100c相对伸出，以形成突起125c。在多种实施方式中，可以使用选自由例如研磨处理、化学机械抛光(CMP)处理、干刻蚀处理和湿刻蚀处理构成的组中的至少一种，使半导体基板100的第二表面100b凹入和/或被刻蚀。
参考图9，在半导体基板100的凹入的第二表面100c上可以形成第二钝化层196。第二钝化层196可以被形成为覆盖穿透电极125的突起(图8的125c)。在一个示例中，因为穿透电极125的突起(图8的125c)的存在，第二钝化层196可以被形成为包括粗糙表面轮廓。第二钝化层196可以被形成为包括顺序堆叠的下绝缘层190和上绝缘层195。下绝缘层190可以被形成为包括例如氮化物材料。在一个示例中，上绝缘层195可以被形成为包括例如二氧化硅材料。
参考图10，平坦化处理可以被应用至第二钝化层196，以形成包括平坦表面的第二钝化层196a。包括平坦表面的第二钝化层196a可以包括上绝缘层195a和下绝缘层190a。可以使用CMP处理执行平坦化处理，以使得第二钝化层196的粗糙表面平坦。可以执行平坦化处理，直到金属穿透电极120的端面120a露出为止。从而，在平坦化处理期间，可以去除金属穿透电极120的端面120a上的第二钝化层196a。
参考图11，平坦化的第二钝化层196a的预定部分可以被选择性地刻蚀，以形成包括凹凸表面的第二钝化图案196b。第二钝化图案196b可以包括上绝缘图案195b和下绝缘图案190b。第二钝化图案196b的凹凸表面可以通过第二突起198和在第二突起198之间的第二凹槽199提供，并且上绝缘图案195b可以被形成为包括第二突起198。可以通过在平坦化的第二钝化层196a上形成掩膜图案(未示出)并且通过使用掩膜图案作为刻蚀掩膜刻蚀平坦化的第二钝化层196a，来提供第二钝化图案196b的凹凸表面。第二钝化图案196b的第二突起198可以被形成为包括从第二凹槽199的底面开始的第二高度H4。
在执行用于形成第二钝化图案196b的刻蚀处理时，可以刻蚀阻挡层115的一部分，以露出金属穿透电极120的端部。金属穿透电极120的露出部分可以包括预定高度D2。第二突起198可以被形成为使得第二突起198的第二高度H4基本等于第一突起152的第一高度H3。
参考图12，可以去除载体基板(图11的175)和粘合层(图11的185)，以实现第一半导体芯片C1。结果，第一半导体芯片C1可以被形成为包括设置在半导体基板100的第一表面100a上的前侧凸块170和从半导体基板100的凹入的第二表面100c伸出的金属穿透电极120，而没有任何后侧凸块。包括从前侧凸块170的表面伸出的第一突起152的第一钝化图案155可以形成在半导体基板100的第一表面100a上，并且包括第二突起198的第二钝化图案196b可以形成在半导体基板100的凹入的第二表面100c上。
至少一个半导体芯片可以被另外接合到与第一半导体芯片C1的顶面或底面，或者与第一半导体芯片C1的顶面或底面结合，以形成堆叠封装。
图13和图14是示出根据一个实施方式的制造半导体堆叠封装的方法的表示的横截面图。
参考图13，可以制备图12中所示的第一半导体芯片C1以及第二半导体芯片C2。可以使用与参考图3至图12描述的相同方法形成第二半导体芯片C2。从而，此后将省略第二半导体芯片C2的制造方法。
第二半导体芯片C2可以包括半导体基板200和穿过半导体基板200的穿透电极225。半导体基板200可以包括彼此相反的第一表面200a和凹入的第二表面200c。穿透电极225可以包括阻挡层215和金属穿透电极220。另外，穿透电极225可以包括与第一表面200a邻近的第一端面225a。金属穿透电极220可以包括与凹入的第二表面200c邻近的端面200a。层间绝缘层206、第一绝缘层231、以及第二绝缘层240可以顺序地堆叠在第一表面200a上。互连部分228可以设置在层间绝缘层206中。互连部分228可以包括在穿透电极225的第一端面225a上形成的互连图案226和在互连图案226上形成的垂直栓227。连接至垂直栓227的电路图案230和连接至电路图案230的接合垫235可以设置在第一绝缘层231中。包括栅极202和源/漏区204的晶体管可以设置在半导体基板100和层间绝缘层206之间。
第二半导体芯片C2可以进一步包括前侧凸块270和第一钝化图案255。前侧凸块270可以设置在半导体基板200的第一表面200a上，并且可以电连接至穿透电极225。第一钝化图案255可以设置在第二绝缘层240上，以包括由第一突起252和在第一突起252之间的第一凹槽251提供的凹凸表面。前侧凸块270可以穿过第一钝化图案255和第二绝缘层240，以与接合垫235接触。前侧凸块270可以包括顺序地堆叠在接合垫235上的第一金属层260和第二金属层265。第二钝化图案296b可以形成在半导体基板200的凹入的第二表面200c上，并且第二钝化图案296b的与半导体基板200相反的表面可以包括由第二突起298和在第二突起298之间的第二凹槽299提供的凹凸表面。穿透电极225的金属穿透电极220可以穿过第二钝化图案296b，以从第二凹槽299的底面伸出预定高度。第二钝化图案296b可以包括顺序地堆叠在半导体基板200的凹入的第二表面200c上的下绝缘图案290b和上绝缘图案295b。
下绝缘图案290b可以被形成为包括例如氮化物材料。堆叠在下绝缘图案290b上的上绝缘图案295b可以包括不同于下绝缘图案290b的绝缘材料。上绝缘图案295b可以由与第一半导体芯片C1的第一钝化图案155相同的材料形成。在一个示例中，上绝缘图案295b可以被形成为包括例如二氧化硅材料。
随后，第二半导体芯片C2可以设置在第一半导体芯片C1上。第二半导体芯片C2可以设置在第一半导体芯片C1上，使得第二半导体芯片C2的凹入的第二表面200c面对第一半导体芯片C1的第一表面100a。在这样的示例中，第二半导体芯片C2的金属穿透电极220和第二钝化图案296b可以面对第一半导体芯片C1的前侧凸块170和第一钝化图案155。第二半导体芯片C2可以设置在第一半导体芯片C1上，使得第二半导体芯片C2的第二钝化图案296b的第二突起298与第一半导体芯片C1的第一钝化图案155的第一凹槽151中的相应第一凹槽垂直对准。
接下来，等离子体处理过程可以被应用至第一和第二半导体芯片C1和C2。等离子体处理过程可以激活第一和第二钝化图案155和296b的表面，使得第一和第二钝化图案155和296b可以容易地相互接合。
参考图14，第一和第二半导体芯片C1和C2可以相互接合。可以对第一和第二半导体芯片C1和C2施加热和压力，以将第二半导体芯片C2接合到第一半导体芯片C1上。在多种实施方式中，可以通过在约130摄氏度至约170摄氏度的温度下，用约450牛顿(N)至约540牛顿(N)的力向下按压第二半导体芯片C2，执行接合处理。如果执行了接合处理，则第二半导体芯片C2的金属穿透电极220的突起可以被插入到第一半导体芯片C1的前侧凸块170的第二金属层165中，并且第二半导体芯片C2的第二钝化图案296b的第二突起(图13的298)可以被插入到第一半导体芯片C1的第一钝化图案155的第一凹槽(图13的151)中的相应凹槽中。作为接合处理的结果，第一钝化图案155和第二钝化图案296b可以相互结合，以在它们之间形成桥接层300。从而甚至在不使用阻挡层或粘合剂的情况下，第一半导体芯片C1和第二半导体芯片C2也可以相互接合。
虽然第一半导体芯片C1和第二半导体芯片C2通过热和压力相互接合，但是第二金属层165可以包括由于当第二半导体芯片C2的金属穿透电极220被插入到第一半导体芯片C1的前侧凸块170的第二金属层165中时的热导致的流动性。在这样示例中，如果前侧凸块170的顶面与第一钝化图案155的第一突起152的顶面共面，则第一半导体芯片C1的第二金属层165的一部分可能溢出，以移动到与前侧凸块170邻近的第一凹槽151中。然而，根据一个实施方式，前侧凸块170的顶面上的空间可以由第一钝化图案155的第一突起152中的一个包围。从而，当第一和第二半导体芯片C1和C2相互接合时，包括第一突起152的第一钝化图案155可以防止第一半导体芯片C1的第二金属层165溢出。
而且，在多种实施方式中，封盖层(参见图2的‘54’)可以另外被设置为覆盖金属穿透电极120和220的突起。即使第一半导体芯片C1和第二半导体芯片C2相互接合，封盖层也可以防止金属间化合物(IMC)材料在第二半导体芯片C2的金属穿透电极220和第一半导体芯片C1的前侧凸块170之间过度生长。封盖层可以使用无电镀技术被形成为包括选自由例如镍(Ni)材料和金(Au)材料层构成的组中的至少一种。
虽然图13和图14示出仅两个半导体芯片相互接合的示例，但是本申请不限于此。即，在一些实施方式中，三个或更多半导体芯片可以使用与参考图13和图14描述的相同技术被顺序地堆叠。
上述至少一个半导体器件可以被应用至多种电子系统。
参考图15，根据一个实施方式的半导体器件可以被应用至电子系统1710。电子系统1710可以包括控制器1711、输入/输出单元1712、以及存储器1713。控制器1711、输入/输出单元1712、以及存储器1713可以经由提供数据移动的路径的总线1715相互耦接。
例如，控制器1711可以包括例如以下中的至少一个：至少一个微处理器、至少一个数字信号处理器、至少一个微控制器、以及能够执行与这些组件相同功能的逻辑器件。控制器1711和存储器1713中的至少一个可以包括根据本公开的实施方式的半导体器件中的至少任一个。输入/输出单元1712可以包括在小键盘、键盘、显示设备、触摸屏等中选择的至少一个。存储器1713是用于存储数据的设备。存储器1713可以存储数据和/或将由控制器1711执行的命令等。
存储器1713可以包括诸如DRAM之类的易失性存储设备和/或诸如闪存之类的非易失性存储设备。例如，闪存可以被安装到诸如移动终端或桌上型计算机之类的信息处理系统上。闪存可以构成固态硬盘(SSD)。在该情况下，电子系统1710可以将大量数据稳定地存储在闪存系统中。
电子系统1710可以进一步包括接口1714，接口1714被配置成将数据发送至通信网络以及从通信网络接收数据。接口1714可以是有线或无线类型的。例如，接口1714可以包括天线或有线或无线收发器。
电子系统1710可以被实现为移动系统、个人计算机、工业计算机或执行多种功能的逻辑系统。例如，移动系统可以是以下中的任一种：个人数字助理(PDA)、便携式计算机、平板电脑、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统。
在电子系统1710是能够执行无线通信的装置的实施方式中，电子系统1710可以在通信系统中使用，通信系统是诸如采用以下中的一个或多个的系统：CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)。
参考图16，根据实施方式的半导体器件可以以存储卡1800的形式提供。例如，存储卡1800可以包括存储器1810(诸如，非易失性存储设备)和存储器控制器1820。存储器1810和存储器控制器1820可以存储数据或者读取所存储的数据。
存储器1810可以包括应用本公开的实施方式的封装技术的非易失性存储设备中的至少任一种。存储器控制器1820可以控制存储器1810，使得响应于来自主机1830的读取/写入请求，读取所存储的数据或存储数据。
以上处于示例性目的描述了本公开的实施方式。本领域普通技术人员将想到，在不脱离在所附权利要求中公开的本公开的范围和精神的情况下，多种修改、添加和替换都是可以的。

Claims (10)

1.一种半导体器件，所述半导体器件包括：
基板，所述基板包括第一表面和第二表面；
穿透电极，所述穿透电极穿过所述基板产生突起，所述突起从所述基板的所述第二表面伸出；
前侧凸块，所述前侧凸块电耦接至所述穿透电极并且设置在所述基板的所述第一表面上；
第一钝化图案，所述第一钝化图案设置在所述基板的所述第一表面上，以基本围绕所述前侧凸块的侧壁，并且被形成为包括由第一突起和这些第一突起之间的第一凹槽限定的凹凸表面；以及
第二钝化图案，所述第二钝化图案设置在所述基板的所述第二表面上，并且被形成为包括由第二突起和在这些第二突起之间的第二凹槽限定的凹凸表面，
其中，所述穿透电极的所述突起穿过所述第二钝化图案，以从所述第二钝化图案的凹凸表面伸出。
2.根据权利要求1所述的半导体器件，
其中，所述基板的所述第一表面对应于与设置在所述基板中的有源区邻近的前侧表面；并且
其中，所述基板的所述第二表面对应于与所述第一表面相反的后侧表面。
3.根据权利要求1所述的半导体器件，其中，所述穿透电极包括金属材料。
4.根据权利要求1所述的半导体器件，其中，所述前侧凸块包括第一金属层和第二金属层，所述第一金属层主要包括柱形，所述第二金属层形成在所述第一金属层上。
5.根据权利要求4所述的半导体器件，其中，所述第一金属层包括铜Cu材料，并且所述第二金属层包括银Ag材料或锡Sn材料。
6.一种半导体封装，所述半导体封装包括：
下半导体芯片，所述下半导体芯片包括：
第一基板，所述第一基板包括第一表面和第二表面；
第一穿透电极，所述第一穿透电极穿过所述第一基板产生突起，所述突起从所述第二表面伸出；
前侧凸块，所述前侧凸块设置在所述第一基板的所述第一表面上，并且电耦接至所述第一穿透电极的一端；
第一钝化图案，所述第一钝化图案设置在所述第一基板的所述第一表面上，并且被形成为包括第一突起以及在这些第一突起之间的第一凹槽；
第二钝化图案，所述第二钝化图案设置在所述第一基板的所述第二表面上，并且被形成为包括第二突起以及在这些第二突起之间的第二凹槽；以及
上半导体芯片，所述上半导体芯片接合至所述下半导体芯片的所述第一钝化图案，
其中，所述上半导体芯片包括第二穿透电极，所述第二穿透电极的一部分插入到所述下半导体芯片的所述前侧凸块中。
7.根据权利要求6所述的半导体封装，其中，所述上半导体芯片进一步包括：
第二基板，所述第二基板包括第一表面和第二表面；
前侧凸块，所述前侧凸块设置在所述第二基板的所述第一表面上，并且电耦接至所述第二穿透电极；
第三钝化图案，所述第三钝化图案设置在所述第二基板的所述第一表面上，并且被形成为包括第三突起以及在这些第三突起之间形成的第三凹槽；以及
第四钝化图案，所述第四钝化图案设置在所述第二基板的所述第二表面上，并且被形成为包括第四突起以及在这些第四突起之间的第四凹槽，
其中，所述第二穿透电极穿过所述第二基板和所述第四钝化图案，并且所述第四钝化图案接合至所述下半导体芯片的所述第一钝化图案。
8.根据权利要求6所述的半导体封装，其中，所述第一钝化图案包括由所述第一突起和所述第一凹槽提供的凹凸表面。
9.根据权利要求6所述的半导体封装，其中，所述第一突起从所述下半导体芯片的所述前侧凸块的表面伸出。
10.根据权利要求6所述的半导体封装，其中，所述第一钝化图案的所述绝缘材料包括二氧化硅SiO2材料。
CN201510289069.5A 2014-09-18 2015-05-29 半导体器件以及包括该半导体器件的半导体封装 Active CN106206498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140124451A KR102222485B1 (ko) 2014-09-18 2014-09-18 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
KR10-2014-0124451 2014-09-18

Publications (2)

Publication Number Publication Date
CN106206498A true CN106206498A (zh) 2016-12-07
CN106206498B CN106206498B (zh) 2019-09-03

Family

ID=54012652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510289069.5A Active CN106206498B (zh) 2014-09-18 2015-05-29 半导体器件以及包括该半导体器件的半导体封装

Country Status (3)

Country Link
US (1) US9129963B1 (zh)
KR (1) KR102222485B1 (zh)
CN (1) CN106206498B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373536A (zh) * 2018-04-23 2020-07-03 桑迪士克科技有限责任公司 含有自对准互锁接合结构的三维存储器装置及其制造方法
CN112909002A (zh) * 2019-11-19 2021-06-04 爱思开海力士有限公司 半导体存储器装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529664B2 (en) * 2018-05-21 2020-01-07 Advanced Semiconductor Engineering, Inc. Electronic device and method of manufacturing the same
JP7353748B2 (ja) * 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置
US11264368B2 (en) 2019-08-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mask transfer method (and related apparatus) for a bumping process
KR102445598B1 (ko) * 2019-08-28 2022-09-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로(ic) 및 그 형성 방법
US11508684B2 (en) * 2020-01-08 2022-11-22 Raytheon Company Structure for bonding and electrical contact for direct bond hybridization
US11393791B2 (en) * 2020-01-28 2022-07-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies with near zero bond line thickness
US20230223367A1 (en) * 2022-01-12 2023-07-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881535A (zh) * 2005-06-17 2006-12-20 新光电气工业株式会社 具有穿透电极的半导体器件及其制造方法
CN102117798A (zh) * 2009-12-31 2011-07-06 海力士半导体有限公司 堆叠封装
CN102456663A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 半导体器件及其制造方法
CN102820283A (zh) * 2011-06-08 2012-12-12 尔必达存储器株式会社 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889553B1 (ko) * 2007-07-23 2009-03-23 주식회사 동부하이텍 시스템 인 패키지 및 그 제조 방법
US8334170B2 (en) 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
KR20100030024A (ko) * 2008-09-09 2010-03-18 주식회사 하이닉스반도체 관통실리콘비아를 이용한 적층 반도체 패키지 및 그 제조 방법
US8227295B2 (en) 2008-10-16 2012-07-24 Texas Instruments Incorporated IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
KR101727160B1 (ko) * 2009-12-04 2017-05-04 삼성전자주식회사 반도체 장치
JP5733002B2 (ja) * 2011-04-28 2015-06-10 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5960549B2 (ja) * 2012-08-23 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881535A (zh) * 2005-06-17 2006-12-20 新光电气工业株式会社 具有穿透电极的半导体器件及其制造方法
CN102117798A (zh) * 2009-12-31 2011-07-06 海力士半导体有限公司 堆叠封装
CN102456663A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 半导体器件及其制造方法
CN102820283A (zh) * 2011-06-08 2012-12-12 尔必达存储器株式会社 半导体器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373536A (zh) * 2018-04-23 2020-07-03 桑迪士克科技有限责任公司 含有自对准互锁接合结构的三维存储器装置及其制造方法
CN111373536B (zh) * 2018-04-23 2024-01-26 桑迪士克科技有限责任公司 含有自对准互锁接合结构的三维存储器装置及其制造方法
CN112909002A (zh) * 2019-11-19 2021-06-04 爱思开海力士有限公司 半导体存储器装置

Also Published As

Publication number Publication date
CN106206498B (zh) 2019-09-03
KR102222485B1 (ko) 2021-03-04
US9129963B1 (en) 2015-09-08
KR20160033489A (ko) 2016-03-28

Similar Documents

Publication Publication Date Title
CN106206498A (zh) 半导体器件以及包括该半导体器件的半导体封装
CN102479771B (zh) 半导体装置及其制造方法和半导体封装件
US9543250B2 (en) Semiconductor devices including through-silicon via
JP6548377B2 (ja) 集積回路素子及びその製造方法
KR101624972B1 (ko) 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
CN104425467B (zh) 叠层封装体及其制造方法
CN103377905B (zh) 具有掩埋沟道阵列的半导体装置的制造方法
KR102142366B1 (ko) 반도체 집적 회로 소자 및 그 제조 방법, 반도체 패키지
KR101918609B1 (ko) 집적회로 소자
US20150123278A1 (en) Semiconductor devices, methods of manufacturing the same, memory cards including the same and electronic systems including the same
CN102376695A (zh) 堆叠半导体器件及其制造方法
KR20100048610A (ko) 반도체 패키지 및 그 형성 방법
US9368481B2 (en) Semiconductor devices and packages having through electrodes
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
US9595499B2 (en) Semiconductor devices having through electrodes, methods of manufacturing the same, and semiconductor packages including the same
KR20120128457A (ko) 반도체 장치 및 그 형성방법
US20160093581A1 (en) Semiconductor device with a through electrode
CN102810527A (zh) 半导体封装件及其制造方法
CN104934392A (zh) 具有穿通电极的半导体器件及其制造方法
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
US20150255301A1 (en) Semiconductor devices and methods of manufacturing the same
US9040419B2 (en) Semiconductor package and method for manufacturing the same
CN106298558A (zh) 包括插入物的半导体封装及其制造方法
KR20170086210A (ko) 스택 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant