CN106160734A - 电源产生电路、频率产生电路与频率控制系统 - Google Patents
电源产生电路、频率产生电路与频率控制系统 Download PDFInfo
- Publication number
- CN106160734A CN106160734A CN201510133315.8A CN201510133315A CN106160734A CN 106160734 A CN106160734 A CN 106160734A CN 201510133315 A CN201510133315 A CN 201510133315A CN 106160734 A CN106160734 A CN 106160734A
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- voltage
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010248 power generation Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 10
- 238000004088 simulation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000012552 review Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Abstract
本发明是有关于一种电源产生电路、频率产生电路与频率控制系统。该频率控制系统，包括电源产生电路及频率产生电路。电源产生电路包括上晶体管电路、下晶体管电路及电容器,用以产生稳定电压。频率产生电路包括数字至模拟转换器、电流源/漏取电路、压控振荡器及数字控制器。其中数字至模拟转换器接收稳定电压作为电源，电流源/漏取电路接收数字至模拟转换器输出的模拟信号，压控振荡器接收电流源/漏取电路输出的控制电压，且数字控制器接收压控振荡器所产生的频率信号与一参考信号，据以产生数字信号，以馈至数字至模拟转换器。因此本发明可以降低电源噪声的影响、降低电路面积或/且减少功率消耗。
Description
技术领域
本发明涉及一种频率控制系统，特别是涉及一种面积小、耗电低及抗电源噪声的频率控制系统。
背景技术
锁相回路(phase-locked loop,PLL)普遍使用于通讯、电脑等电子装置内，用以侦测频率、相位，或者用以产生倍频信号。延迟回路(delay-locked loop,DLL)类似于锁相回路，但使用延迟线(delay line)以取代压控振荡器，主要用以降低数字电路当中的时脉歪斜(clock skew)。
传统的锁相回路(PLL)，其内部的滤波电路需要使用大电容值的电容器，因此会占用相当大的电路面积。此外，传统锁相回路(PLL)或延迟回路(DLL)的耗电流极大，因此不适于移动或手持式电子装置。再者，传统锁相回路(PLL)或延迟回路(DLL)容易受到电源噪声的影响，因而降低其输出精确度。
因此亟需提出一种新颖的频率控制系统，用以克服传统系统的缺点,使其更适用于资源较为短缺或容易受到噪声影响的移动或手持式电子装置。
发明内容
鉴于于此，本发明的目的在于，提出一种电源产生电路、频率产生电路与频率控制系统，所要解决的技术问题是使其可以降低电源噪声的影响、降低电路面积或/且减少功率消耗。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种频率控制系统，其包括电源产生电路及频率产生电路:该电源产生电路包括上晶体管电路、下晶体管电路及电容器，其中该上晶体管电路与该下晶体管电路串接且于两者之间具有一节点，该电容器电性耦接于该节点与地之间，因此于该节点产生一稳定电压。该频率产生电路包括数字至模拟转换器、电流源/漏取电路、压控振荡器及数字控制器。其中，该数字至模拟转换器接收该稳定电压作为电源，并输出一模拟信号；该电流源/漏取电路接收该模拟信号，并输出一控制电压；该压控振荡器接收该控制电压，据以产生一频率信号；且该数字控制器接收该频率信号与一参考信号，据以产生一数字信号，以馈至该数字至模拟转换器的一输入端。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的频率控制系统，其中该上晶体管电路包括至少一晶体管，且该下晶体管电路包括至少一晶体管。
前述的频率控制系统，其中该上晶体管电路或该下晶体管电路的晶体管为二极管连接形式或者操作于截止区。
前述的频率控制系统，还包括第一单位增益缓冲器，设置于该稳定电压与该数字至模拟转换器之间，该第一单位增益缓冲器接收该稳定电压,并输出提供给该数字至模拟转换器作为电源。
前述的频率控制系统，其中该第一单位增益缓冲器包括运算放大器,其输出端连接至反相输入端，非反相输入端则接收该稳定电压。
前述的频率控制系统，其中该电流源/漏取电路包括第二单位增益缓冲器。
前述的频率控制系统，其中该第二单位增益缓冲器包括运算放大器,其输出端连接至反相输入端，非反相输入端则接收该模拟信号。
前述的频率控制系统，其中该压控振荡器包括环式振荡器。
前述的频率控制系统，其中该压控振荡器包括多个串接的反相器,每一该反相器电性耦接于该控制电压与地之间。
前述的频率控制系统，其中该压控振荡器的反相器的个数为奇数。
前述的频率控制系统，其中该数字控制器执行以下步骤：输入该参考信号与该频率信号；于该参考信号的一个周期内，计数该频率信号的个数是否为预设的N值；如果计数的个数为预设的N值，则维持该数字信号；及如果计数的个数非为预设的N值，则调整该数字信号。
前述的频率控制系统，其中如果计数的个数小于预设的N值，则提高该数字信号；如果计数的个数大于预设的N值，则降低该数字信号。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电源产生电路，其包括：上晶体管电路；下晶体管电路，该上晶体管电路与该下晶体管电路串接且于两者之间具有一节点；以及电容器，电性耦接于该节点与地之间，因此于该节点产生一稳定电压。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电源产生电路，其中该稳定电压馈至数字至模拟转换器，作为其电源。
前述的电源产生电路，其中该上晶体管电路包括至少一晶体管，且该下晶体管电路包括至少一晶体管。
前述的电源产生电路，其中该上晶体管电路或该下晶体管电路的晶体管为二极管连接形式或者操作于截止区。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种频率产生电路,其包括：数字至模拟转换器，其接收一稳定电压作为电源，并输出一模拟信号；电流源/漏取电路，其接收该模拟信号，并输出一控制电压；压控振荡器，接收该控制电压，据以产生一频率信号；以及数字控制器，其接收该频率信号与一参考信号，据以产生一数字信号，以馈至该数字至模拟转换器的一输入端。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的频率产生电路，还包括第一单位增益缓冲器，设置于该稳定电压与该数字至模拟转换器之间，该第一单位增益缓冲器接收该稳定电压,并输出提供给该数字至模拟转换器作为电源。
前述的频率产生电路，其中该第一单位增益缓冲器包括运算放大器,其输出端连接至反相输入端，非反相输入端则接收该稳定电压。
前述的频率产生电路，其中该电流源/漏取电路包括第二单位增益缓冲器。
前述的频率产生电路，其中该第二单位增益缓冲器包括运算放大器,其输出端连接至反相输入端，非反相输入端则接收该模拟信号。
前述的频率产生电路，其中该压控振荡器包括环式振荡器。
前述的频率产生电路，其中该压控振荡器包括多个串接的反相器,每一该反相器电性耦接于该控制电压与地之间。
前述的频率产生电路，其中该压控振荡器的反相器的个数为奇数。
前述的频率产生电路，其中该数字控制器执行以下步骤：输入该参考信号与该频率信号；于该参考信号的一个周期内，计数该频率信号的个数是否为预设的N值；如果计数的个数为预设的N值，则维持该数字信号；及如果计数的个数非为预设的N值，则调整该数字信号。
前述的频率产生电路，其中如果计数的个数小于预设的N值，则提高该数字信号；如果计数的个数大于预设的N值，则降低该数字信号。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明电源产生电路、频率产生电路与频率控制系统至少具有下列优点及有益效果：本发明可以降低电源噪声的影响、降低电路面积或/且减少功率消耗。
综上所述，本发明是有关于一种电源产生电路、频率产生电路与频率控制系统。该频率控制系统，包括电源产生电路及频率产生电路。电源产生电路包括上晶体管电路、下晶体管电路及电容器,用以产生稳定电压。频率产生电路包括数字至模拟转换器、电流源/漏取电路、压控振荡器及数字控制器。其中数字至模拟转换器接收稳定电压作为电源，电流源/漏取电路接收数字至模拟转换器输出的模拟信号，压控振荡器接收电流源/漏取电路输出的控制电压，且数字控制器接收压控振荡器所产生的频率信号与一参考信号，据以产生数字信号，以馈至数字至模拟转换器。本发明在技术上有显著的进步,具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1是显示本发明实施例的频率控制系统的功能方框图。
图2A至图2C是例示图1当中串接的上晶体管电路与下晶体管电路的电路图。
图3是显示图1的电源产生电路的等效电路图。
图4是显示图1的压控振荡器的电路图。
图5A是显示图1的数字控制器的操作流程图。
图5B是例示参考信号与频率信号的时序图。
100：频率控制系统 11：电源产生电路
111：上晶体管电路 112：下晶体管电路
12：频率产生电路 121：第一单位增益缓冲
122：数字至模拟转换器 123：电流源/漏取电路
124：压控振荡器 1241:反相器
125：数字控制器 51：输入FIN与FOUT
52：于FIN周期内计算FOUT个数是否为 N53：维持VC
54：调整VC VDD：原始电源
P：节点 VLPF：稳定电压
CLPF：电容器 A：模拟信号
VC：控制电压 FIN：参考信号
FOUT：频率信号 D：数字信号
RU：上等效电阻器 RD：下等效电阻器
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的电源产生电路、频率产生电路与频率控制系统其具体实施方式、结构、特征及其功效，详细说明如后。
图1是显示本发明实施例的频率控制系统100的功能方框图。在本实施例中，频率控制系统100包括电源产生电路11与频率产生电路12。其中，电源产生电路11产生稳定电压VLPF，提供给频率产生电路12当中部分电路作为电源之用。频率产生电路12，也可称为倍频电路(frequencymultiplication circuit)，则是用以产生频率信号FOUT。
本实施例的电源产生电路11包括串接的上晶体管电路111与下晶体管电路112，电性耦接于原始电源VDD与地之间。上晶体管电路111与下晶体管电路112之间具有一节点P。上晶体管电路111与下晶体管电路112形成分压电路(voltage divider)，于节点P得到稳定电压VLPF。上晶体管电路111包括至少一晶体管，例如P型金属氧化物半导体(MOS)晶体管，下晶体管电路112包括至少一晶体管，例如N型金属氧化物半导体晶体管。电源产生电路11还包括电容器CLPF，电性耦接于节点P与地之间。
在本实施例中，上晶体管电路111与下晶体管电路112所包括的晶体管为二极管连接形式，或者操作于截止区(cut-off region)或次临界区(sub-threshold region)。在本说明书中，二极管连接形式是指将晶体管的漏极与栅极连接起来。操作于截止区或次临界区是指将晶体管的源极与栅极连接起来。图A是例示图1当中串接的上晶体管电路111与下晶体管电路112的电路图。在此例子中，上晶体管电路111与下晶体管电路112各包括一晶体管，其为二极管连接形式。图2B是例示图1当中串接的上晶体管电路111与下晶体管电路112的另一电路图。在此例子中，上晶体管电路111与下晶体管电路112各包括一晶体管，其操作于截止区。图2C是例示图1当中串接的上晶体管电路111与下晶体管电路112的又一电路图。在此例子中，上晶体管电路111串接有二晶体管，其为二极管连接形式；下晶体管电路112串接有二晶体管，其中一晶体管操作于截止区，另一晶体管为二极管连接形式。
如图3所示，是图1的电源产生电路11的等效电路图，二极管连接形式或操作于截止区、次临界区的上晶体管电路111可等效为大电阻值(例如百万至兆欧姆)的上等效电阻器RU。同样地，下晶体管电路112也可等效为大电阻值的下等效电阻器RD。上等效电阻器RU与电容器CLPF构成低通滤波器(LPF)，可过滤来自原始电源VDD的噪声，使得产生的稳定电压VLPF具有极低噪声或甚至无噪声。
一般来说，原始电源VDD的噪声频率从高频至低频皆有，因此在本实施例中可选择一较低的截止频率fC。根据截止频率的关系式fC＝1/(2πRC)，上等效电阻器RU的电阻值R与电容器CLPF的电容值C必须很大。由于电容器在集成电路当中是一种很耗费电路面积的元件,因此电容值不适于太大。如前所述，本实施例的上等效电阻器RU具有大电阻值，电容器CLPF不需太大电容值，即可得到很低的截止频率fC。
如前所述，本实施例的上等效电阻器RU是由晶体管所组成，因此所需电路面积极为微小。反观一般的电阻器，以0.18um(微米)互补金属氧化物半导体(CMOS)制造的多晶硅(poly)电阻器为例，要得到25M(百万)欧姆的电阻器需要100000um2的电路面积。对于同样的制造工艺，二极管连接形式或操作于截止区、次临界区的晶体管的宽度W＝0.3um，长度＝10um,即可等效形成数十M(百万)欧姆的电阻值。
请参阅图1所示，频率产生电路12包括第一单位增益缓冲器(unity-gain buffer)121，又称为电压随耦器(voltage follower)，其接收电源产生电路11所产生的稳定电压VLPF，并输出提供给数字至模拟转换器(DAC)122作为电源。在本实施例中,第一单位增益缓冲器121包括运算(operational,OP)放大器，其输出端连接至反相输入端,而其非反相输入端则接收稳定电压VLPF。运算放大器可使用原始电源VDD作为电源。在另一实施例中，电源产生电路11所产生的稳定电压VLPF直接提供给数字至模拟转换器122作为电源，也即，不使用第一单位增益缓冲器121。
频率产生电路12还包括电流源/漏取电路(current source/sinkcircuit)123，其接收数字至模拟转换器(DAC)122所输出的模拟信号A，并输出控制电压VC以控制压控振荡器(voltage-controlled oscillator,VCO)124。在本实施例中，电流源/漏取电路123包括第二单位增益缓冲器，其结构可同于第一单位增益缓冲器121，因此细节不予赘述。
压控振荡器124接收电流源/漏取电路123所输出的控制电压VC，据以产生频率信号FOUT。图4是显示图1的压控振荡器124的电路图。本实施例的压控振荡器124包含多个(例如奇数个)反相器1241经串接而成的环式振荡器(ring oscillator)。每一反相器1241包括串接的P型晶体管与N型晶体管，其再电性耦接于控制电压VC与地之间。提高控制电压VC可提高频率信号FOUT的频率；相反地，降低控制电压VC可降低频率信号FOUT的频率。
频率产生电路12还包括数字控制器125，其接收回馈的频率信号FOUT与参考信号FIN，例如高频的FOUT与低频的FIN，据以产生数字信号D，经馈至数字至模拟转换器122的输入端，可控制数字至模拟转换器122以提高或降低模拟信号A(或控制电压VC)，因而达到控制频率信号FOUT的频率的目的。在一实施例中，参考信号FIN可由石英晶体振荡器(crystal oscillator,未显示于图式)或其他参考频率产生器来提供。数字控制器125可使用原始电源VDD作为电源。
图5A是显示图1的数字控制器125的操作流程图。首先，在步骤51，输入参考信号FIN与频率信号FOUT。图5B是例示低频的参考信号FIN与高频的频率信号FOUT的时序图。接着，在步骤52，于参考信号FIN的一个周期内,计数频率信号FOUT的个数是否为预设的N值。如果步骤52的结果为是，则进入步骤53，维持数字信号D(或控制电压VC)。如果步骤52的结果为非，则进入步骤54，改变数字信号D以调整控制电压VC。例如，如果计数的个数小于预设的N值，则提高数字信号D；如果计数的个数大于预设的N值，则降低数字信号D。
根据上述实施例，电源产生电路11可产生抗电源噪声的稳定电压VLPF，使得频率产生电路12(特别是数字至模拟转换器122)的操作不会受到电源噪声的影响。此外，具有高电阻值的上晶体管电路111与下晶体管电路112是由晶体管组成，因此其电路面积非常小。反观传统的锁相回路(PLL)，其内部的滤波电路需要使用大电路面积的大电容器。再者，本实施例的频率控制系统100的各组成方框的功率消耗很低。以72M(百万)Hz输出频率的0.18um工艺为例，每一组成方框耗费的电流可在10uA(微安培)左右，总耗电流可小于100uA。反观相同输出频率与工艺的传统锁相回路(PLL)或延迟回路(DLL)，其耗电流约为1mA(毫安培)。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (26)
1.一种频率控制系统，其特征在于其包括：
电源产生电路，包括上晶体管电路、下晶体管电路及电容器，其中该上晶体管电路与该下晶体管电路串接且于两者之间具有一节点，该电容器电性耦接于该节点与地之间，因此于该节点产生一稳定电压；以及
频率产生电路，包括：
数字至模拟转换器，其接收该稳定电压作为电源，并输出一模拟信号；
电流源/漏取电路，其接收该模拟信号，并输出一控制电压；
压控振荡器，接收该控制电压，据以产生一频率信号；及
数字控制器，其接收该频率信号与一参考信号，据以产生一数字信号，以馈至该数字至模拟转换器的一输入端。
2.根据权利要求1所述的频率控制系统，其特征在于其中该上晶体管电路包括至少一晶体管，且该下晶体管电路包括至少一晶体管。
3.根据权利要求2所述的频率控制系统，其特征在于其中该上晶体管电路或该下晶体管电路的晶体管为二极管连接形式或者操作于截止区。
4.根据权利要求1所述的频率控制系统，其特征在于其还包括第一单位增益缓冲器，设置于该稳定电压与该数字至模拟转换器之间，该第一单位增益缓冲器接收该稳定电压，并输出提供给该数字至模拟转换器作为电源。
5.根据权利要求4所述的频率控制系统，其特征在于其中该第一单位增益缓冲器包括运算放大器，其输出端连接至反相输入端，非反相输入端则接收该稳定电压。
6.根据权利要求1所述的频率控制系统，其特征在于其中该电流源/漏取电路包括第二单位增益缓冲器。
7.根据权利要求6所述的频率控制系统，其特征在于其中该第二单位增益缓冲器包括运算放大器，其输出端连接至反相输入端，非反相输入端则接收该模拟信号。
8.根据权利要求1所述的频率控制系统，其特征在于其中该压控振荡器包括环式振荡器。
9.根据权利要求8所述的频率控制系统，其特征在于其中该压控振荡器包括多个串接的反相器，每一该反相器电性耦接于该控制电压与地之间。
10.根据权利要求9所述的频率控制系统，其特征在于其中该压控振荡器的反相器的个数为奇数。
11.根据权利要求1所述的频率控制系统，其特征在于其中该数字控制器执行以下步骤：
输入该参考信号与该频率信号；
于该参考信号的一个周期内，计数该频率信号的个数是否为预设的N值；
如果计数的个数为预设的N值，则维持该数字信号；及
如果计数的个数非为预设的N值，则调整该数字信号。
12.根据权利要求11所述的频率控制系统，其特征在于其中如果计数的个数小于预设的N值，则提高该数字信号；如果计数的个数大于预设的N值，则降低该数字信号。
13.一种电源产生电路，其特征在于其包括：
上晶体管电路；
下晶体管电路，该上晶体管电路与该下晶体管电路串接且于两者之间具有一节点；以及
电容器，电性耦接于该节点与地之间，因此于该节点产生一稳定电压。
14.根据权利要求13所述的电源产生电路，其特征在于其中该稳定电压馈至数字至模拟转换器，作为其电源。
15.根据权利要求13所述的电源产生电路，其特征在于其中该上晶体管电路包括至少一晶体管，且该下晶体管电路包括至少一晶体管。
16.根据权利要求15所述的电源产生电路，其特征在于其中该上晶体管电路或该下晶体管电路的晶体管为二极管连接形式或者操作于截止区。
17.一种频率产生电路，其特征在于其包括：
数字至模拟转换器，其接收一稳定电压作为电源，并输出一模拟信号；
电流源/漏取电路，其接收该模拟信号，并输出一控制电压；
压控振荡器，接收该控制电压，据以产生一频率信号；以及
数字控制器，其接收该频率信号与一参考信号，据以产生一数字信号，以馈至该数字至模拟转换器的一输入端。
18.根据权利要求17所述的频率产生电路，其特征在于其还包括第一单位增益缓冲器，设置于该稳定电压与该数字至模拟转换器之间，该第一单位增益缓冲器接收该稳定电压，并输出提供给该数字至模拟转换器作为电源。
19.根据权利要求18所述的频率产生电路，其特征在于其中该第一单位增益缓冲器包括运算放大器，其输出端连接至反相输入端，非反相输入端则接收该稳定电压。
20.根据权利要求17所述的频率产生电路，其特征在于其中该电流源/漏取电路包括第二单位增益缓冲器。
21.根据权利要求20所述的频率产生电路，其特征在于其中该第二单位增益缓冲器包括运算放大器，其输出端连接至反相输入端，非反相输入端则接收该模拟信号。
22.根据权利要求17所述的频率产生电路，其特征在于其中该压控振荡器包括环式振荡器。
23.根据权利要求22所述的频率产生电路，其特征在于其中该压控振荡器包括多个串接的反相器，每一该反相器电性耦接于该控制电压与地之间。
24.根据权利要求23所述的频率产生电路，其特征在于其中该压控振荡器的反相器的个数为奇数。
25.根据权利要求17所述的频率产生电路，其特征在于其中该数字控制器执行以下步骤：
输入该参考信号与该频率信号；
于该参考信号的一个周期内，计数该频率信号的个数是否为预设的N值；
如果计数的个数为预设的N值，则维持该数字信号；及
如果计数的个数非为预设的N值，则调整该数字信号。
26.根据权利要求25所述的频率产生电路，其特征在于其中如果计数的个数小于预设的N值，则提高该数字信号；如果计数的个数大于预设的N值，则降低该数字信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104108852 | 2015-03-19 | ||
| TW104108852A TWI565244B (zh) | 2015-03-19 | 2015-03-19 | 電源產生電路、頻率產生電路與頻率控制系統 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106160734A true CN106160734A (zh) | 2016-11-23 |
Family
ID=56739992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510133315.8A Pending CN106160734A (zh) | 2015-03-19 | 2015-03-25 | 电源产生电路、频率产生电路与频率控制系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9432027B1 (zh) |
| CN (1) | CN106160734A (zh) |
| TW (1) | TWI565244B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11569838B2 (en) | 2020-04-09 | 2023-01-31 | Analog Devices International Unlimited Company | High efficiency current source/sink DAC |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649291A (en) * | 1983-05-26 | 1987-03-10 | Kabushiki Kaisha Toshiba | Voltage reference circuit for providing a predetermined voltage to an active element circuit |
| US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
| CN101071986A (zh) * | 2006-05-09 | 2007-11-14 | 夏普株式会社 | 电源电路装置以及设有该电源电路装置的电子设备 |
| CN101335520A (zh) * | 2007-06-25 | 2008-12-31 | 三洋电机株式会社 | 时钟生成电路和时钟生成控制电路 |
| TW200941939A (en) * | 2008-03-28 | 2009-10-01 | Faraday Tech Corp | Tuning circuit, integrated circuit applying the same, and signal filtering method |
| CN103460603A (zh) * | 2011-04-07 | 2013-12-18 | 高通股份有限公司 | 经供电稳化的vco架构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11103015A (ja) * | 1997-09-26 | 1999-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
| US8334725B2 (en) * | 2007-04-11 | 2012-12-18 | Mediatek Inc. | Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same |
| US7777577B2 (en) * | 2007-09-28 | 2010-08-17 | Texas Instruments Incorporated | Dual path phase locked loop (PLL) with digitally programmable damping |
| JP5247513B2 (ja) * | 2009-02-12 | 2013-07-24 | 株式会社沖データ | 電源装置及び画像形成装置 |
| JP5760697B2 (ja) * | 2010-10-27 | 2015-08-12 | 日本電波工業株式会社 | 信号レベル調整装置及び高周波機器 |
| JP5665571B2 (ja) * | 2011-01-28 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
| US8878614B2 (en) * | 2012-02-28 | 2014-11-04 | Megachips Corporation | Phase-locked loop |
| EP2796945A1 (en) * | 2013-04-24 | 2014-10-29 | Asahi Kasei Microdevices Corporation | Time-to-digital conversion with analog dithering |
| JP6739150B2 (ja) * | 2014-08-08 | 2020-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置、発振回路、位相同期回路及び電子機器 |
-
2015
- 2015-03-19 TW TW104108852A patent/TWI565244B/zh active
- 2015-03-25 CN CN201510133315.8A patent/CN106160734A/zh active Pending
- 2015-08-10 US US14/822,042 patent/US9432027B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649291A (en) * | 1983-05-26 | 1987-03-10 | Kabushiki Kaisha Toshiba | Voltage reference circuit for providing a predetermined voltage to an active element circuit |
| US5684481A (en) * | 1994-03-18 | 1997-11-04 | Analog Devices | Rail-to-rail DAC drive circuit |
| CN101071986A (zh) * | 2006-05-09 | 2007-11-14 | 夏普株式会社 | 电源电路装置以及设有该电源电路装置的电子设备 |
| CN101335520A (zh) * | 2007-06-25 | 2008-12-31 | 三洋电机株式会社 | 时钟生成电路和时钟生成控制电路 |
| TW200941939A (en) * | 2008-03-28 | 2009-10-01 | Faraday Tech Corp | Tuning circuit, integrated circuit applying the same, and signal filtering method |
| CN103460603A (zh) * | 2011-04-07 | 2013-12-18 | 高通股份有限公司 | 经供电稳化的vco架构 |
Non-Patent Citations (2)
| Title |
|---|
| BRUCE CARTER: "A single-Supply Op-Amp Circuit Collection", 《TEXAS INSTRUMENTS》 * |
| XUAN ZHANG 等: "A 46-μW Self-Calibrated Gigahertz VCO for Low-Power Radios", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US9432027B1 (en) | 2016-08-30 |
| TW201635716A (zh) | 2016-10-01 |
| TWI565244B (zh) | 2017-01-01 |
| US20160277032A1 (en) | 2016-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
| CN105892553B (zh) | 电源电压上电检测电路及其检测上电的实现方法 | |
| CN103595244B (zh) | 具有频率抖动功能的弛张振荡器 | |
| CN105811923B (zh) | 一种时钟占空比调整电路 | |
| CN101001083B (zh) | 具有适应性带宽的锁相环 | |
| CN202889288U (zh) | 基于cmos工艺实现的高精度片上时钟振荡器 | |
| CN105207670B (zh) | 分段低压控增益环形振荡器和调谐斜率转换电路 | |
| CN104052257B (zh) | 用于电压调节器的扩频设备 | |
| CN104022777B (zh) | 工作周期校正器 | |
| CN104242874A (zh) | 弛张振荡器 | |
| CN103944512A (zh) | 具有高频率稳定度的振荡器电路及负温系数电流源电路 | |
| CN101114177A (zh) | 压控电流源及使用该压控电流源的扫频器 | |
| US20170324402A1 (en) | Power efficient high speed latch circuits and systems | |
| Gholami et al. | Jitter of delay-locked loops due to PFD | |
| CN106160734A (zh) | 电源产生电路、频率产生电路与频率控制系统 | |
| Choi et al. | A 990-$\mu\hbox {W} $1.6-GHz PLL Based on a Novel Supply-Regulated Active-Loop-Filter VCO | |
| CN104242927A (zh) | 一种应用于高速串行接口的环形压控振荡器 | |
| CN206099920U (zh) | 时钟信号发生器电路 | |
| Kumar et al. | Low power digitally controlled oscillator designs with a novel 3-transistor XNOR gate | |
| CN105187012A (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
| CN105720974A (zh) | 一种振荡器电路、锁相环电路及设备 | |
| CN102882471A (zh) | 基于cmos工艺实现的高精度片上时钟振荡器 | |
| CN101820282A (zh) | 低抖动、宽操作频带及适合低电压操作的频率合成系统 | |
| Zheng et al. | Frequency-domain modeling and analysis of injection-locked oscillators | |
| CN103378855A (zh) | 具有倍频器的锁相环及构造锁相环的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161123 |
|
| WD01 | Invention patent application deemed withdrawn after publication |