CN106098761A - 一种绝缘栅双极型晶体管结构及其制造方法 - Google Patents
一种绝缘栅双极型晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN106098761A CN106098761A CN201610493847.7A CN201610493847A CN106098761A CN 106098761 A CN106098761 A CN 106098761A CN 201610493847 A CN201610493847 A CN 201610493847A CN 106098761 A CN106098761 A CN 106098761A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- bipolar transistor
- anneal
- insulated gate
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000003792 electrolyte Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- -1 oxonium ion Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 4
- 230000036470 plasma concentration Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种绝缘栅双极型晶体管(IGBT)结构及其制造方法，该结构是平面IGBT结构，并且其特征在于超薄沟道和位于沟道下面的掩埋氧化物。该结构可以提供理论上最低的通态压降。
Description
技术领域
本发明总体上涉及功率半导体器件的结构和制造工艺，并且具体是涉及IGBT。
发明背景
绝缘栅双极型晶体管(IGBT)已经被广泛用于高压功率电子系统，如变频驱动器和逆变器，令人希望的是器件内具有低功率损耗。IGBT的导通损耗是功率损耗的主要组成部分，并且导通损耗可以用器件的通态压降来表征。因此，本发明的目的是提供具有理论上最低通态压降的IGBT。
现有技术
图1示出了现有技术IGBT器件100的横截面。器件100是MOS控制PNP双极结型晶体管。MOS沟道由n+发射区(112)、p型基区(113)、n-漂移区(114)、栅电介质(130)和栅电极(121)组成，其中p型基区(113)通过p+扩散区(111)连接到发射极(120)。器件的导通或关断是由MOS沟道控制的。在器件100的通态下，空穴从背面的p+集电区(116)/n型缓冲区(115)结注入，另一方面，电子通过MOS沟道导通，非平衡电子和空穴在轻掺杂n-漂移区(114)中形成高浓度等离子体，这引起该区的高电导率。然而，由于轻微反向偏置的n-漂移区(114)/p型基区(113)结，该结附近的电子空穴等离子体的浓度相对较低。图2中示出了根据距离变化的n-漂移区(114)中的电子空穴等离子体浓度。如图中所示，由于在n-漂移区(114)/p型基区(113)结位置的漂移电流，电子空穴等离子体在那里的浓度几乎为零。在那里减小的浓度使器件100的通态压降相对大于p-i-n型二极管的通态压降。如果能够消除反向偏置的n-漂移区(114)/p型基区(113)结，器件100的理论上最低通态压降可以与p-i-n型二极管的通态压降相同。在器件100中，为了实现理论上最低的通态压降，需要降低沟槽之间的硅台面宽度。当台面宽度为大约为20nm时，两个相邻的反型层可以合并在一起，当p型基区(113)完全转换为n+反型层时，器件的通态压降可与p-i-n型二极管的通态压降相同。然而，在器件100中制造大约20nm的台面宽度实际上是非常困难的。
发明内容
因此，本发明的目的是提供具有理论上最低通态压降的IGBT结构及其制造方法。
为了实现这个和其他目的，本发明提供了一种绝缘栅双极型晶体管(IGBT)结构，其包括：位于底部的集电极(322)；位于集电极(322)顶上的p+集电区(316)；位于p+集电区(316)顶上的n型缓冲区(315)；位于n型缓冲区(315)顶上的n-漂移区(314)；p型浮置区(317)，该浮置区部分地被n-漂移区(314)的上表面包围；位于p型浮置区(317)顶上的掩埋氧化物(332)；位于掩埋氧化物(332)顶上的超薄p型基区(313)；邻近p型基区(313)的p+接触区(311)；邻近p型基区(313)和p+接触区(311)的n+发射区(312)；短接n+发射区(312)和p+接触区(311)的发射极(321)；栅电介质(330)，该栅电介质覆盖p型基区(313)并且因此形成从n+发射区(312)到n-漂移区(314)的电子沟道；位于栅电介质(330)顶上的栅电极(320)；将栅电极(320)与发射极(321)隔离的层间电介质(331)。
为了实现这个和其他目的，本发明还提供了IGBT结构的制造方法。
一种绝缘栅双极型晶体管结构，
位于底部的集电极；
位于所述集电极顶上的第二导电型集电区；
位于所述第二导电型集电区顶上的第一导电型缓冲区；
位于所述第一导电型缓冲区顶上的第一导电型漂移区；
位于第一导电型漂移区上的浮置区；
位于所述浮置区顶上的掩埋氧化物；
位于所述掩埋氧化物顶上的第二导电型基区、接触区和发射区，所述的接触区和发射区交替排列，所述的第二导电型基区与接触区和发射区并列排列；
位于发射区和所述的接触区的顶部并短接所述发射区和所述接触区的发射极；
位于所述的第二导电型基区上方并覆盖所述的第二导电型基区的柵电介质，并且因此形成从所述发射区到所述漂移区的电子沟道；
位于所述栅电介质顶上的栅电极，
将所述栅电极与所述发射极隔离的层间电介质；
所述的柵电介质、浮置区、电极和第二导电型基区均和第一导电型漂移区接触。
进一步的，所述第二导电型集电区具有从1×1018cm-3到1×1021cm-3的掺杂浓度。
进一步的，所述第二导电型集电区具有在0.1μm与1μm之间的深度。
进一步的，所述第一导电型漂移区具有从1×1012cm-3到1×1015cm-3的掺杂浓度。
进一步的，所述第一导电型漂移区具有在30μm与400μm之间的长度。
进一步的，所述浮置区的掺杂浓度至少比所述第一导电型漂移区的掺杂浓度高10倍。
进一步的，所述浮置区具有在0.3μm与3μm之间的深度。
进一步的，所述第一导电型缓冲区具有比所述第一导电型漂移区的掺杂浓度相对更高的掺杂浓度以及比所述第一导电型漂移区的长度更短的长度。
进一步的，所述掩埋氧化物具有在20nm与200nm之间的厚度。
进一步的，所述掩埋氧化物完全被所述的浮置区、所述的第一导电型漂移区、所述的第二导电型基区、所述接触区和所述发射区所构成的半导体区域包围。
进一步的，所述第二导电型基区具有在5nm与20nm之间的厚度。
进一步的，所述接触区具有从1×1019cm-3到1×1021cm-3的掺杂浓度。
进一步的，所述发射区具有从1×1019cm-3到1×1021cm-3的掺杂浓度。
一种制造IGBT结构的方法，包括如下步骤：
从轻掺杂衬底晶圆开始，
在所述晶圆的表面上形成图案化氧化物层，
将所述图案化氧化物层用作硬掩膜来将氧离子注入到所述晶圆中，
在高温下退火以形成掩埋氧化物，
通过湿法蚀刻去除所述硬掩膜氧化物，
通过光刻法、注入和退火来形成所述第二导电型基区和所述浮置区，
形成所述柵电介质，
通过多晶硅淀积和图案化形成栅电极，
通过光刻法、注入和退火形成接触区，
通过光刻法、注入和退火形成发射区，
淀积层间电介质，
通过图案化所述层间电介质形成接触孔，
通过金属淀积和图案化形成发射极，
减薄所述衬底晶圆以形成所述第一导电型漂移区，
通过背面注入和退火形成第一导电型缓冲区，
通过背面注入和退火形成第二导电型集电区，
通过在背部金属淀积并通过合金来形成集电极。
一种制造IGBT结构的方法，包括：
从轻掺杂衬底晶圆开始，
在所述晶圆的表面上形成图案化氧化物层，
将所述图案化氧化物层用作硬掩膜来将氧离子注入所述晶圆中，
在高温下退火以形成掩埋氧化物，
通过湿法蚀刻去除所述硬掩膜氧化物，
通过光刻法、注入和退火来形成所述第二导电型基区和所述浮置区，
形成所述栅电介质，
通过多晶硅淀积和图案化形成栅电极，
通过光刻法、注入和退火形成接触区，
通过光刻法、注入和退火形成发射区，
淀积层间电介质，
减薄所述衬底晶圆以形成所述第一导电型漂移区，
通过背面注入和退火形成第一导电型缓冲区，
通过背面注入和退火形成第二导电型集电区，
通过图案化所述层间电介质形成接触孔，
通过金属淀积和图案化形成发射极，
通过在背部金属淀积并通过合金来形成集电极。
进一步的，所述第二导电型基区和所述浮置区被单次注入。
进一步的，所述第二导电型基区和所述浮置区被多次注入。
进一步的，所述栅电介质是通过氧化所述晶圆的表面形成的。
进一步的，所述栅电介质是通过氧化所述晶圆的表面并且然后淀积高介电常数电介质形成的。
本发明的有益效果在于：提供具有理论上最低通态压降的IGBT。
附图说明
图1是现有技术IGBT器件100的橫截面视图；
图2是说明图，示出了器件100的漂移区中的通态电子空穴等离子体分布曲线和理想分布曲线；
图3是以IGBT器件300实施的本发明的横截面视图；
图4是之前图3中所示的器件300的俯视图；
图5表示起始晶圆的表面上的掩膜氧化物层(333)的形成；
图6表示掩埋氧化物(332)的形成；
图7表示p型基区(313)和p型浮置区(317)的形成；
图8表示栅叠层的形成；
图9表示p+接触区(311)和n+发射区(312)的形成；
图10表示层间电介质(331)的形成；
图11表示接触孔(340)的形成；
图12表示发射极(321)和n-漂移区(314)的形成；
图13表示n型缓冲区(315)和p+集电区(316)的形成；
图14表示集电极(322)的形成。
具体实施方式
将使用n型沟道器件说明本发明，但在以下说明中应理解的是，本发明同样适用于p型沟道器件。在本发明的说明书中，重掺杂n型区被标记为n+，并且重掺杂p型区被标记为p+，在硅中，除非另外说明，重掺杂区通常具有在1×1019cm-3与1×1021cm-3之间的掺杂浓度。在本发明的说明书中，轻掺杂n型区被标记为n-，并且轻掺杂p型区被标记为p-，在硅中，除非另外说明，轻掺杂区通常具有在1×1013cm-3与1×1017cm-3之间的掺杂浓度。
图3是以IGBT器件300实施的本发明的横截面视图，图4是同一器件300的俯视图。器件300包括：位于底部的集电极(322)；位于集电极(322)顶上的p+集电区(316)；位于p+集电区(316)顶上的n型缓冲区(315)；位于n型缓冲区(315)顶上的n-漂移区(314)；p型浮置区(317)，该浮置区部分地被n-漂移区(314)的上表面包围；位于p型浮置区(317)顶上的掩埋氧化物(332)；位于掩埋氧化物(332)顶上的超薄p型基区(313)；邻近p型基区(313)的p+接触区(311)；邻近p型基区(313)和p+接触区(311)的n+发射区(312)；短接n+发射区(312)和p+接触区(311)的发射极(321)；栅电介质(330)，该栅电介质覆盖p型基区(313)并且因此形成从n+发射区(312)到n-漂移区(314)的电子沟道；位于栅电介质(330)顶上的栅电极(320)；将栅电极(320)与发射极(321)隔离的层间电介质(331)。如图3和图4中所示，器件300是平面IGBT。在栅极-发射极电压(VGE)为零的情况下，p型基区(313)/n-漂移区(314)结可以阻断电流从集电极(322)流至发射极(321)，这将器件300保持在断态。在器件的断态下，当集电极-发射极阻断电压(VCE)较高时，p型浮置区(317)可以保护p型基区(313)不受到n-漂移区(314)中高电场的影响。另一方面，在典型的正高压VGE(例如，15V)下，超薄p型基区(313)被完全转换成n+反型层，n+反型层能够将电子从n+发射区(312)导通至n-漂移区(314)，并且因此器件处于通态，在器件的通态下，n+反型层附近的电子空穴等离子体浓度可以和p-i-n二极管中的电子空穴等离子体浓度一样高。因此，器件300可以实现理论上最低的通态压降。在器件的关断期间，通常需要负压VGE(例如，-15V)在p型基区(313)中提供足够的空穴电流。
基于器件300的操作机制，需要相应地设计结构参数。如之前图3中所示，p+集电区(316)可以在器件300的通态下注入空穴，其与器件100中的情况相同。然而，背面的p+集电区(316)/n型缓冲区(315)结的空穴注入效率不应太高以至于大大降低开关速度，因此，从1×1018cm-3到1×1021cm-3的掺杂浓度和在0.1μm与1μm之间的深度对于p+集电区(316)而言是优选的。n-漂移区(314)的掺杂浓度和长度取决于器件300的额定电压，IGBT一般具有400V与6000V之间的额定电压。基于该范围，n-漂移区(314)的掺杂浓度在1×1012cm-3与1×1015cm-3之间，并且n-漂移区(314)的长度在30μm与400μm之间。在阻断状态下，p型浮置区(317)应有效地保护n-漂移区(314)中的电场。因此，p型浮置区(317)的掺杂浓度应至少比n-漂移区(314)的掺杂浓度高10倍，以便在阻断状态下避免完全耗尽。另一方面，为了在通态下在附近的n-漂移区(314)中具有宽电流路径，p型浮置区(317)应具有小深度。p型浮置区(317)的深度优选地在0.3μm与3μm之间。在阻断状态下，n型缓冲区(315)应使耗尽区停止扩张。因此，n型缓冲区(315)的掺杂浓度应比n-漂移区(314)的掺杂浓度更高。由于阻断电压主要由耗尽的n-漂移区(314)维持，所以n型缓冲区(315)的长度可以比n-漂移区(314)的长度小得多。掩埋氧化物(332)的功能是将p型浮置区(317)与p型基区(313)电分离。因此，薄的掩埋氧化物(332)是优选的，以便减少制造的加工时间和成本。掩埋氧化物(332)的厚度优选地在20nm与200nm之间。为了将p型浮置区(317)与p型基区(313)、p+接触区(311)和n+发射区(312)完全隔离，掩埋氧化物(332)应具有比p型基区(313)、p+接触区(311)与n+发射区(312)的宽度相对更大的宽度。而且，为了获得小的元胞间距，临近的元胞应共享掩埋氧化物(332)、p+接触区(311)与n+发射区(312)。基于以上考虑，掩埋氧化物(332)完全被包裹在p型浮置区(317)、n-漂移区(314)、p型基区(313)、p+接触区(311)与n+发射区(312)所构成的半导体区域内。在正高压VGE下，p型基区(313)需要完全被转换成n+反型层。该特性仅可以用超薄硅层和适当的掺杂浓度实现。反型层一般具有大约10nm的厚度。因此，p型基区(313)的厚度优选地在5nm与20nm之间，而p型基区(313)的掺杂浓度由阈值电压要求决定。在负高压VGE(例如，-15V)下，p+接触区(311)应将积累的p型基区(313)连接至发射极(321)。因此，p+接触区(311)应是重掺杂的，以提供小寄生电阻。在通态下，n+发射区(312)应向沟道提供电子，并且通态电流应流经n+发射区(312)到达发射极。因此，n+发射区(312)应是重掺杂的，以提供小寄生电阻。最后，值得指出的是，p+接触区(311)的宽度和n+发射区(312)的宽度不一定相同。n+发射区(312)的宽度应被设计成提供所需的饱和电流。例如，在现代IGBT中，饱和电流为大约500A/cm2。因此，n+发射区(312)的宽度应被设计成提供适当的电子沟道密度，以便满足饱和电流的要求。另一方面，在器件关断过程中，p+接触区(311)应能够导通足够的空穴电流。因此，p+接触区(311)的宽度应被设计成提供足够的空穴导通面积，以便安全关断器件。
图5至图14示出了之前图3和图4中所示的器件300的制造方法。
图5示出了起始晶圆的表面上的掩膜氧化物层(333)的形成：起始晶圆是轻掺杂的n型衬底晶圆。晶圆的掺杂浓度取决于器件300的额定电压，一般来说n型衬底晶圆的掺杂浓度在1×1012cm-3与1×1015cm-3之间，通过淀积或热生长二氧化硅层并且然后图案化来形成中间产物掩膜氧化物(333)。
图6示出了掩埋氧化物(332)的形成。掩埋氧化物(332)的材质是二氧化硅。掩埋氧化物通过通常被称为SIMOX：注氧隔离的方法形成。首先，通过将图案化氧化物(333)用作硬掩膜来注入氧离子，然后，晶圆在高温下(例如，1300℃)退火，退火在注入区形成氧化硅掩埋氧化物(332)，并且新形成的氧化硅掩埋氧化物(332)逐渐将其周围的硅析出。该析出过程在掩埋氧化物(332)上方形成顶部薄硅区。最后，表面的图案化掩膜氧化物(333)硬掩膜通过湿法蚀刻被完全去除。
图7示出了p型基区(313)和p型浮置区(317)的形成：首先，实施光刻来限定注入区，然后，通过将图案化光刻胶用作掩膜来实施硼注入。在本发明的一个实施例中，针对p型基区(313)和p型浮置区(317)两者实施单次注入。在本发明的另一个实施例中，针对p型基区(313)和p型浮置区(317)实施多次注入，以便满足两个区的浓度和深度的不同要求。在注入之后，去除光刻胶。然后，实施退火以激活掺杂物。退火优选地是快速热退火以便将掺杂物的扩散减到最小。
图8示出了栅叠层的形成。首先，形成栅电介质(330)：在本发明的实施例中，栅电介质(330)是通过将硅表面氧化来形成的，这可以使p型基区(313)的厚度进一步减小。在本发明的另一个实施例中，栅电介质(330)是通过将硅表面氧化并且然后淀积高介电常数电介质来形成的，这可以在p型基区(313)中引起更少的热扩散和因此杂质浓度分布更可控。在形成栅电介质(330)之后，淀积并图案化多晶硅以形成栅电极(320)。
图9示出了p+接触区(311)和n+发射区(312)的形成。首先，针对p+接触区(311)实施光刻。然后，通过将图案化光刻胶用作掩膜来实施硼注入。在那之后，去除光刻胶。然后，实施退火以激活硼离子，从而形成p+接触区(311)。在那之后，针对n+发射区(312)实施光刻。然后，通过将图案化光刻胶用作掩膜来实施砷或磷注入。在那之后，去除光刻胶。然后，实施退火以激活砷/磷离子，从而形成n+发射区(312)。在本发明的另一个实施例中，以上退火步骤可以合并从而同时激活硼离子和砷/磷离子。
图10示出了层间电介质(331)的形成。层间电介质(ILD，331)优选地是二氧化硅，并且ILD(331)通过化学气相淀积法淀积。
图11示出了接触孔(340)的形成。接触孔(340)是通过将ILD(331)图案化来形成的。
图12示出了发射极(321)和n-漂移区(314)的形成。首先，淀积金属并且用金属填充接触孔(340)。然后，将金属图案化，从而形成发射极(321)。在那之后，从背面减薄衬底晶圆，从而形成n-漂移区(314)。减薄过程通常是先机械研磨，之后化学腐蚀。
图13示出了n型缓冲区(315)和p+集电区(316)的形成。首先，在晶圆的背面注入磷离子。然后，实施退火以激活注入的磷离子并且因此形成n型缓冲区(315)。在那之后，在晶圆的背面注入硼离子。然后，实施退火以激活注入的硼离子并且因此形成p+集电区(316)。由于正面处存在金属，通常在低温(例如，480℃)下实施n型缓冲区(315)和p+集电区(316)的退火，但在激光退火情况下可以使用高温(例如，1000℃)。而且，也可以使用单次退火同时激活n型缓冲区(315)和p+集电区(316)。
图14示出了集电极(322)的形成。集电极(322)是通过在晶圆的背面淀积金属层来形成的。在淀积金属之后，优选地实施合金以便降低集电极(322)与p+集电区(316)之间的接触电阻。
最后，值得指出的是，可以根据制造能力来调整以上步骤的顺序。例如，如果在不使用昂贵的激光退火系统的情况下需要完全激活n型缓冲区(315)和p+集电区(316)中的离子，则接触孔(340)和发射极(321)的形成可以放在n型缓冲区(315)和p+集电区(316)的形成之后。然而，如果在减薄晶圆之后形成接触孔(340)和发射极(321)，这就需要适用于薄晶圆的光刻系统。
Claims (19)
1.一种绝缘栅双极型晶体管结构，其特征在于，其包括
位于底部的集电极(322)；
位于所述集电极(322)顶上的第二导电型集电区(316)；
位于所述第二导电型集电区(316)顶上的第一导电型缓冲区(315)；
位于所述第一导电型缓冲区(315)顶上的第一导电型漂移区(314)；
位于第一导电型漂移区(314)上的第二导电类型的浮置区(317)；
位于所述浮置区(317)顶上的掩埋氧化物(332)；
位于所述掩埋氧化物(332)顶上的第二导电型基区(313)、接触区(311)和发射区(312)，所述的接触区(311)和发射区(312)交替排列，所述的第二导电型基区(313)与接触区(311)和发射区(312)并列排列；
位于发射区(312)和所述的接触区(311)的顶部并短接所述发射区(312)和所述接触区(311)的发射极(321)；
位于所述的第二导电型基区(313)上方并覆盖所述的第二导电型基区(313)的柵电介质(330)，并且因此形成从所述发射区(312)到所述漂移区(314)的电子沟道；
位于所述栅电介质(330)顶上的栅电极(320)，
将所述栅电极(320)与所述发射极(321)隔离的层间电介质(331)；
所述的柵电介质(330)、浮置区(317)、掩埋氧化物(332)和第二导电型基区(313)均和第一导电型漂移区(314)临近。
2.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第二导电型集电区(316)具有从1×1018cm-3到1×1021cm-3的掺杂浓度。
3.根据权利要求1所述的IGBT结构，其特征在于，所述第二导电型集电区(316)具有在0.1μm与1μm之间的深度。
4.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第一导电型漂移区(314)具有从1×1012cm-3到1×1015cm-3的掺杂浓度。
5.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第一导电型漂移区(314)具有在30μm与400μm之间的长度。
6.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第二导电类型浮置区(317)的掺杂浓度至少比所述第一导电型漂移区(314)的掺杂浓度高10倍。
7.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述浮置区(317)具有在0.3μm与3μm之间的深度。
8.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第一导电型缓冲区(315)具有比所述第一导电型漂移区(314)的掺杂浓度相对更高的掺杂浓度以及比所述第一导电型漂移区(314)的长度更短的长度。
9.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述掩埋氧化物(332)具有在20nm与200nm之间的厚度。
10.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述掩埋氧化物(332)完全被所述的浮置区(317)、所述的第一导电型漂移区(314)、所述的第二导电型基区(313)、所述接触区(311)和所述发射区(312)所构成的半导体区域包围。
11.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述第二导电型基区(313)具有在5nm与20nm之间的厚度。
12.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述接触区(311)具有从1×1019cm-3到1×1021cm-3的掺杂浓度。
13.根据权利要求1所述的绝缘栅双极型晶体管结构，其特征在于，所述发射区(312)具有从1×1019cm-3到1×1021cm-3的掺杂浓度。
14.一种制造IGBT结构的方法，其特征在于，包括如下步骤：
从轻掺杂衬底晶圆开始，
在所述晶圆的表面上形成图案化氧化物层(333)，
将所述图案化氧化物层(333)用作硬掩膜来将氧离子注入到所述晶圆中，在高温下退火以形成掩埋氧化物(332)，
通过湿法蚀刻去除所述的硬掩膜氧化物(333)，
通过光刻法、注入和退火来形成所述第二导电型基区(313)和所述第二导电型浮置区(317)，
形成所述柵电介质(330)，
通过多晶硅淀积和图案化形成栅电极(320)，
通过光刻法、注入和退火形成接触区(311)，
通过光刻法、注入和退火形成发射区(312)，
淀积层间电介质(331)，
通过图案化所述层间电介质(331)形成接触孔(340)，
通过金属淀积和图案化形成发射极(321)，
减薄所述衬底晶圆以形成所述第一导电型漂移区(314)，
通过背面注入和退火形成第一导电型缓冲区(315)，
通过背面注入和退火形成第二导电型集电区(316)，
通过在背部金属淀积并通过合金来形成集电极(322)。
15.一种制造IGBT结构的方法，其特征在于，包括：
从轻掺杂衬底晶圆开始，
在所述晶圆的表面上形成图案化氧化物层(333)，
将所述图案化氧化物层(333)用作硬掩膜来将氧离子注入所述晶圆中，
在高温下退火以形成掩埋氧化物(332)，
通过湿法蚀刻去除所述硬掩膜氧化物(333)，
通过光刻法、注入和退火来形成所述第二导电型基区(313)和所述第二导电型浮置区(317)，
形成所述栅电介质(330)，
通过多晶硅淀积和图案化形成栅电极(320)，
通过光刻法、注入和退火形成接触区(311)，
通过光刻法、注入和退火形成发射区(312)，
淀积层间电介质(331)，
减薄所述衬底晶圆以形成所述第一导电型漂移区(314)，
通过背面注入和退火形成第一导电型缓冲区(315)，
通过背面注入和退火形成第二导电型集电区(316)，
通过图案化所述层间电介质(331)形成接触孔(340)，
通过金属淀积和图案化形成发射极(321)，
通过在背部金属淀积并通过合金来形成集电极(322)。
16.根据权利要求14或15所述的制造方法，其特征在于，其中，所述第二导电型基区(313)和所述第二导电型浮置区(317)被单次注入。
17.根据权利要求14或15所述的制造方法，其特征在于，其中，所述第二导电型基区(313)和所述第二导电型浮置区(317)被多次注入。
18.根据权利要求14和15所述的制造方法，其特征在于，其中，所述栅电介质(330)是通过氧化所述晶圆的表面形成的。
19.根据权利要求14和15所述的制造方法，其特征在于，其中，所述栅电介质(330)是通过氧化所述晶圆的表面并且然后淀积高介电常数电介质形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610493847.7A CN106098761B (zh) | 2016-06-29 | 2016-06-29 | 一种绝缘栅双极型晶体管结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610493847.7A CN106098761B (zh) | 2016-06-29 | 2016-06-29 | 一种绝缘栅双极型晶体管结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098761A true CN106098761A (zh) | 2016-11-09 |
| CN106098761B CN106098761B (zh) | 2019-06-07 |
Family
ID=57214565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610493847.7A Active CN106098761B (zh) | 2016-06-29 | 2016-06-29 | 一种绝缘栅双极型晶体管结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098761B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022522476A (ja) * | 2019-11-27 | 2022-04-19 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体スーパジャンクションパワーデバイス |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0869558A2 (en) * | 1997-03-31 | 1998-10-07 | Motorola, Inc. | Insulated gate bipolar transistor with reduced electric fields |
| CN101901830A (zh) * | 2009-11-09 | 2010-12-01 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 |
| CN102280475A (zh) * | 2011-08-08 | 2011-12-14 | 上海宏力半导体制造有限公司 | 绝缘栅双极晶体管 |
| US20140035035A1 (en) * | 2012-02-13 | 2014-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulated gate bipolar transistor structure having low substrate leakage |
| CN104737298A (zh) * | 2013-12-23 | 2015-06-24 | 梁嘉进 | 分裂栅功率半导体场效应晶体管 |
-
2016
- 2016-06-29 CN CN201610493847.7A patent/CN106098761B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0869558A2 (en) * | 1997-03-31 | 1998-10-07 | Motorola, Inc. | Insulated gate bipolar transistor with reduced electric fields |
| CN101901830A (zh) * | 2009-11-09 | 2010-12-01 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 |
| CN102280475A (zh) * | 2011-08-08 | 2011-12-14 | 上海宏力半导体制造有限公司 | 绝缘栅双极晶体管 |
| US20140035035A1 (en) * | 2012-02-13 | 2014-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulated gate bipolar transistor structure having low substrate leakage |
| CN104737298A (zh) * | 2013-12-23 | 2015-06-24 | 梁嘉进 | 分裂栅功率半导体场效应晶体管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022522476A (ja) * | 2019-11-27 | 2022-04-19 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体スーパジャンクションパワーデバイス |
| JP7177551B2 (ja) | 2019-11-27 | 2022-11-24 | 蘇州東微半導体股▲ふん▼有限公司 | 半導体スーパジャンクションパワーデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098761B (zh) | 2019-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN101707210B (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN112382655B (zh) | 一种宽禁带功率半导体器件及制备方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| US10692995B2 (en) | Insulated-gate bipolar transistor structure and method for manufacturing the same | |
| CN110504260A (zh) | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN101819993B (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| CN106098761A (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN104051524B (zh) | 半导体器件 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN106057906A (zh) | 一种具有p型埋层的积累型dmos | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN110504315A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN215644503U (zh) | 一种沟槽型器件 | |
| CN102842608B (zh) | 绝缘栅双极晶体管及制作方法 | |
| CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191204 Address after: Room 1606, digital building, No.16, Huizhan East Road, China Torch Development Zone, Zhongshan City, Guangdong Province Patentee after: HONSON TECHNOLOGIES LTD. Address before: Room 2166, 2/F, Innovation Technology Centre, Hong Kong Jockey Club, Tsingshuiwan University of Science and Technology, Hong Kong Patentee before: Huang Jiajie |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221128 Address after: Room 112-30, No.262, Binhai 4th Road, Hangzhou Bay New District, Ningbo, Zhejiang 315000 Patentee after: Ningbo Jisai Semiconductor Co.,Ltd. Address before: 528437 Room 1606, Digital Building, No. 16, Huizhan East Road, China Torch Development Zone, Zhongshan City, Guangdong Province Patentee before: HONSON TECHNOLOGIES LTD. |