CN106062949A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN106062949A
CN106062949A CN201580011314.4A CN201580011314A CN106062949A CN 106062949 A CN106062949 A CN 106062949A CN 201580011314 A CN201580011314 A CN 201580011314A CN 106062949 A CN106062949 A CN 106062949A
Authority
CN
China
Prior art keywords
top plate
plate portion
base plate
thickness
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580011314.4A
Other languages
English (en)
Other versions
CN106062949B (zh
Inventor
加藤辽
加藤辽一
山田教文
乡原广道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106062949A publication Critical patent/CN106062949A/zh
Application granted granted Critical
Publication of CN106062949B publication Critical patent/CN106062949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

具备：绝缘电路基板(13)，其在基板(4)的正面具备电路层(3)，在基板(4)的背面具备金属层(5)；半导体元件(1)，其与电路层(3)电连接；冷却器(11)，其具有：具备与金属层(5)接合的平面的顶板部(11a)、与顶板部(11a)对置配置的底板部(11c)、连接顶板部(11a)的周围与底板部(11c)的周围的侧壁部(11b)以及连接顶板部(11a)与底板部(11c)的散热片部(11d)，顶板部(11a)的厚度为0.5mm以上且2.0mm以下，并且顶板部(11a)和底板部(11c)的总计厚度为3mm以上且6mm以下；以及焊料层(6)，其在200℃以上且350℃以下的温度下熔融，使顶板部(11a)与金属层(5)接合。

Description

半导体模块
技术领域
本发明涉及用焊料接合了半导体单元与冷却器而得到的半导体模块。
背景技术
作为与半导体模块的冷却器的变形相关的文献，已知如下专利文献。
专利文献1公开了由顶板、底板以及形成在顶板与底板之间的制冷剂流通部构成的冷却器。在顶板的表面，通过铜焊接合有搭载了发热体的基板。在该冷却器中，顶板具有形成于接合有基板的接合表面的凹部，顶板与底板的厚度之比为1：3～1：10。
专利文献2公开了一种散热装置，具有：绝缘基板，其在表面配置了作为发热体的半导体芯片；以及散热器，其介由形成有应力吸收空间的应力缓和部件而被设置在绝缘基板的背面，并对半导体芯片的热进行散热。该散热装置通过利用铜焊分别使绝缘基板、应力缓和部件和散热器接合而构成。在该散热装置中，散热器具有：顶板，其与应力缓和部件接合；底板，其与顶板接合，并在与顶板之间形成冷却液的流路。在该散热装置中，顶板与底板的厚度之比在1：3～1：5的范围内。并且，散热器具有在冷却液的流路中以将顶板与底板连结的方式设置的散热片，散热片通过真空铜焊接合到顶板和底板，顶板的厚度为0.8mm。
专利文献3公开了通过组合多个铝材而在内部形成具备冷却水的水路的壳体的功率模块的冷却器。该冷却器以该壳体的顶板与底板的厚度的比率成为1：5～10的方式形成。在该顶板固定有用于固定功率模块的高纯度铝块，在该顶板的环绕该高纯度铝块的位置形成框状的突起或凹陷，该水路通过沿着与该功率模块的绝缘基板的长度方向正交的方向延伸的多条冷却散热片被分割成多个平行的流路。
专利文献4公开了通过接合材料将在半导体模块中露出的金属板与冷却装置接合而成的半导体装置。在该半导体装置中，在冷却装置的接合材料接合面，在相当于与金属板接合的部分的周围的接合周围区域形成有凹部。
现有技术文献
专利文献
专利文献1：日本特开2010-251443号公报
专利文献2：日本特开2010-171279号公报
专利文献3：日本特开2008-288495号公报
专利文献4：日本特开2012-142465号公报
发明内容
技术问题
专利文献1和专利文献2通过铜焊将基板接合于冷却器。由于铜焊在约600℃的条件下进行，所以与像本申请那样在作为比铜焊低的温度即约200℃～350℃的条件下使用熔融的焊料的情况相比，在接合后回到常温时的变形大。因此，专利文献1和专利文献2不适于利用焊料接合半导体单元与冷却器而成的半导体模块。
另外，专利文献3和专利文献4由于在顶板形成有框状的突起或凹陷，所以存在加工成本增加的问题。
为了解决上述课题中的至少1个，本发明的目的在于提供在半导体单元与冷却器的接合中使用了焊料的半导体模块中，降低了焊料的塑性变形幅度和冷却器的翘曲的半导体模块。
技术方案
为了解决上述课题，在本发明的半导体模块的一个方式中，可以具备绝缘电路基板。绝缘电路基板可以具有配置于基板的正面的电路层。绝缘电路基板可以具有配置于基板的背面的金属层。半导体模块可以具备半导体元件。半导体元件可以与电路层电连接。半导体模块可以具备冷却器。冷却器可以具备顶板部。顶板部可以具有与金属层接合的平面。冷却器可以具备底板部。底板部可以以与顶板部对置的方式配置。冷却器可以具备侧壁部。侧壁部可以将顶板部的周围与底板部的周围连接。冷却器可以具备散热片部。散热片部可以将顶板部与底板部连接。顶板部的厚度可以为0.5mm以上且2.0mm以下。顶板部和底板部的总计厚度可以为3mm以上且6mm以下。半导体模块可以具备焊料层。焊料层可以在200℃以上且350℃以下的温度下熔融。焊料层可以接合顶板部与金属层。
如果顶板部的厚度小于0.5mm，则在模块制造时存在顶板部容易变形，或损坏的问题。另外，如果顶板部的厚度超过2.0mm，则存在焊料的塑性变形幅度增加的问题。
另外，如果顶板部和上述底板部的总计厚度小于3mm，则冷却器的翘曲量增加，如果超过6mm，则存在制造成本增加的问题。
另外，如果在焊料层中使用的焊料的熔点小于200℃，则焊料难以熔融，如果超过350℃，则制造时的炉内温度高，因此制造成本增加。
由于焊料层在200℃以上且350℃以下的温度下熔融，接合顶板部与金属层，所以与通过铜焊将顶板部与金属层接合的情况相比，在接合后回到常温时的变形小。因此，即便使顶板部和底板部的总计厚度变薄，也能够降低冷却器的翘曲量。因此，根据该构成，在顶板部与金属层的接合中使用了焊料层的半导体模块中，能够降低焊料的塑性变形幅度和冷却器的翘曲。如果使顶板部变薄，则顶板部的传热阻力减小，因此能够提高半导体单元的冷却性能。如果使底板部变薄，则能够降低冷却器的重量。
在上述半导体模块中，更加优选顶板部和底板部的总计厚度为3mm以上且4mm以下。如果将顶板部和底板部的总计厚度的上限设为4mm以下，则能够降低冷却器的重量。
在上述半导体模块中，更加优选底板部比顶板部厚。具体而言，将底板部的厚度设为顶板部的厚度的1倍以上且5倍以下。更优选该底板部的厚度为顶板部的厚度的2倍以上且小于3倍。
根据该构成，由于使顶板部比底板部薄，所以容易将在半导体元件产生的热热传导到冷却器的顶板部，能够提高从半导体元件介由顶板部传热到制冷剂的效率。
在上述半导体模块中，上述冷却器的材质为铝或铝合金。这些的上述半导体模块的冷却器能够适用至少2个种类的结构的变更。第一冷却器的特征在于通过挤出成型将上述顶板部、上述底板部、上述侧壁部和上述散热片部一体成型。
根据该构成，由于将第一冷却器一体成型，所以能够降低组装成本。
第二冷却器的特征在于，通过接合部件使上述底板部与上述侧壁部成为一体的复合部件、上述顶板部和上述散热片部一体地接合。
根据第二冷却器，与进行挤出形成的第一冷却器相比，能够降低部件的制造成本。
发明效果
根据本发明，能够提供在半导体单元与冷却器的接合中使用了焊料的半导体模块中，降低了焊料的塑性变形幅度和冷却器的翘曲的半导体模块。
附图说明
图1是本发明的第一实施方式的半导体模块的截面图。
图2是表示本发明的第一实施例的半导体模块的实施例1～实施例10、比较例1～比较例3的模拟结果的一览的图。
图3是根据图2的结果，示出了顶板部的厚度与焊料的塑性变形幅度(％)之间的关系的图。
图4是根据图2的结果，示出了顶板部和底板部的总计厚度与冷却器的翘曲量(mm)之间的关系的图。
图5是本发明的第二实施方式的半导体模块的截面图。
图6是表示焊料的塑性变形幅度相对于底板部的厚度(B)与顶板部的厚度(A)之比(B/A比)的图。
图7是表示图2中示出的条件的分布的图。
符号说明
1：半导体元件
2：焊料层
3：电路层
4：绝缘基板
5：金属层
6：焊料层
7：第一冷却器
7a：顶板部
7b：散热片部
7c：底板部
8：空腔
9：顶板部
10：套箱
10a：侧壁部
10b：底板部
11：散热片部
12：第二冷却器
13：接合部件
100：半导体模块
200：半导体模块
具体实施方式
以下，参照附图说明本发明的半导体模块的实施方式。对相同的构成要素标注相同的符号，并省略重复的说明。应予说明，本发明不限于下述的实施方式，可以在不改变其主旨的范围内进行适当变形而实施。
图1是本发明的第一实施方式的半导体模块的截面图。本发明的第一实施方式的半导体模块100具备半导体元件1、焊料层2、电路层3、绝缘基板4、金属层5、焊料层6、第一冷却器7。第一冷却器7的顶板部7a、多个散热片部7b、底板部7c一体形成。
顶板部7a可以具有同样的厚度。底板部7c以与顶板部7a对置的方式配置。在顶板部7a和底板部7c，相向的面的形状可以相同。底板部7c也可以具有同样的厚度。
多个散热片部7b被设置于顶板部7a和底板部7c之间，并将顶板部7a和底板部7c连接。多个散热片部7b之中，形成于最外侧的散热片部7b作为侧壁部发挥作用。形成于最外侧的散热片部7b将顶板部7a的周围与底板部7c的周围连接。多个散热片部7b可以以恒定的间隔配置。
在邻接的左右的散热片部7b之间形成有被顶板部7a、左右的散热片部7b和底板部7c包围的空腔8，并通流有制冷剂。第一冷却器7的材料为铝。在下述实施例1～实施例10、比较例1～比较例3中，将图1的结构的半导体模块用于模拟。将第一冷却器7的材质作为铝而计算。
(实施例1)
将顶板部的厚度A设为0.5mm，将底板部的厚度B设为2.5mm来实施了模拟。A与B的总计厚度为3mm，B/A比为5。计算的结果是焊料的塑性变形幅度为1.16％，冷却器的翘曲量为0.99mm。
(实施例2)
将顶板部的厚度A设为1mm，将底板部的厚度B设为2mm来实施了模拟。A与B的总计厚度为3mm，B/A比为2。计算的结果是焊料的塑性变形幅度为1.25％，冷却器的翘曲量为0.99mm。
(实施例3)
将顶板部的厚度A设为1.5mm，将底板部的厚度B设为1.5mm来实施了模拟。A与B的总计厚度为3mm，B/A比为1。计算的结果是焊料的塑性变形幅度为1.27％，冷却器的翘曲量为0.99mm。
(实施例4)
将顶板部的厚度A设为1mm，将底板部的厚度B设为3mm来实施了模拟。A与B的总计厚度为4mm，B/A比为3。计算的结果是焊料的塑性变形幅度为1.26％，冷却器的翘曲量为0.88mm。
(实施例5)
将顶板部的厚度A设为1.33mm，将底板部的厚度B设为2.67mm来实施了模拟。A与B的总计厚度为4mm，B/A比为2。计算的结果是焊料的塑性变形幅度为1.27％，冷却器的翘曲量为0.87mm。
(实施例6)
将顶板部的厚度A设为2mm，将底板部的厚度B设为2mm来实施了模拟。A与B的总计厚度为4mm，B/A比为1。计算的结果是焊料的塑性变形幅度为1.44％，冷却器的翘曲量为0.85mm。
(实施例7)
将顶板部的厚度A设为0.5mm，将底板部的厚度B设为5.5mm来实施了模拟。A与B的总计厚度为6mm，B/A比为11。计算的结果是焊料的塑性变形幅度为1.2％，冷却器的翘曲量为0.77mm。
(实施例8)
将顶板部的厚度A设为1mm，将底板部的厚度B设为5mm来实施了模拟。A与B的总计厚度为6mm，B/A比为5。计算的结果是焊料的塑性变形幅度为1.27％，冷却器的翘曲量为0.70mm。
(实施例9)
将顶板部的厚度A设为1.5mm，将底板部的厚度B设为4.5mm来实施了模拟。A与B的总计厚度为6mm，B/A比为3。计算的结果是焊料的塑性变形幅度为1.29％，冷却器的翘曲量为0.71mm。
(实施例10)
将顶板部的厚度A设为2mm，将底板部的厚度B设为4mm来实施了模拟。A与B的总计厚度为6mm，B/A比为2。计算的结果是焊料的塑性变形幅度为1.4％，冷却器的翘曲量为0.70mm。
(比较例1)
将顶板部的厚度A设为1mm，将底板部的厚度B设为1mm来实施了模拟。A与B的总计厚度为2mm，B/A比为1。计算的结果是焊料的塑性变形幅度为1.24％，冷却器的翘曲量为1.13mm。
(比较例2)
将顶板部的厚度A设为3mm，将底板部的厚度B设为3mm来实施了模拟。A与B的总计厚度为6mm，B/A比为1。计算的结果是焊料的塑性变形幅度为1.54％，冷却器的翘曲量为0.63mm。
(比较例3)
将顶板部的厚度A设为4mm，将底板部的厚度B设为4mm来实施了模拟。A与B的总计厚度为8mm，B/A比为1。计算的结果是焊料的塑性变形幅度为1.65％，冷却器的翘曲量为0.48mm。
(模拟结果的解析)
将模拟结果示于图2。将表示图2的条件的分布的图示于图7。图3和图4以图表的形式表示图2的结果。图6是表示焊料的塑性变形幅度相对于底板部的厚度(B)与顶板部的厚度(A)之比(B/A比)的图表。
如图3所示，顶板部的厚度与焊料的塑性变形幅度具有相关关系。图3表示顶板部的厚度越薄，焊料的塑性变形幅度变得越小。
如图4所示，顶板部和底板部的总计厚度与冷却器的翘曲量具有相关关系。图4表示顶板部和底板部的总计厚度越大，冷却器的翘曲量越降低。
如图6所示，无论顶板部和底板部的总计厚度如何，底板部的厚度(B)与顶板部的厚度(A)之比(B/A比)变得越大于1，焊料的塑性变形幅度越降低。优选底板部的厚度为顶板部的厚度的1倍以上且5倍以下，更优选为2倍以上且小于3倍。这是因为如果该比小于2倍，则有焊料的塑性变形幅度的值依旧高的趋势，如果该比在3倍以上或超过5倍，则使焊料的塑性变形幅度降低的效果减小。
对于顶板部的厚度为1mm且顶板部和底板部的总计厚度为2mm的比较例1，在图3中，在将焊料的塑性变形幅度的允许上限设为1.5％的情况下，在允许范围内。但是，对于该比较例1，在图4中，在将冷却器的翘曲量的允许上限设为1mm的情况下，翘曲量比该允许上限大，因此存在问题。
如比较例2、比较例3，如果将B/A比设为1而增加顶板部和底板部的总计厚度，则翘曲量变得在允许范围内，但塑性变形幅度超过允许上限，因此存在问题。
因此，为了使焊料的塑性变形幅度和冷却器的翘曲量分别在允许范围内，需要将顶板部的厚度设为2mm以下，将顶板部和底板部的总计厚度设为3mm以上。为了进一步减小塑性变形幅度，优选顶板更薄，但如果小于0.5mm，则发生制造上的困难，因此下限优选0.5mm以上。为了进一步减小翘曲量，顶板部和底板部的总计厚度越厚越好，但另一方面，该厚度越厚，制造成本越增加，因此最优选在翘曲量的允许范围内使顶板部和底板部的总计厚度变薄。
本发明是限于具备焊料层的半导体模块的发明，所述焊料层在200℃以上且350℃以下的温度下熔融而使顶板部与金属层接合。作为金属层，已知使用在比该温度高的温度下熔融的钎料的事例，但如果使半导体模块暴露在更高温度中，则存在塑性变形幅度和冷却器的翘曲量增加的问题。
因此，优选本发明的半导体模块具备：顶板部的厚度为0.5mm以上且2.0mm以下并且顶板部与底板部的总计厚度为3mm以上且6mm以下的冷却器、以及在200℃以上且350℃以下的温度下熔融而使顶板部与金属层接合的焊料层。
图5是本发明的第二实施方式的半导体模块的截面图。本发明的第二实施方式的半导体模块200具备半导体元件1、焊料层2、电路层3、绝缘基板4、金属层5、焊料层6、空腔8、顶板部9、套箱10、散热片部11、接合部件13。套箱10至少由侧壁部10a和底板部10b构成。如图5所示，作为图1的结构的冷却器7的代替，可以使用通过接合部件13将被分离为冷却器11的顶板部9、套箱10和散热片部11的部件接合而成的第二冷却器12。接合部件13配置在散热片部11的上端与顶板部9之间、散热片部11的下端与套箱的底板部10b之间、顶板部9与套箱的侧壁部10a的上端之间。接合部件13只要在与熔融的焊料层6的熔融温度相同的温度下变为熔融状态就没有特别限定，例如可以使用与焊料层6相同组成的接合部件13。即使是半导体模块200的结构，也与图1的半导体模块100同样，顶板部的厚度与焊料的塑性变形幅度之间的关系、顶板部和底板部的总计厚度与冷却器的翘曲量之间的关系存在相同的趋势。
根据上述的结果，通过适当地选择顶板部的厚度以及顶板部和底板部的总计厚度，能够提供降低了焊料的塑性变形幅度和冷却器的翘曲的半导体模块。
权利要求书(按照条约第19条的修改)
1.一种半导体模块，其特征在于，具备：
绝缘电路基板，其具备基板、配置于所述基板的正面的电路层以及配置于所述基板的背面的金属层；
半导体元件，其与所述电路层电连接；
冷却器，其具备：具有与所述金属层接合的平面且厚度一样的顶板部、与所述顶板部对置配置的底板部、连接所述顶板部的周围与所述底板部的周围的侧壁部、以及连接所述顶板部与所述底板部的散热片部，所述顶板部的厚度为0.5mm以上且2.0mm以下，并且所述顶板部和所述底板部的总计厚度为3mm以上6mm以下；以及
焊料层，其设置于所述金属层的整个背面与所述顶板部之间，并且在200℃以上且350℃以下的温度下熔融，使所述顶板部与所述金属层接合。
2.根据权利要求1所述的半导体模块，其特征在于，
所述顶板部和所述底板部的总计厚度为3mm以上且4mm以下。
3.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部比所述顶板部厚。
4.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部的厚度为所述顶板部的厚度的1倍以上且5倍以下。
5.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部的厚度为所述顶板部的厚度的2倍以上且小于3倍。
6.根据权利要求1或2所述的半导体模块，其特征在于，
所述侧壁部是与所述底板部成一体的部件，
所述半导体模块具备接合部件，所述接合部件分别将所述顶板部与所述侧壁部连接、将所述顶板部与所述散热片部连接、以及将所述底板部与所述散热片部连接，并且在与所述焊料层的熔融温度相同的温度下变为熔融状态。
7.根据权利要求1或2所述的半导体模块，其特征在于，
所述顶板部和所述底板部的材质为铝或铝合金。
8.根据权利要求7所述的半导体模块，其特征在于，
所述冷却器的所述顶板部、所述底板部、所述侧壁部和所述散热片部一体成型。
9.根据权利要求7所述的半导体模块，其特征在于，
通过接合部件使所述冷却器的复合部件、所述顶板部和所述散热片部一体地接合，所述复合部件是所述底板部与所述侧壁部一体而成。

Claims (9)

1.一种半导体模块，其特征在于，具备：
绝缘电路基板，其具有基板、配置于所述基板的正面的电路层和配置于所述基板的背面的金属层；
半导体元件，其与所述电路层电连接；
冷却器，其具备：具有与所述金属层接合的平面的顶板部、与所述顶板部对置配置的底板部、连接所述顶板部的周围与所述底板部的周围的侧壁部、以及连接所述顶板部与所述底板部的散热片部，所述顶板部的厚度为0.5mm以上且2.0mm以下，并且所述顶板部和所述底板部的总计厚度为3mm以上且6mm以下；以及
焊料层，其在200℃以上且350℃以下的温度下熔融，使所述顶板部与所述金属层接合。
2.根据权利要求1所述的半导体模块，其特征在于，
所述顶板部和所述底板部的总计厚度为3mm以上且4mm以下。
3.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部比所述顶板部厚。
4.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部的厚度为所述顶板部的厚度的1倍以上且5倍以下。
5.根据权利要求1或2所述的半导体模块，其特征在于，
所述底板部的厚度为所述顶板部的厚度的2倍以上且小于3倍。
6.根据权利要求1或2所述的半导体模块，其特征在于，
所述侧壁部是与所述底板部成一体的部件，
所述半导体模块具备接合部件，所述接合部件分别将所述顶板部与所述侧壁部连接、将所述顶板部与所述散热片部连接、以及将所述底板部与所述散热片部连接，并且在与所述焊料层的熔融温度相同的温度下变为熔融状态。
7.根据权利要求1或2所述的半导体模块，其特征在于，
所述顶板部和所述底板部的材质为铝或铝合金。
8.根据权利要求7所述的半导体模块，其特征在于，
所述冷却器的所述顶板部、所述底板部、所述侧壁部和所述散热片部一体成型。
9.根据权利要求7所述的半导体模块，其特征在于，
通过接合部件使所述冷却器的复合部件、所述顶板部和所述散热片部一体地接合，所述复合部件是所述底板部与所述侧壁部一体而成。
CN201580011314.4A 2014-09-17 2015-07-14 半导体模块 Active CN106062949B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-189208 2014-09-17
JP2014189208 2014-09-17
PCT/JP2015/070198 WO2016042903A1 (ja) 2014-09-17 2015-07-14 半導体モジュール

Publications (2)

Publication Number Publication Date
CN106062949A true CN106062949A (zh) 2016-10-26
CN106062949B CN106062949B (zh) 2018-11-30

Family

ID=55532948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011314.4A Active CN106062949B (zh) 2014-09-17 2015-07-14 半导体模块

Country Status (4)

Country Link
US (1) US9871006B2 (zh)
JP (1) JP6344477B2 (zh)
CN (1) CN106062949B (zh)
WO (1) WO2016042903A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110475729B (zh) 2017-03-29 2022-08-23 大日本印刷株式会社 容器和容器的制造方法
CN114365282A (zh) * 2020-03-18 2022-04-15 富士电机株式会社 半导体模块
JP7487533B2 (ja) 2020-04-02 2024-05-21 富士電機株式会社 半導体モジュールおよび車両
DE102022204169A1 (de) 2022-04-28 2023-11-02 Robert Bosch Gesellschaft mit beschränkter Haftung Elektronische Baugruppe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135477A (ja) * 2007-11-02 2009-06-18 Calsonic Kansei Corp 熱交換器
CN101789404A (zh) * 2009-01-23 2010-07-28 丰田自动车株式会社 散热器
CN102751201A (zh) * 2011-04-20 2012-10-24 三菱综合材料株式会社 功率模块用基板的制造方法及功率模块用基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697475B2 (ja) 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
US20090114373A1 (en) 2007-11-02 2009-05-07 Calsonic Kansei Corporation Heat exchanger
JP5120284B2 (ja) * 2009-02-04 2013-01-16 株式会社豊田自動織機 半導体装置
JP2010251443A (ja) * 2009-04-14 2010-11-04 Toyota Motor Corp 冷却器
JP5593936B2 (ja) * 2010-08-04 2014-09-24 三菱マテリアル株式会社 パワーモジュール用基板の製造装置および製造方法
JP5383717B2 (ja) 2011-01-04 2014-01-08 三菱電機株式会社 半導体装置
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
US20140263558A1 (en) * 2013-03-15 2014-09-18 Cardica, Inc. Extended curved tip for surgical apparatus
TWI637466B (zh) * 2013-08-26 2018-10-01 三菱綜合材料股份有限公司 接合體及功率模組用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135477A (ja) * 2007-11-02 2009-06-18 Calsonic Kansei Corp 熱交換器
CN101789404A (zh) * 2009-01-23 2010-07-28 丰田自动车株式会社 散热器
CN102751201A (zh) * 2011-04-20 2012-10-24 三菱综合材料株式会社 功率模块用基板的制造方法及功率模块用基板

Also Published As

Publication number Publication date
US20160358864A1 (en) 2016-12-08
US9871006B2 (en) 2018-01-16
JP6344477B2 (ja) 2018-06-20
CN106062949B (zh) 2018-11-30
WO2016042903A1 (ja) 2016-03-24
JPWO2016042903A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
US9837363B2 (en) Power-module substrate unit and power module
KR101188150B1 (ko) 냉각 장치
CN105280582B (zh) 半导体装置
EP3166140B1 (en) Substrate unit for power modules, and power module
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
CN105531817B (zh) 半导体模块单元以及半导体模块
JP2007335663A (ja) 半導体モジュール
CN101897022A (zh) 半导体模块
CN106062949A (zh) 半导体模块
CN107112300A (zh) 冷却组件
US10109555B2 (en) Silicon nitride circuit board and electronic component module using the same
JP6435711B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
KR20100065813A (ko) 결합형 히트싱크
JP2008124187A (ja) パワーモジュール用ベース
JP2008124187A6 (ja) パワーモジュール用ベース
CN106415827A (zh) 冷却器一体型半导体模块
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP2008135595A (ja) パワーモジュール
US20100251536A1 (en) Heat-dissipating structure on case of industrial computer and manufacturing method thereof
JP3180489U (ja) 可塑化セラミック製熱放散モジュール
CN220753409U (zh) 智能功率模块
US20210195779A1 (en) Module with power device
WO2014045711A1 (ja) 半導体モジュール
JP4494662B2 (ja) 脚付きヒートシンクおよびその製造方法
CN106449567A (zh) 一种冷却器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant