CN106033769A - 纳米线结构及其制作方法 - Google Patents

纳米线结构及其制作方法 Download PDF

Info

Publication number
CN106033769A
CN106033769A CN201510107611.0A CN201510107611A CN106033769A CN 106033769 A CN106033769 A CN 106033769A CN 201510107611 A CN201510107611 A CN 201510107611A CN 106033769 A CN106033769 A CN 106033769A
Authority
CN
China
Prior art keywords
fin
nano wire
nano
district
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510107611.0A
Other languages
English (en)
Other versions
CN106033769B (zh
Inventor
施学浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201510107611.0A priority Critical patent/CN106033769B/zh
Priority to US14/689,042 priority patent/US9653546B2/en
Publication of CN106033769A publication Critical patent/CN106033769A/zh
Application granted granted Critical
Publication of CN106033769B publication Critical patent/CN106033769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种纳米线结构及其制作方法，其制作方法包括下列步骤。在基底上形成鳍片与浅沟隔离。鳍片的上部暴露于浅沟隔离之外。在被暴露出的鳍片上形成第一图案化介电层，并对浅沟隔离进行凹入蚀刻制作工艺，以暴露出鳍片的下部。在第二区形成第二图案化介电层，以覆盖第一图案化介电层以及第二区中被暴露出的鳍片。移除被暴露出的鳍片的下部，以于第一区形成上鳍片与下鳍片。再对浅沟隔离进行另一凹入蚀刻制作工艺，以暴露出部分的下鳍片以及位于第二区的部分的鳍片。移除第一区的第一图案化介电层，并将上鳍片转变成第一纳米线。

Description

纳米线结构及其制作方法
技术领域
本发明涉及一种纳米线结构以及其制作方法，尤指一种利用部分的鳍片转变成纳米线的纳米线结构以及其制作方法。
背景技术
当元件发展至65纳米技术世代后，使用传统平面式(planar)的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管制作工艺难以持续微缩，因此，现有技术提出以立体或非平面(non-planar)多栅极晶体管元件来取代平面式晶体管元件的解决途径。举例来说，双栅极(dual-gate)鳍式场效晶体管(Fin Field effect transistor，以下简称为FinFET)元件、三栅极(tri-gate)FinFET元件、以及Ω(omega)式FinFET元件等都已被提出。现在，则更发展出利用纳米线作为通道的全栅极(gate-all-around，GAA)晶体管元件，作为继续提升元件积成度与元件效能的方案。此外，业界也提出使用含有锗成分的纳米线来更进一步提升纳米线晶体管的迁移率(mobility)，用于符合更高规格的逻辑、存储器等元件的需求。
发明内容
本发明的目的在于提供一种纳米线结构及其制作方法，利用形成图案化介电层以及对浅沟隔离进行凹入蚀刻等方式将部分的鳍片转变为纳米线。
根据本发明的一实施例，本发明提供一种纳米线结构的制作方法，包括下列步骤。首先，在一基底上形成一鳍片以及一浅沟隔离。浅沟隔离围绕鳍片，鳍片的上部暴露于浅沟隔离之外，鳍片包括一第一区以及两个第二区，且第一区位于两个第二区之间。然后，在被暴露出的鳍片上形成一第一图案化介电层，并对浅沟隔离进行一凹入蚀刻(recessing)制作工艺，用以暴露出鳍片的一下部。在鳍片的第二区形成一第二图案化介电层，用以覆盖第一图案化介电层以及被暴露出的鳍片。然后，移除被暴露出的鳍片的下部，用以于第一区中形成一上鳍片以及一下鳍片。一间隔于一垂直投影方向上形成于上鳍片与下鳍片之间。之后，再对浅沟隔离进行另一凹入蚀刻制作工艺，用以暴露出部分的下鳍片以及位于第二区的部分的鳍片。接着，移除第一区的第一图案化介电层，并将上鳍片转变成一第一纳米线。
根据本发明的一实施例，本发明还提供了一种纳米线结构，包括一第一纳米线以及一第二纳米线。第一纳米线设置于一基底上，第二纳米线于一垂直投影方向上设置于第一纳米线与基底之间。第一纳米线与第二纳米线互相平行，且第一纳米线的宽度与第二纳米线的宽度不同。
根据本发明的另一实施例，本发明还提供了一种纳米线结构，包括一纳米线以及一鳍状结构。纳米线设置于一基底上，鳍状结构于一垂直投影方向上设置于纳米线与基底之间。纳米线与鳍状结构互相平行。
通过本发明所提供的纳米线结构的制作方法，可使纳米线结构具有于垂直方向排列的多个纳米线或纳米线与鳍状结构，由此达到提升相关的元件积成度与元件效能等目的。
附图说明
图1至图20为本发明第一实施例的纳米线结构的制作方法示意图；
图21至图25为本发明第二实施例的纳米线结构的制作方法示意图。
主要元件符号说明
10 基底
20 鳍片
20A 上鳍片
20B 下鳍片
20L 下部
20U 上部
30 浅沟隔离
31 第一图案化介电层
32 第二图案化介电层
33 第三图案化介电层
34 第一氧化层
35 第二氧化层
40 外延层
50 柱状结构
50L 柱状结构的下部
50U 柱状结构的上部
60 纳米线
61 第一纳米线
62 第二纳米线
63 鳍状结构
71 栅极介电层
72 功函数层
73 栅极电极
74 间隙壁
81 金属硅化物层
82 导电插塞
101 纳米线结构
102 纳米线结构
200 纳米线晶体管
D1 第一方向
D2 第二方向
D3 垂直投影方向
G 间隔
R1 第一区
R2 第二区
W1 第一宽度
W2 第二宽度
W3 第三宽度
具体实施方式
请参阅图1至图20。图1至图20所绘示为本发明第一实施例的纳米线结构的制作方法示意图。其中图1、图3、图4、图5、图8、图10、图13、图15以及图18为立体示意图，图7为沿图6中A-A’剖线所绘示的剖视图，图12为沿图11中B-B’剖线所绘示的剖视图，图17为沿图16中C-C’剖线所绘示的剖视图，而图1、图5、图8、图10、图13、图15以及图18为分别对应图2、图6、图9、图11、图14、图16以及图19中的部分区域立体示意图。举例来说，图1可被视为图2的左半部或右半部且省略基底的立体示意图，而其他立体示意图与其对应的图式关系也相同。本实施例提供一种纳米线结构的制作方法，包括下列步骤。首先，在半导体基底上形成多个鳍片与隔离结构，且为方便说明起见，如图1与图2所示，在一基底10上形成至少一鳍片20以及一浅沟隔离30。鳍片20沿一第一方向D1延伸，且鳍片20包括一第一区R1以及两个第二区R2，且第一区R1于第一方向D1上位于两个第二区R2之间。另一方面，也可视为基底10具有一个第一区R1以及两个第二区R2，鳍片20于第一方向D1上的两端分别位于两个第二区R2中，而鳍片20的两端之间的区域位于第一区R1中。浅沟隔离30围绕鳍片20，且浅沟隔离30于一与第一方向D1正交的第二方向D2上位于鳍片20的两侧。第一区R1可被视为对应后续要形成栅极电极的区域，而第二区R2可被视为后续要当作源极/漏极的区域，但并不以此为限。
本实施例的基底10可包括硅基底(silicon substrate)、外延硅基底(epitaxialsilicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator,SOI)基底等，但并不以此为限。鳍片20则优选为硅鳍片，可通过对基底10进行黄光蚀刻制作工艺例如通过间隙壁影像转移(sidewall image transfer,SIT)所形成，但并不以此为限。浅沟隔离30的材料可包括氧化硅或其他适合的绝缘材料，而浅沟隔离30可在形成鳍片20之后先形成一绝缘材料以覆盖鳍片20，接着再通过例如一化学机械研磨(chemical mechanical polish,CMP)制作工艺将过多的绝缘材料移除并使浅沟隔离30于一垂直投影方向D3的高度与鳍片20的高度大体上相等，但并不以此为限。
接着，如图3所示，可对浅沟隔离30进行一凹入蚀刻(recessing)制作工艺，用以降低浅沟隔离30于垂直投影方向D3上的高度并使鳍片20的上部20U暴露于浅沟隔离30之外。然后，利用沉积、光刻、蚀刻等制作工艺，在被暴露出的鳍片20上形成一第一图案化介电层31，第一图案化介电层31可包括氮化硅、氮氧化硅或其他适合的介电材料，且第一图案化介电层31形成于第一区R1以及第二区R2的鳍片20上。此外，在本发明的其他实施例中，也可视需要利用对暴露出的鳍片20进行氮化或氧化方式形成自对准的第一图案化介电层31，或者也可通过用于形成鳍片20的硬掩模层(未图示)以及于鳍片20两侧形成间隙壁(未图示)来当作上述的第一图案化介电层31。
然后，如图4所示，对浅沟隔离30再进行一凹入蚀刻制作工艺，用以暴露出鳍片20的一下部20L。鳍片20的上部20U与鳍片20的下部20L相连，鳍片20的上部20U被第一图案化介电层31覆盖，而鳍片20的下部20L于第二方向D2上至少部分未被第一图案化介电层31以及浅沟隔离30所覆盖。
接着，如图5至图7所示，利用沉积、光刻、蚀刻等制作工艺，在鳍片20两端的第二区R2分别形成一第二图案化介电层32，亦即，此二第二图案化介电层32于各第二区R2会分别覆盖第一图案化介电层31以及被第一图案化介电层31与浅沟隔离30暴露出的鳍片20。在第二图案化介电层32形成之后，移除被暴露出的鳍片20的下部20L，用以于第一区R1中形成一上鳍片20A以及一下鳍片20B。上述的移除被暴露出的鳍片20的方式可包括湿式蚀刻制作工艺，但并不以此为限。换句话说，第一图案化介电层31可当作形成上鳍片20A的掩模，而第二图案化介电层32则可当作避免第二区R2的鳍片20被蚀刻断开的掩模，由此使第二区R2的鳍片20可被保留下来以形成用以支撑的柱状结构，但并不以此为限。
一间隔G于垂直投影方向D3上形成于上鳍片20A与下鳍片20B之间，也就是说上鳍片20A于第一区R1悬空设置于下鳍片20B的上方。上鳍片20A与上鳍片20B于第一区R1中被间隔G所隔离，且上鳍片20A与下鳍片20B于两第二区R2中仍通过鳍片20未被蚀刻的区域相连。第二图案化介电层32可包括氮化硅、氮氧化硅或其他适合的介电材料，且通过控制第二图案化介电层32于第二区R2的覆盖区域状况，可使形成的上鳍片20A与下鳍片20B也部分延伸至第二区R2中，但并不以此为限。
如图8与图9所示，在上鳍片20A与下鳍片20B形成之后，可再对浅沟隔离30进行另一凹入蚀刻制作工艺，用以更进一步降低浅沟隔离30于垂直投影方向D3上的高度并暴露出部分的下鳍片20B以及位于第二区R2的部分的鳍片20。下鳍片20B于第二方向D2上的两侧至少部分未被浅沟隔离30覆盖而暴露出来。接着，再次利用沉积、光刻、蚀刻等制作工艺，在各第二区R2分别形成一第三图案化介电层33，用以覆盖第二图案化介电层32以及被暴露出的鳍片20。第三图案化介电层33可包括氮化硅、氮氧化硅或其他适合的介电材料。
之后，如图10至图12所示，移除第一区R1的第一图案化介电层31，或者也可说是将未被第二图案化介电层32或/及第三图案化介电层33覆盖的第一图案化介电层31移除，用于使上鳍片20A暴露出来。然后，在上鳍片20A以及下鳍片20B上分别形成一外延层40。本实施例的外延层40的材料可相同或不同于鳍片20的材料，且可依其所制备晶体管的电性需求而筛选合适的材料，例如可包括一锗外延层或一硅锗外延层等，但并不以此为限。外延层40可通过外延成长的方式形成于被暴露出的上鳍片20A与下鳍片20B的表面上，因此被第一图案化介电层31、第二图案化介电层32以及第三图案化介电层33覆盖的鳍片20的区域并不会形成外延层40。通过上述方式，可使得上鳍片20A于第二方向D2上的两侧以及于垂直投影方向D3的上表面与下表面均可形成外延层40，而下鳍片20B由于仍有部分区域被浅沟隔离30所覆盖围绕，故下鳍片20B仅有上表面以及第二方向D2上的两侧可形成外延层40。
接着，如图13与图14所示，本实施例的制作方法可选择性地于外延层40形成之后，再对浅沟隔离30进行又一凹入蚀刻制作工艺，用以再次降低浅沟隔离30于垂直投影方向D3上的高度并暴露出至少部分的未被外延层40覆盖的下鳍片20B。在本实施例中，第三图案化介电层33优选于鳍片20沿第二方向D2上的两侧延伸且覆盖浅沟隔离30的表面，由此保护位于第二区R2的部分鳍片20可不因再次对浅沟隔离30进行凹入蚀刻制作工艺时被暴露出来，但并不以此为限。
然后，如图15至图17所示，进行一氧化制作工艺，用以将被外延层覆盖的上鳍片转变为被一第一氧化层34围绕的一第一纳米线61，将被外延层覆盖的下鳍片转变为被第一氧化层34围绕的一第二纳米线62，并于第二区R2将被第一图案化介电层、第二图案化介电层以及第三图案化介电层覆盖的鳍片20转变为两个被一第二氧化层35覆盖的柱状结构50分别位于两个第二区R2中。换句话说，第二纳米线62于垂直投影方向D3上形成于第一纳米线61与基底10之间，且上述图13与图14中对浅沟隔离30所进行的凹入蚀刻制作工艺于外延层形成之后以及于氧化制作工艺之前进行。在本实施例的氧化制作工艺中，上鳍片与下鳍片或/及外延层中的硅由于会较优先被氧化而向外扩散，故可使得外延层中的锗向中心扩散且集中而形成锗纳米线，而包覆锗纳米线的第一氧化层34则为氧化硅层。也就是说，第一纳米线61与第二纳米线62优选分别为一锗纳米线，但本发明并不以此为限。在本发明的其他优选实施例中也可视需要使用其他材料的外延层来形成不同成分的纳米线。
值得说明的是，由于在进行氧化制作工艺之前，上鳍片四面被外延层包覆而下鳍片仅有三面被外延层包覆，因此会造成第二纳米线62的宽度小于第一纳米线61的宽度。举例来说，第一纳米线61于第二方向D2上具有一第一宽度W1，第二纳米线62于第二方向D2上具有一第二宽度W2，而第二宽度W2小于第一宽度W1，但并不以此为限。在本发明的其他实施例中也可通过原本即具有上细下宽形状的鳍片20或其他制作工艺方式来形成比第一纳米线61更宽的第二纳米线62。此外，第一纳米线61以及第二纳米线62于第一区R1中互相上下分离，且第一纳米线61以及第二纳米线62与第二区R2中的柱状结构50连接。此外，由于柱状结构50并非以外延层经由氧化制作工艺所形成，故柱状结构50的材料组成仍主要以硅为主，而自柱状结构50与第一纳米线61以及第二纳米线62连接处朝第一纳米线61以及第二纳米线62的中心处的锗成分比呈现一逐渐增加的分布状态，但并不以此为限。
之后，如图18与图19所示，将于上述的氧化制作工艺中所形成的第一氧化层与第二氧化层移除而形成一纳米线结构101。如图18、图19以及图17所示，本实施例的纳米线结构101包括第一纳米线61以及第二纳米线62。第一纳米线61设置于基底10上，第一纳米线61沿第一方向D1延伸，基底10具有一个第一区R1以及两个第二区R2，且第一区R1于第一方向D1上位于两个第二区R2之间。第二纳米线62于垂直投影方向D3上设置于第一纳米线61与基底10之间。第二纳米线62沿第一方向D1延伸，第一纳米线61与第二纳米线62互相平行，且第一纳米线61的宽度与第二纳米线62的宽度不同。在本实施例中，以第二纳米线62的宽度小于第一纳米线61的宽度的状况进行说明，但并不以此为限。举例来说，第一纳米线61于第二方向D2上的第一宽度W1优选介于10纳米至30纳米之间，而第二纳米线62于第二方向D2上的第二宽度W2优选介于7纳米至27纳米之间，但并不以此为限。此外，纳米线结构101还包括两个柱状结构50分别设置于两个第二区R2中，第一纳米线61以及第二纳米线62于第一区R1中被间隔G形成隔离，且第一纳米线61以及第二纳米线62与第二区R2的柱状结构50连接。换句话说，在垂直投影方向D3上排列设置的第一纳米线61与第二纳米线62于第一区R1彼此分离，但于第二区R2中通过柱状结构50相连，且两柱状结构50可对悬空的第一纳米线61与第二纳米线62提供支撑的效果。由于本实施例的柱状结构50以被多层堆叠的图案化介电层所覆盖的鳍片20经由氧化制作工艺所形成，故柱状结构50的一上部50U于第二方向D2上的宽度优选会大于柱状结构50的一下部50L于第二方向D2上的宽度，但并不以此为限。值得说明的是，本发明的纳米线结构的制作方法并不限于仅形成上述的第一纳米线61以及第二纳米线62，在本发明的其他优选实施例中也可视需要采用相同的制作方式于垂直投影方向D3上形成三条或三条以上互相对应排列的纳米线。
如图20所示，本实施例的纳米线结构的制作方法可还包括于形成一栅极介电层71以及一栅极电极73，栅极电极73环绕位于第一区R1的第一纳米线61与第二纳米线62，且栅极介电层71形成于栅极电极73与第一纳米线61之间以及形成于栅极电极73与第二纳米线62之间。栅极介电层71可包括一高介电常数栅极介电层，但并不以此为限。此外，本实施例的制作方法可选择性地还包括形成一间隙壁74、一金属硅化物层81以及多个导电插塞82，用以形成如图20所示的一纳米线晶体管200。换句话说，本实施例的纳米线结构可被应用于形成纳米线晶体管，但本发明并不以此为限，本发明的纳米线结构也可视需要应用于其他种类的半导体元件中。在纳米线晶体管200中，若栅极电极73为金属栅极时，可选择性地还包括一功函数层72环绕第一纳米线61与第二纳米线62，且功函数层72设置于栅极电极73与栅极介电层71之间。间隙壁74设置于栅极电极73于第一方向D1上的两侧，且间隙壁74部分覆盖第一纳米线61与第二纳米线62。金属硅化物层81形成于未被栅极电极73与间隙壁74所覆盖的第一纳米线61与第二纳米线62上，且金属硅化物层81也可形成于柱状结构50上。柱状结构50以及未被栅极电极73与间隙壁74所覆盖的第一纳米线61与第二纳米线62的区域可经由离子注入制作工艺而形成源极/漏极区，而导电插塞82则分别与位于源极/漏极区的金属硅化物层81或栅极电极73形成电连接。通过本实施例的制作方法，可于垂直投影方向D3上形成多个互相对应的纳米线，由此除了可提升元件积成度，另一方面更可提升对应形成的纳米线晶体管的元件效能。此外，利用本发明的纳米线结构所形成的纳米线晶体管并不以图20中所述的结构为限而可视需要搭配其他的晶体管结构设计。
请参阅图21至图25，并请一并参考图10至图12。图21至图25所绘示为本发明第二实施例的纳米线结构的制作方法示意图。其中图21为图22中的部分区域立体示意图，图24为图25中的部分区域立体示意图，而图23为沿图22中D-D’剖线所绘示的剖视图。如图10至图12以及图21至图23所示，与上述第一实施例不同的地方在于，本实施例的制作方法于外延层40形成之后随即进行氧化制作工艺，而不如图13所示的对浅沟隔离30进行凹入蚀刻制作工艺，也就是说于氧化制作工艺进行时，下鳍片20B并未部分暴露于外延层40与浅沟隔离30之外。因此，氧化制作工艺将被外延层40覆盖的下鳍片20B转变为被第一氧化层34围绕的一鳍状结构63，而鳍状结构63优选为一锗鳍状结构，但并不此为限。也就是说，鳍状结构63于垂直投影方向D3上形成于第一纳米线61与基底10之间。此外，由于在进行氧化制作工艺之前，上鳍片20A四面被外延层40包覆而下鳍片20B仅有三面被外延层40包覆，因此会造成鳍状结构63的宽度小于第一纳米线61的宽度。举例来说，第一纳米线61于第二方向D2上具有第一宽度W1，鳍状结构63于第二方向D2上具有一第三宽度W3，而第三宽度W3小于第一宽度W1，但并不以此为限。在本发明的其他实施例中也可通过原本即具有上细下宽形状的鳍片20或其他制作工艺方式来形成比第一纳米线61更宽的鳍状结构63。此外，第一纳米线61以及鳍状结构63于第一区R1中互相分离，且第一纳米线61以及鳍状结构63与第二区R2中的柱状结构50连接。
之后，如图24与图25所示，将于上述的氧化制作工艺中所形成的第一氧化层与第二氧化层移除而形成一纳米线结构102。如图24、图25以及图23所示，本实施例的纳米线结构102包括一纳米线60(也就是上述的第一纳米线61)以及鳍状结构63。纳米线60设置于基底10上，纳米线60沿第一方向D1延伸，基底10具有一个第一区R1以及两个第二区R2，且第一区R1于第一方向D1上位于两个第二区R2之间。鳍状结构63于垂直投影方向D3上设置于纳米线60与基底10之间，鳍状结构63沿第一方向D1延伸，纳米线60与鳍状结构63互相平行，且鳍状结构63的宽度与纳米线60的宽度不同，例如鳍状结构63的宽度可小于纳米线60的宽度，但并不以此为限。举例来说，纳米线60于第二方向D2上的第一宽度W1优选介于10纳米至30纳米之间，而鳍状结构63于第二方向D2上的第三宽度W3优选介于7纳米至27纳米之间，但并不以此为限。此外，纳米线结构102还包括两个柱状结构50分别设置于两个第二区R2中，纳米线60以及鳍状结构63于第一区R1中被间隔G形成隔离，且纳米线60以及鳍状结构63与第二区R2的柱状结构50连接。换句话说，于垂直投影方向D3上排列设置的纳米线60与鳍状结构63于第一区R1彼此分离，但于第二区R2中通过柱状结构50相连，且两柱状结构50可对悬空的纳米线60提供支撑效果。另请注意，本发明的纳米线结构的制作方法并不限于仅形成上述的纳米线60以及鳍状结构63，在本发明的其他优选实施例中也可视需要采用相同的制作方式于垂直投影方向D3上形成多条互相对应排列的纳米线以及鳍状结构。
综上所述，通过本发明的纳米线结构的制作方法，可使纳米线结构具有于垂直方向排列的多个纳米线或纳米线与鳍状结构，由此达到提升相关的元件积成度与元件效能等目的。此外，本发明的制作方法更利用外延层搭配氧化制作工艺的方式来形成含锗的纳米线或/及鳍状结构，由此提升纳米线晶体管的迁移率，用以符合更高规格的元件需求。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种纳米线结构的制作方法，包括：
在一基底上形成一鳍片以及一浅沟隔离，其中该浅沟隔离围绕该鳍片，该鳍片的一上部暴露于该浅沟隔离之外，该鳍片包括一第一区以及两个第二区，且该第一区位于该两个第二区之间；
在被暴露出的该鳍片上形成一第一图案化介电层；
对该浅沟隔离进行一凹入蚀刻(recessing)制作工艺，用以暴露出该鳍片的一下部；
在该鳍片的该两个第二区形成一第二图案化介电层，用以覆盖该第一图案化介电层以及被暴露出的该鳍片；
移除被暴露出的该鳍片的该下部，用以于该第一区中形成一上鳍片以及一下鳍片，其中一间隔于一垂直投影方向上形成于该上鳍片与该下鳍片之间；
再对该浅沟隔离进行另一凹入蚀刻制作工艺，用以暴露出部分的该下鳍片以及位于该两个第二区的部分的该鳍片；
移除该第一区的该第一图案化介电层；以及
将该上鳍片转变成一第一纳米线。
2.如权利要求1所述的纳米线结构的制作方法，还包括：
在该两个第二区形成一第三图案化介电层，其中该第三图案化介电层于该两个第二区覆盖该第二图案化介电层与被暴露出的该鳍片，其中将该上鳍片转变成该第一纳米线的步骤包括：
在该上鳍片以及该下鳍片上形成一外延层；
进行一氧化制作工艺，用以将被该外延层覆盖的该上鳍片转变为被一第一氧化层围绕的该第一纳米线，并于该两个第二区将被该第一图案化介电层、该第二图案化介电层以及该第三图案化介电层覆盖的该鳍片转变为两个被一第二氧化层覆盖的柱状结构分别位于该两个第二区中；以及
移除该第一氧化层以及该第二氧化层。
3.如权利要求2所述的纳米线结构的制作方法，其中该第一图案化介电层、该第二图案化介电层以及该第三图案化介电层分别包括氮化硅或氮氧化硅。
4.如权利要求2所述的纳米线结构的制作方法，其中该外延层包括一锗外延层或一硅锗外延层，且该第一纳米线包括一锗纳米线。
5.如权利要求2所述的纳米线结构的制作方法，还包括：
在该外延层形成之后以及于该氧化制作工艺之前，对该浅沟隔离进行又一凹入蚀刻制作工艺，用以暴露出至少部分的未被该外延层覆盖的该下鳍片。
6.如权利要求5所述的纳米线结构的制作方法，其中该氧化制作工艺将被该外延层覆盖的该下鳍片转变为被该第一氧化层围绕的一第二纳米线。
7.如权利要求6所述的纳米线结构的制作方法，其中该第二纳米线于该垂直投影方向上形成于该第一纳米线与该基底之间，且该第二纳米线的宽度小于该第一纳米线的宽度。
8.如权利要求6所述的纳米线结构的制作方法，其中该第一纳米线以及该第二纳米线于该第一区中互相分离，且该第一纳米线以及该第二纳米线与该两个第二区中的该两个柱状结构连接。
9.如权利要求2所述的纳米线结构的制作方法，其中该氧化制作工艺将被该外延层覆盖的该下鳍片转变为被该第一氧化层围绕的一鳍状结构。
10.如权利要求9所述的纳米线结构的制作方法，其中该鳍状结构于该垂直投影方向上形成于该第一纳米线与该基底之间，且该鳍状结构的宽度小于该第一纳米线的宽度。
11.如权利要求9所述的纳米线结构的制作方法，其中该第一纳米线以及该鳍状结构于该第一区中互相分离，且该第一纳米线以及该鳍状结构与该两个第二区中的该两个柱状结构连接。
12.如权利要求1所述的纳米线结构的制作方法，还包括：
形成一栅极介电层以及一栅极电极，其中该栅极电极环绕位于该第一区的该第一纳米线，且该栅极介电层形成于该栅极电极与该第一纳米线之间。
13.一种纳米线结构，包括：
第一纳米线，设置于一基底上；以及
第二纳米线，在一垂直投影方向上设置于该第一纳米线与该基底之间，其中该第一纳米线与该第二纳米线互相平行，且该第一纳米线的宽度与该第二纳米线的宽度不同。
14.如权利要求13所述的纳米线结构，其中该第一纳米线的宽度介于10纳米至30纳米之间，且该第二纳米线的宽度介于7纳米至27纳米之间。
15.如权利要求13所述的纳米线结构，其中该第一纳米线与该第二纳米线沿一第一方向延伸，该基底具有一第一区以及两个第二区，且该第一区于该第一方向上位于该两个第二区之间，其中该纳米线结构还包括两个柱状结构分别设置于该两个第二区中，该第一纳米线以及该第二纳米线于该第一区中被一间隔形成隔离，且该第一纳米线以及该第二纳米线与该两个第二区的该两个柱状结构连接。
16.如权利要求15所述的纳米线结构，其中该柱状结构的一上部的宽度大于该柱状结构的一下部的宽度。
17.一种纳米线结构，包括：
纳米线，设置于一基底上；以及
鳍状结构，在一垂直投影方向上设置于该纳米线与该基底之间，其中该纳米线与该鳍状结构互相平行。
18.如权利要求17所述的纳米线结构，其中该鳍状结构的宽度与该纳米线的宽度不同。
19.如权利要求18所述的纳米线结构，其中该纳米线的宽度介于10纳米至30纳米之间，且该鳍状结构的宽度介于7纳米至27纳米之间。
20.如权利要求17所述的纳米线结构，其中该纳米线沿一第一方向延伸，该基底具有一第一区以及两个第二区，且该第一区于该第一方向上位于该两个第二区之间，其中该纳米线结构还包括两个柱状结构分别设置于该两个第二区中，其中该纳米线以及该鳍状结构于该第一区中被一间隔形成隔离，且该纳米线以及该鳍状结构与该两个第二区的该两个柱状结构连接。
CN201510107611.0A 2015-03-12 2015-03-12 纳米线结构及其制作方法 Active CN106033769B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510107611.0A CN106033769B (zh) 2015-03-12 2015-03-12 纳米线结构及其制作方法
US14/689,042 US9653546B2 (en) 2015-03-12 2015-04-16 Nanowire structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510107611.0A CN106033769B (zh) 2015-03-12 2015-03-12 纳米线结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106033769A true CN106033769A (zh) 2016-10-19
CN106033769B CN106033769B (zh) 2020-10-27

Family

ID=56886926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510107611.0A Active CN106033769B (zh) 2015-03-12 2015-03-12 纳米线结构及其制作方法

Country Status (2)

Country Link
US (1) US9653546B2 (zh)
CN (1) CN106033769B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838444A (zh) * 2018-08-17 2020-02-25 台湾积体电路制造股份有限公司 一种制造半导体器件的方法
CN110957223A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体装置的形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349860B1 (en) * 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
US9425293B1 (en) * 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
CN107204311A (zh) * 2016-03-16 2017-09-26 上海新昇半导体科技有限公司 纳米线半导体器件及其制造方法
CN105977299B (zh) * 2016-06-17 2019-12-10 中国科学院微电子研究所 半导体器件及其制造方法
EP3312885A1 (en) * 2016-10-18 2018-04-25 IMEC vzw Method for forming nanowires from strained layers on surfaces of a fin
CN108695382B (zh) * 2017-04-07 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN111180513B (zh) * 2018-11-12 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20220123123A1 (en) * 2020-10-20 2022-04-21 Applied Materials, Inc. Formation of gate all around device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075616A (zh) * 2006-05-18 2007-11-21 三星电子株式会社 线型半导体器件及其制造方法
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN103258738A (zh) * 2012-02-20 2013-08-21 中芯国际集成电路制造(上海)有限公司 超晶格纳米线场效应晶体管及其形成方法
US20140353574A1 (en) * 2012-05-17 2014-12-04 The Board Of Trustees Of The University Of Illinois Field effect transistor structure comprising a stack of vertically separated channel nanowires

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546863B2 (en) * 2007-04-19 2013-10-01 Nxp B.V. Nonvolatile memory cell comprising a nanowire and manufacturing method thereof
WO2009150999A1 (ja) 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
CN102117829B (zh) * 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8420455B2 (en) * 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8853019B1 (en) 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075616A (zh) * 2006-05-18 2007-11-21 三星电子株式会社 线型半导体器件及其制造方法
CN101997032A (zh) * 2009-08-24 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN103258738A (zh) * 2012-02-20 2013-08-21 中芯国际集成电路制造(上海)有限公司 超晶格纳米线场效应晶体管及其形成方法
US20140353574A1 (en) * 2012-05-17 2014-12-04 The Board Of Trustees Of The University Of Illinois Field effect transistor structure comprising a stack of vertically separated channel nanowires

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838444A (zh) * 2018-08-17 2020-02-25 台湾积体电路制造股份有限公司 一种制造半导体器件的方法
KR20200020569A (ko) * 2018-08-17 2020-02-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 제조 방법
US10998430B2 (en) 2018-08-17 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
KR102293005B1 (ko) * 2018-08-17 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 제조 방법
US11367783B2 (en) 2018-08-17 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
CN110838444B (zh) * 2018-08-17 2024-01-30 台湾积体电路制造股份有限公司 一种制造半导体器件的方法
US11894446B2 (en) 2018-08-17 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
CN110957223A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN110957223B (zh) * 2018-09-27 2023-05-23 台湾积体电路制造股份有限公司 半导体装置的形成方法

Also Published As

Publication number Publication date
US20160268376A1 (en) 2016-09-15
CN106033769B (zh) 2020-10-27
US9653546B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
CN106033769A (zh) 纳米线结构及其制作方法
US9627273B2 (en) Methods of manufacturing semiconductor devices having a nanowire channel structure
CN104051539B (zh) 形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备
CN103915345B (zh) 半导体器件及其制造方法
CN104054181B (zh) 全包围栅晶体管的可变栅极宽度
CN106298778A (zh) 半导体器件及其制造方法及包括该器件的电子设备
WO2018058812A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
CN104009079B (zh) 垂直隧穿场效应晶体管单元
CN107615490A (zh) 在牺牲核上经由包覆的晶体管鳍形成
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
CN109979938A (zh) 场效应晶体管、片上系统以及制造其的方法
CN108258027A (zh) 一种超级结功率晶体管及其制备方法
WO2021103910A1 (zh) 半导体器件及其制造方法及包括该半导体器件的电子设备
CN106170867A (zh) 用于垂直型半导体器件的选择性再生长顶部接触部
WO2018059110A1 (zh) 存储器件及其制造方法及包括该存储器件的电子设备
TW202121689A (zh) 半導體器件及其製造方法及包括該半導體器件的電子設備
EP4213218A1 (en) Nanowire/sheet device having self-aligned isolation portion, manufacturing method and electronic device
CN109346439A (zh) 具有调节高度的三维主体的半导体器件
CN105355652B (zh) 金属栅极结构及其制造方法
CN111463287B (zh) 半导体器件及其制造方法及包括其的电子设备
TW201806158A (zh) 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
CN108470769A (zh) 鳍式晶体管及其制造方法
US11799027B2 (en) Semiconductor device
CN109473398A (zh) 半导体元件及其制造方法
CN107293492A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant