TW201806158A - 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法 - Google Patents

位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法 Download PDF

Info

Publication number
TW201806158A
TW201806158A TW105124924A TW105124924A TW201806158A TW 201806158 A TW201806158 A TW 201806158A TW 105124924 A TW105124924 A TW 105124924A TW 105124924 A TW105124924 A TW 105124924A TW 201806158 A TW201806158 A TW 201806158A
Authority
TW
Taiwan
Prior art keywords
fin
fin structure
field effect
layer
effect transistor
Prior art date
Application number
TW105124924A
Other languages
English (en)
Other versions
TWI694614B (zh
Inventor
黃秉緯
王俞仁
林耿任
葉書銘
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW105124924A priority Critical patent/TWI694614B/zh
Priority to US15/270,000 priority patent/US9793174B1/en
Publication of TW201806158A publication Critical patent/TW201806158A/zh
Application granted granted Critical
Publication of TWI694614B publication Critical patent/TWI694614B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

本發明提供一種位在矽覆絕緣層上的鰭狀場效電晶體及其製程，該鰭狀電晶體包含第一鰭狀結構、第二鰭狀結構以及絕緣層。第一鰭狀結構及第二鰭狀結構設置在基底上。絕緣層則覆蓋第一鰭狀結構及第二鰭狀結構，並使第一鰭狀結構的第一部分及第二鰭狀結構的第二部分被暴露在絕緣層外。第一鰭狀結構具有一第一高度，第二鰭狀結構具有一第二高度，第一高度不等於第二高度並且第一鰭狀結構及第二鰭狀結構的頂面位在不同的水平面上。

Description

位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
本發明是關於一種鰭狀場效電晶體及其形成方法，特別來說，是關於一種位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法。
近年來，隨著場效電晶體（field effect transistors, FETs）元件尺寸持續地縮小，習知平面式（planar）場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面（non-planar）之場效電晶體元件，例如鰭狀場效電晶體（fin field effect transistor, Fin FET）元件來取代平面電晶體元件已成為目前之主流發展趨勢。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀結構的接觸面積，因此，可進一步增加閘極對於載子通道區域的控制，從而降低小尺寸元件面臨的汲極引發能帶降低（drain induced barrier lowering, DIBL）效應，並可以抑制短通道效應（short channel effect, SCE）。再者，由於鰭狀場效電晶體元件在同樣的閘極長度下會具有更寬的通道寬度，因而可獲得加倍的汲極驅動電流。
然而，在現行的鰭狀場效電晶體元件製程中，鰭狀結構的設計仍存在許多瓶頸，進而影響整個元件的漏電流及整體電性表現。因此如何改良現有鰭狀場效電晶體製程仍為現今一重要課題。
本發明之一目的在於提供一種鰭狀場效電晶體，其在各區域內設置有高度不同且材質不同的鰭狀結構，因而可得到更佳的元件效能。
本發明之另一目的在於提供一種鰭狀場效電晶體的形成方法，其是在各區域內形成高度不同且材質不同的鰭狀結構，而可使形成的鰭狀場效電晶體具有位在不同水平面上且包含不同材質的通道區。藉此，該鰭狀場效電晶體得到更佳的元件效能。
為達上述目的，本發明之一實施例提供一種鰭狀場效電晶體，其包含第一鰭狀結構、第二鰭狀結構以及絕緣層。該第一鰭狀結構及該第二鰭狀結構設置在基底上。該絕緣層則覆蓋該第一鰭狀結構及該第二鰭狀結構，並使該第一鰭狀結構的第一部分及該第二鰭狀結構的第二部分被暴露在該絕緣層外。該第一鰭狀結構具有一第一高度，該第二鰭狀結構具有一第二高度，該第一高度不等於該第二高度並且該第一鰭狀結構及該第二鰭狀結構的頂面位在不同的水平面上。
為達上述目的，本發明之一實施例提供一種鰭狀場效電晶體的形成方法，包含以下步驟。首先，提供一基底，該基底包含一第一區域及一第二區域，然後，在該第一區域及該第二區域內形成複數個鰭狀結構。接著，形成一絕緣層，覆蓋該第一區域及該第二區域內的該些鰭狀結構，並部分移除位在該第一區域內的該絕緣層，而形成複數個第一鰭狀結構。而後，部分移除該第二區域內的該鰭狀結構與該絕緣層，而形成複數個第二鰭狀結構。其中，該些第一鰭狀結構具有一第一高度，該些第二鰭狀結構具有一第二高度，而該第一高度不同於該第二高度，且該第一鰭狀結構與該第二鰭狀結構的頂面位在不同的水平面上。
本發明是在基底的不同區域上分別形成高度不同的鰭狀結構，以及厚度不同的絕緣層，使該絕緣層分別覆蓋各鰭狀結構的下半部，而暴露各鰭狀結構的上半部，形成高度相同鰭片。藉此，本發明即可利用高度不同的鰭狀結構來形成通道區位在不同的水平面上的鰭式場效電晶體。本發明的形成方法可應用於製作兩顆或以上的鰭式場效電晶體結構，因應元件需求，而在各電晶體區內形成導電型式不同的鰭式場效電晶體，而得到更佳的元件效能。
為使熟習本發明所屬技術領域的一般技藝者能更進一步了解本發明，下文特列舉本發明的數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成的功效。
請參考第1圖至第7圖，所繪示為本發明第一實施例中形成鰭狀場效電晶體的步驟剖面示意圖。首先，提供一半導體基底301，例如是一含矽基底（silicon substrate）或磊晶矽基底（epitaxial silicon substrate）等，並於半導體基底301上依序形成一介電層，例如是一底氧化層303，以及一單晶堆疊層310，使得半導體基底301、底氧化層303以及單晶堆疊層310共同構成一矽覆絕緣基底300，如第1圖所示。在本實施例中，單晶堆疊層310可包含依序堆疊的一第一單晶層311以及一第二單晶層315。其中，第一單晶層311與第二單晶層315較佳是具有不同的半導體材質，舉例來說，第一單晶層311可選擇包含磊晶矽（epitaxial silicon）層，第二單晶層315則可選擇包含磊晶矽鍺（epitaxial silicon germanium）層，但不以此為限。在另一實施例中，第一單晶層311與第二單晶層315亦可選擇具有相同材質的磊晶層，或是選擇分別具有III族或V族元素的磊晶層，例如是使第一單晶層311包含磊晶碳化矽或磷化矽，並使第二單晶層315包含磊晶鍺，但不以此為限。此外，可以理解的是，在其他實施例中，還可依據實際元件需求而使該單晶堆疊層包含兩層以上的單晶層，並不以前述的兩層為限。
具體來說，單晶堆疊層310的製程例如是先進行一晶圓接合製程（wafer bonding process），將第一單晶層311對應地封裝至底氧化層303上，再進行選擇性磊晶成長（selective epitaxial growth）製程，以在第一單晶層311上形成第二單晶層315。需注意的是，本實施例還可進一步在第一單晶層311與第二單晶層315之間額外形成一隔離區域（separation region）313，以防止電流滲漏。隔離區域313是用來作為一抗接面擊穿（anti-punch-through）摻雜區，其例如是在進行該選擇性磊晶成長製程時一併進行一原位摻雜（in situ doping）製程，以摻雜相反導電型式的摻質而形成；或者，隔離區域313亦可以是具有較低濃度異質原子（例如鍺原子）的一區域，例如是在進行該選擇性磊晶成長製程時，使該異質原子以濃度梯度的方式改變而形成。此外，在另一實施例中，該隔離區域也可以是一絕緣層，例如是透過二次絕緣層覆矽製程（SOI process）來形成。
然後，形成複數個鰭狀結構310a、310b。鰭狀結構310a、310b的製程例如是先在矽覆絕緣基底300上形成一遮罩層330以及一圖案化遮罩層350，再將圖案化遮罩層350的圖案依序轉移至下方的遮罩層330與單晶堆疊層310中，形成複數個溝渠（未繪示）與鰭狀結構310a。而後，完全移除圖案化遮罩層350。其中，遮罩層330可以是單層或多層結構，例如是由一第一遮罩層331，如一氧化矽（silicon oxide）層；一第二遮罩層333，如一氮化矽（silicon nitride）層；以及一第三遮罩層335，如一氧化矽層所組成，如第1圖所示。
需特別說明的是，本實施例可選擇先利用間隙壁自對準雙圖案法（spacer self-aligned double-patterning, SADP）來形成圖案化遮罩層350，使其可具有較小的尺寸（dimension）及間距（pitch），如第1圖所示。藉此，當後續將圖案化遮罩層350的圖案轉移至下方的單晶堆疊層310時，即可形成尺寸及間距較小的鰭狀結構310a、310b。詳細來說，鰭狀結構310a、310b是分別位在矽覆絕緣基底300的兩區域A、B內，其中，鰭狀結構310a是由第一單晶層311a與第二單晶層315a所組成，而第一單晶層311a與第二單晶層315a之間是由隔離區域313a隔開，鰭狀結構310b則是由第一單晶層311b與第二單晶層315b所組成，且第一單晶層311b與第二單晶層315b之間是由隔離區域313b隔開，如第2圖所示。
接著，在鰭狀結構310a之間形成一絕緣層200。舉例來說，例如是利用化學氣相沉積（chemical vapor deposition, CVD）或物理氣相沉積（physical vapor deposition, PVD）等製程，全面地在矽覆絕緣基底300上形成一絕緣材料層（未繪示），例如是包含氧化矽等介電材質，填入該些溝渠內；然後，以殘留在鰭狀結構310a、310b上的第二遮罩層333a、333b作為蝕刻停止層，對該絕緣材料進行一適當的平坦化製程，例如是化學機械平坦化（chemical mechanical planarization/polishing, CMP）製程，移除一部分的該絕緣材料層而形成絕緣層200，如第2圖所示。
而後，形成一圖案化遮罩層，例如是具有至少一開口圖案的圖案化光阻層351，覆蓋矽覆絕緣基底300的區域B，並使得矽覆絕緣基底300的區域A被暴露出。然後，進行一第一蝕刻製程，例如是乾蝕刻、濕蝕刻或者是依序進行乾蝕刻及濕蝕刻，以部分移除位在區域A內的絕緣層200。也就是說，該第一蝕刻製程是選擇使用對於絕緣層200具較高蝕刻速率的蝕刻劑，並同時利用鰭狀結構310a上剩餘的第二遮罩層333a、第一遮罩層331a與圖案化光阻層351作為蝕刻遮罩，因此，位在區域A內的絕緣層200可被部分移除，而形成絕緣層210。絕緣層210僅部分覆蓋鰭狀結構310a的下半部，即部分覆蓋第一單晶層311a，使位在鰭狀結構310a上半部的第二單晶層315a與隔離區域313a可完全暴露在絕緣層210外，如第3圖所示。
繼續利用圖案化光阻層351作為蝕刻遮罩，進行一第二蝕刻製程，例如是乾蝕刻、濕蝕刻或者是依序進行乾蝕刻及濕蝕刻。該第二蝕刻製程是選擇使用對於第二單晶層315a具較高蝕刻速率的蝕刻劑，以完全移除位在區域A內且暴露在絕緣層210外的第二遮罩層333a、第一遮罩層331a以及鰭狀結構310a的第二單晶層315a。然後，完全移除圖案化光阻層351。由此，即可在矽覆絕緣基底300的區域A內形成鰭狀結構312，如第4圖所示。需注意的是，鰭狀結構312僅有其底部被絕緣層210覆蓋。
接著，形成另一圖案化遮罩層，例如是具有至少一開口圖案的圖案化光阻層353，覆蓋矽覆絕緣基底300的區域A，並使得矽覆絕緣基底300的區域B被暴露出，如第5圖所示。然後，進行一第三蝕刻製程，例如是乾蝕刻、濕蝕刻或者是依序進行乾蝕刻及濕蝕刻，以部分移除位在區域B內的絕緣層200。該第三蝕刻製程類似於該第一蝕刻製程，是選擇以圖案化光阻層353作為蝕刻遮罩並使用對於絕緣層200具較高蝕刻速率的蝕刻劑，而形成絕緣層230。絕緣層230僅部分覆蓋位在鰭狀結構310b上半部的第二單晶層315b，而使一部分的第二單晶層315b暴露在絕緣層230之外，如第6圖所示。而後，完全移除圖案化光阻層353。
之後，可再因應後續形成三閘極（tri-gate）電晶體元件的結構，而同時移除殘留在鰭狀結構310b上的第二遮罩層333b、第一遮罩層331b與鰭狀結構312上的隔離區域313a，形成分別位在區域A、B內的鰭狀結構312a、314a。後續，還可接續一般半導體的製程，在鰭狀結構312a、314a上分別形成閘極介電層372、374，以及橫跨鰭狀結構312a、314a的閘極層370。由此，位在區域A內的鰭狀結構312a、閘極介電層372以及閘極層370，以及位在區域B內的鰭狀結構314a、閘極介電層374以及閘極層370則可分別構成兩個三閘極的鰭式場效電晶體370a、370b，如第7圖所示。
本實施例的形成方法，主要是在基底300的不同區域A、B內分別形成高度不同的鰭狀結構312a、314a以及厚度不同的絕緣層210、230，使絕緣層210、230分別覆蓋鰭狀結構312a、314a的下半部，並使鰭狀結構312a、314a的上半部分別自絕緣層210、230暴露出而形成鰭片（fin, 未繪示）。在本實施例中，位在區域A、B內的該鰭片較佳是具有相同的高度（即h1=h2），但不以此為限。藉此，本發明即可利用高度不同的鰭狀結構312a、314a來形成位在不同的水平面上的鰭式場效電晶體370a、370b。其中，鰭式場效電晶體370a的閘極結構是橫跨鰭狀結構312a上半部（即，第一單晶層311a的一部份），是以，其通道區是由第一單晶層311a所構成，例如是包含磊晶矽。另一方面，鰭式場效電晶體370b的閘極結構是橫跨鰭狀結構314a的上半部（即，第二單晶層315b的一部份），是以，其通道區是由第二單晶層315a所構成，因而可具有較高的水平位置，如第7圖所示。藉此，本發明的形成方法可應用於製作兩顆或以上的鰭式場效電晶體結構，因應元件需求，而在各電晶體區內形成導電型式不同的鰭式場效電晶體370a、370b，而得到更佳的元件效能。此外，在後續製程中，還可選擇進行至少一次的金屬閘極置換（replacement metal gate, RMG）製程，將鰭式場效電晶體370a、370b的閘極370分別置換為一金屬閘極，或者是僅選擇將鰭式場效電晶體370b的閘極370置換為一金屬閘極，使鰭式場效電晶體370b可做為P型/N型導電形式的高壓元件。
下文將針對本發明鰭狀場效電晶體的其他實施例進行說明。且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參照第8圖至第10圖所示，所繪示者為本發明第二較佳實施例中形成鰭狀場效電晶體的步驟示意圖。本實施例的鰭狀場效電晶體的部分製程大體上和前述第一實施例相同，包含形成分別位在矽覆絕緣基底300的兩區域A、B內的複數個鰭狀結構310a、310b，以及絕緣層200，相同之處容不再贅述。
本實施例與前述實施例之主要差異在於，在形成覆蓋區域B的圖案化光阻層351之後，進行一蝕刻製程，例如是乾蝕刻、濕蝕刻或者是依序進行乾蝕刻及濕蝕刻，部分移除位在區域A內的絕緣層200，且完全移除鰭狀結構310a的第二單晶層315a，形成鰭狀結構312與絕緣層250。該蝕刻製程的操作條件或具體步驟等大體上與前述第一實施例之第3圖與第4圖所述的第一蝕刻製程與第二蝕刻製程相同，容不再贅述。需注意的是，本實施例在進行該蝕刻製程時，是使絕緣層250的頂面與鰭狀結構312的隔離區域313a的頂面切齊，如第9圖所示。也就是說，在本實施例中，鰭狀結構312的第一單晶層311a與隔離區域313a皆被絕緣層250覆蓋。
然後，完全移除圖案化光阻層351，並直接以殘留在鰭狀結構310b上的第二遮罩層333b、第一遮罩層331b以及鰭狀結構312的隔離區域313a作為蝕刻遮罩進行另一蝕刻製程，例如是乾蝕刻、濕蝕刻或者是依序進行乾蝕刻及濕蝕刻。該蝕刻製程是選擇使用對於絕緣層200具較高蝕刻速率的蝕刻劑，同時部分移除位在區域A內的絕緣層250與位在區域B內的絕緣層200，而形成絕緣層270。而後，同樣可因應後續形成三閘極電晶體元件的結構，而同時移除殘留的第二遮罩層333b、第一遮罩層331b與鰭狀結構312上的隔離區域313a，形成分別位在區域A、B內的鰭狀結構312a、314a，如第10圖所示。需注意的是，絕緣層270在區域A、B內具有不同的厚度，並分別覆蓋鰭狀結構312a、314a的下半部，並使鰭狀結構312a、314a的上半部分別自絕緣層210、230暴露出而形成鰭片（未繪示）。後續，即可接續一般半導體的製程，形成如前述第一實施例中第7圖所示的三閘極的鰭式場效電晶體。
本實施例的形成方法，同樣是在基底的不同區域A、B上分別形成高度不同的鰭狀結構312a、314a，使絕緣層270分別覆蓋鰭狀結構312a、314a的下半部，並使鰭狀結構312a、314a的上半部分別自絕緣層420暴露出而形成鰭片。藉此，本發明即可利用高度不同的鰭狀結構312a、314a來形成位在不同的水平面上的鰭式場效電晶體（未繪示）。
由此可知，本發明是在基底的不同區域上分別形成高度不同的鰭狀結構，以及厚度不同的絕緣層，使該絕緣層分別覆蓋各鰭狀結構的下半部，而暴露各鰭狀結構的上半部，形成高度相同鰭片。藉此，本發明即可利用高度不同的鰭狀結構來形成位在不同的水平面上的鰭式場效電晶體。藉此，使各鰭式場效電晶體的通道區可位在不同的水平高度上，並包含不同的材質。本發明的形成方法可應用於製作兩顆或以上的鰭式場效電晶體結構，因應元件需求，在不同的電晶體區內形成導電型式不同的鰭式場效電晶體，而得到更佳的元件效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200、210、230、250‧‧‧絕緣層
270‧‧‧絕緣層
300‧‧‧矽覆絕緣基底
301‧‧‧半導體基底
303‧‧‧底氧化層
310‧‧‧單晶堆疊層
310a、310b‧‧‧鰭狀結構
311 、311a、311b‧‧‧第一單晶層
312、312a‧‧‧鰭狀結構
313、313a 、313b‧‧‧隔離區域
314a‧‧‧鰭狀結構
315、315a 、315b‧‧‧第二單晶層
330、‧‧‧遮罩層
331、331a、331b‧‧‧第一遮罩層
333、333a、333b‧‧‧第二遮罩層
335‧‧‧第三遮罩層
350‧‧‧圖案化遮罩層
351、353‧‧‧圖案化光阻層
370‧‧‧閘極
370a、370b‧‧‧鰭式場效電晶體
372、374‧‧‧閘極介電層
A、B‧‧‧區域
h1、h2‧‧‧高度
第1圖至第7圖為本發明第一實施例中形成鰭狀場效電晶體的步驟剖面示意圖；其中 第1圖繪示一鰭狀場效電晶體於形成方法之初的示意圖； 第2圖繪示一鰭狀場效電晶體於形成一絕緣層後的示意圖； 第3圖繪示一鰭狀場效電晶體於部分移除一區域內之絕緣層後的示意圖； 第4圖繪示一鰭狀場效電晶體於部分移除一區域內之鰭狀結構後的示意圖； 第5圖繪示一鰭狀場效電晶體於形成一圖案化光阻層後的示意圖； 第6圖繪示一鰭狀場效電晶體於部分移除另一區域內之絕緣層後的示意圖； 第7圖繪示一鰭狀場效電晶體於形成一閘極後的示意圖。 第8圖至第10圖為本發明第二實施例中形成鰭狀場效電晶體的步驟剖面示意圖；其中 第8圖繪示一鰭狀場效電晶體於形成一絕緣層後的示意圖； 第9圖繪示一鰭狀場效電晶體於部分移除一區域內之絕緣層與鰭狀結構後的示意圖； 第10圖繪示一鰭狀場效電晶體於部分移除另一區域內之絕緣層後的示意圖。
300‧‧‧矽覆絕緣基底
301‧‧‧半導體基底
303‧‧‧底氧化層
311a、311b‧‧‧第一單晶層
313b‧‧‧隔離區域
315b‧‧‧第二單晶層
312a、314a‧‧‧鰭狀結構
210、230‧‧‧絕緣層
370‧‧‧閘極
370a、370b‧‧‧鰭式場效電晶體
372、374‧‧‧閘極介電層
A、B‧‧‧區域
h1、h2‧‧‧高度

Claims (20)

  1. 一種位在矽覆絕緣基底上的鰭狀場效電晶體，包含： 一第一鰭狀結構及第二鰭狀結構，設置在一基底上；以及 一絕緣層，覆蓋該第一鰭狀結構及該第二鰭狀結構，並暴露該第一鰭狀結構的第一部分及該第二鰭狀結構的第二部分； 其中，該第一鰭狀結構具有一第一高度，該第二鰭狀結構具有一第二高度，該第一高度不等於該第二高度且該第一鰭狀結構及該第二鰭狀結構的頂面位在不同的水平面上。
  2. 如申請專利範圍第1項所述之鰭狀場效電晶體，其中，該第一鰭狀結構的第一部分與該第二鰭狀結構的第二部分具有相同的長度。
  3. 如申請專利範圍第1項所述之鰭狀場效電晶體，其中，該第一鰭狀結構的第一部分與該第二鰭狀結構的第二部分各包含不同材質。
  4. 如申請專利範圍第1項所述之鰭狀場效電晶體，其中，該第一鰭狀結構包含一隔離區域，該隔離區域位在該第一部分下方。
  5. 如申請專利範圍第4項所述之鰭狀場效電晶體，其中，該第一鰭狀結構包含矽鍺，且該隔離區域包含的鍺濃度小於該第一部分的鍺濃度。
  6. 如申請專利範圍第4項所述之鰭狀場效電晶體，其中，該第一鰭狀結構包含一第三部分，該第三部分位在該隔離區域下方，並且該第三部分的材質與該第二鰭狀結構的該第二部分相同。
  7. 如申請專利範圍第6項所述之鰭狀場效電晶體，其中，該絕緣層覆蓋該第一鰭狀結構的該第三部分與該隔離區域。
  8. 如申請專利範圍第1項所述之鰭狀場效電晶體，其中該基底包含一矽覆絕緣基底，該第一鰭狀結構與該第二鰭狀結構皆設置在該矽覆絕緣基底的一介電層上。
  9. 如申請專利範圍第4項所述之鰭狀場效電晶體，更包含： 一閘極層，設置在該基底上並橫跨該第一鰭狀結構的該第一部分與該第二鰭狀結構的該第二部分；以及 一第一閘極介電層，設置在該第一鰭狀結構的該第一部分與該閘極層之間，該第一鰭狀結構、該第一閘極介電層與該閘極層共同形成一第一閘極結構。
  10. 如申請專利範圍第9項所述之鰭狀場效電晶體，更包含： 一第二閘極介電層，設置在該第二鰭狀結構的該第二部分與該閘極層之間，該第二鰭狀結構、該第二閘極介電層與該閘極層共同形成一第二閘極結構，其中，該第一閘極結構的通道區高於該第二閘極結構的通道區。
  11. 如申請專利範圍第1項所述之鰭狀場效電晶體，其中，該第一鰭狀結構與該第二鰭狀結構分別設置在該基底的一第一區域與一第二區域內，且該絕緣層在該第一區域與該第一區域內具有不同的厚度。
  12. 一種位在矽覆絕緣基底上之鰭狀場效電晶體的形成方法，包含： 提供一基底，該基底包含一第一區域及一第二區域； 在該第一區域及該第二區域內形成複數個鰭狀結構； 形成一絕緣層，覆蓋該第一區域及該第二區域內的該些鰭狀結構； 部分移除位在該第一區域內的該絕緣層，並形成複數個第一鰭狀結構，該些第一鰭狀結構具有一第一高度； 部分移除該第二區域內的該鰭狀結構與該絕緣層，並形成複數個第二鰭狀結構，該些第二鰭狀結構具有一第二高度，其中該第一高度不同於該第二高度，且該第一鰭狀結構與該第二鰭狀結構的頂面位在不同的水平面上。
  13. 如申請專利範圍第12項所述之鰭狀場效電晶體，其中，該基底包含一矽覆絕緣基底，該鰭狀結構設置在該矽覆絕緣基底的一介電層上。
  14. 如申請專利範圍第13項所述之鰭狀場效電晶體，更包含： 在該介電層上形成一堆疊結構，該堆疊結構包含依序堆疊於該基底上的一第一單晶層以及一第二單晶層，且該鰭狀結構是形成在該堆疊結構內。
  15. 如申請專利範圍第14項所述之鰭狀場效電晶體，其中該堆疊結構之形成步驟包含： 透過一封裝製程，於該介電層上形成該第一單晶層；以及 透過一選擇性磊晶成長製程，於該第一單晶層上形成該第二單晶層。
  16. 如申請專利範圍第14項所述之鰭狀場效電晶體，其中該堆疊結構之形成步驟，更包含： 形成一隔離區域，位於該第一單晶層與該第二單晶層之間。
  17. 如申請專利範圍第12項所述之鰭狀場效電晶體，更包含： 於該基底上形成一閘極層，該閘極層橫跨該第一鰭狀結構的一第一部分與該第二鰭狀結構的一第二部分；以及 於該閘極層與該第一鰭狀結構及該第二鰭狀結構之間形成一閘極介電層。
  18. 如申請專利範圍第17項所述之鰭狀場效電晶體，其中該第一鰭狀結構的該第一部分與該第二鰭狀結構的該第二部分具有相同的高度。
  19. 如申請專利範圍第12項所述之鰭狀場效電晶體，其中，於該第一鰭狀結構與該第二鰭狀結構形成之後，該絕緣層在該第一區域與該第二區域內具有不同的厚度。
  20. 如申請專利範圍第12項所述之鰭狀場效電晶體，其中，該第一高度大於該第二高度。
TW105124924A 2016-08-05 2016-08-05 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法 TWI694614B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105124924A TWI694614B (zh) 2016-08-05 2016-08-05 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
US15/270,000 US9793174B1 (en) 2016-08-05 2016-09-20 FinFET device on silicon-on-insulator and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105124924A TWI694614B (zh) 2016-08-05 2016-08-05 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法

Publications (2)

Publication Number Publication Date
TW201806158A true TW201806158A (zh) 2018-02-16
TWI694614B TWI694614B (zh) 2020-05-21

Family

ID=60022642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124924A TWI694614B (zh) 2016-08-05 2016-08-05 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法

Country Status (2)

Country Link
US (1) US9793174B1 (zh)
TW (1) TWI694614B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847246B1 (en) 2016-09-30 2017-12-19 International Business Machines Corporation Multiple finFET formation with epitaxy separation
US10157770B2 (en) * 2016-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having isolation structures with different thickness and method of forming the same
KR20210013447A (ko) * 2019-07-25 2021-02-04 삼성전자주식회사 반도체 소자
US11355395B2 (en) 2020-05-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit in hybrid row height structure
CN114765171A (zh) 2021-01-14 2022-07-19 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166023B2 (en) 2013-08-09 2015-10-20 Stmicroelectronics, Inc. Bulk finFET semiconductor-on-nothing integration
US9093275B2 (en) * 2013-10-22 2015-07-28 International Business Machines Corporation Multi-height multi-composition semiconductor fins
KR20150093543A (ko) * 2014-02-07 2015-08-18 삼성전자주식회사 핀 구조 전계 효과 트랜지스터를 구비한 반도체 소자
US9536900B2 (en) * 2014-05-22 2017-01-03 Globalfoundries Inc. Forming fins of different semiconductor materials on the same substrate
US20160315084A1 (en) * 2015-04-21 2016-10-27 Globalfoundries Inc. Different height of fins in semiconductor structure
US9590077B2 (en) * 2015-05-14 2017-03-07 International Business Machines Corporation Local SOI fins with multiple heights
US9385023B1 (en) * 2015-05-14 2016-07-05 Globalfoundries Inc. Method and structure to make fins with different fin heights and no topography

Also Published As

Publication number Publication date
US9793174B1 (en) 2017-10-17
TWI694614B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI657538B (zh) 場效應電晶體的氣隙間隙壁
US9437504B2 (en) Method for the formation of fin structures for FinFET devices
US9954063B2 (en) Stacked planar double-gate lamellar field-effect transistor
KR101388329B1 (ko) ＦｉｎＦＥＴ 소자를 제조하는 방법
US10283415B2 (en) Semiconductor structure with a bump having a width larger than a width of fin shaped structures and manufacturing method thereof
US10763175B2 (en) Semiconductor device and method for fabricating the same
US9190497B2 (en) Method for fabricating semiconductor device with loop-shaped fin
TW201719769A (zh) 鰭式場效電晶體的製作方法
TWI724207B (zh) 半導體裝置及其製程
CN112530943A (zh) 半导体器件及其制造方法
TWI694614B (zh) 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
TWI629790B (zh) 半導體元件及其製作方法
TW201711135A (zh) 半導體元件及其製作方法
TW201724281A (zh) 鰭式場效電晶體的製作方法
TW201703140A (zh) 半導體裝置及其製作方法
US9953976B2 (en) Effective device formation for advanced technology nodes with aggressive fin-pitch scaling
CN103594513B (zh) 半导体器件及其制造方法
TWI744333B (zh) 半導體裝置及其製程
TWI707403B (zh) 半導體元件及其製作方法
CN115458586A (zh) 鳍式场效应晶体管及其制造方法
TWI721056B (zh) 半導體元件
TWI703732B (zh) 一種製作半導體元件的方法
US10651092B2 (en) Semiconductor device and fabrication method thereof
US9859275B2 (en) Silicon nitride fill for PC gap regions to increase cell density