CN106033481A - 集成电路的绕线方法与相关集成电路 - Google Patents

集成电路的绕线方法与相关集成电路 Download PDF

Info

Publication number
CN106033481A
CN106033481A CN201510113771.6A CN201510113771A CN106033481A CN 106033481 A CN106033481 A CN 106033481A CN 201510113771 A CN201510113771 A CN 201510113771A CN 106033481 A CN106033481 A CN 106033481A
Authority
CN
China
Prior art keywords
power supply
supply network
independent
system power
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510113771.6A
Other languages
English (en)
Other versions
CN106033481B (zh
Inventor
陈良信
程议贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201510113771.6A priority Critical patent/CN106033481B/zh
Priority to US14/936,687 priority patent/US9639651B2/en
Publication of CN106033481A publication Critical patent/CN106033481A/zh
Application granted granted Critical
Publication of CN106033481B publication Critical patent/CN106033481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种集成电路的绕线方法与相关集成电路，该集成电路的绕线方法包含：根据该集成电路的一系统电源供应网络的绕线架构，决定一信号源与对应的一接收端之间的一信号路径；根据该信号路径，决定独立于该系统电源供应网络的一独立电源供应网络的绕线架构；以及根据该信号路径与该独立电源供应网络的绕线架构，进行绕线。其中，该系统电源供应网络与该独立电源供应网络分别连接至不同的电压源。

Description

集成电路的绕线方法与相关集成电路
技术领域
本发明关于集成电路的绕线，是指一种绕线方法与相关集成电路，可提升集成电路内部特定信号的噪声免疫能力。
背景技术
摆放与绕线(Place and Route)是集成电路设计中的一个阶段，这阶段牵涉到集成电路内部各种有源电路元件以及逻辑栅的摆放(placement)，以及沿着已经摆放好的电路元件加入导线，进行元件间的导线连接，也就是绕线(routing)。由于绕线必须满足集成电路所采用的工艺的限制与特定规则，因此摆放与绕线相当复杂度且繁琐，一般都通过自动摆放与绕线(Automatic Placement andRouting,APR)软件来实现。
随着半导体工艺的进步，集成电路内部的电路元件数量与密度日与渐增，这让APR软件的负担越来越大。特别是，部分电路元件为了避免受到其他元件的干扰，保证自身的效能表现，可能存在特殊的绕线需求，例如说，周遭必须净空，不能有其他导线经过，或者是不能有导线穿过其上方或下方。
另外，因信号源所产生的信号需要被特别保护，例如时脉信号，由于时脉信号中的抖动(jitter)与噪声往往会严重影响到高速运作的有源电路元件的性能，因此需要被特别保护。再者，电源供应网络所供应的电源完整性(Powerintegrity)往往随着负载轻重有所不同。当处在重负载状态下，系统电源供应网络所供应的电压可能会有所浮动，从而影响缓冲器的运作。由此可知，APR软件可能无法满足所有特殊绕线需求，造成自动绕线程序失败。因此，传统的绕线方式存在亟需被改善的缺陷。
发明内容
为了解决传统绕线方法面临的问题，本发明提供一种用于APR软件的绕线原则与方法，主要借由在集成电路中额外设置独立于系统电源供应网络的独立电源供应网络，从而保护特定电路之间的信号传输免于受到噪声的干扰。
本发明的一实施例提供一种集成电路的绕线方法，该方法包含：根据该集成电路的一系统电源供应网络的绕线架构，决定一信号源与对应的一接收端之间的一信号路径；根据该信号路径，决定独立于该系统电源供应网络的一独立电源供应网络的绕线架构；以及根据该信号路径与该独立电源供应网络的绕线架构，进行绕线；其中，该系统电源供应网络与该独立电源供应网络分别连接至不同的电压源。
本发明的另一实施例提供一种集成电路，该集成电路包含：一系统电源供应网络，一信号源，一接收端以及一独立电源供应网络。其中该接收端与该信号源之间具有一信号路径，且该信号路径基于该系统电源供应网络的布局所决定。该独该独立电源供应网络的布局基于该信号路径所决定，且该系统电源供应网络与该独立电源供应网络分别连接至不同的电压源。
附图说明
图1为根据本发明的绕线方法进行绕线的一集成电路的布局示意图。
图2为根据本发明的绕线方法的一实施例的流程图。
图3为本发明集成电路的一实施例的剖面示意图。
【附图标记说明】
100、200 集成电路
110、210 信号源
120、220 接收端
130、230 信号路径
140、240 系统电源供应网络
241、242 系统电源线
250、255 独立电源供应网络
251～253 转折点
260_1～260_6 缓冲器
270 P型基板
280 深N阱区
291、292 金氧半场效晶体管
310～330 步骤
具体实施方式
请同时参考图1与图2。其中，图2绘示本发明的一实施例的绕线流程，以及图1绘示根据图2所示的绕线流程进行绕线的一集成电路的布局示意图。首先，在步骤310中，根据集成电路的系统电源供应网络的绕线架构，决定一信号源与对应的一接收端之间的一信号路径。以图1所示的集成电路200为例，集成电路200的上方区域通过APR软件的规划，摆放了信号源210，以及在右侧区域摆放对应的接收端220。集成电路200中大部分的电路元件由系统电源供应网络240进行供电。其中，系统电源供应网络240包含垂直与水平的系统电源线241与242。垂直的系统电源线242有部分连接到系统电压源VDD(未示出)，有部分连接到接地电压VSS(未示出)。同样的，水平的系统电源线241也有部分连接到系统电压电源VDD，以及部分连接到接地电压源VSS。基于集成电路200内部电路元件的摆放位置，APR软件会在系统电源线241或242之间，视必要性建立穿孔(via)，对这些电路元件进行电源绕线。在步骤310中，在未被系统电源供应网络240占据的区域中，规划信号源210与接收端220之间的信号路径。以图1的范例来说，信号路径230被建立，其中，信号路径230包含了转折点251，252以及253。这些转折点的设置是为了避开集成电路200中其他的电路元件，而且只有在必要的情况下(避开附近区域的其他电路元件)才会特别设置转折点。因此，在本发明不同实施例中，转折点的数量与位置也有所不同。
在一实施例中，当信号路径230被建立以后，可视必要性在路径上设置缓冲器260_1～260_4，设置缓冲器260_1～260_4的目的在于推动传输于信号路径230上的信号。同样的，图1中缓冲器的数量与设置位置也非本发明的限制。再者，由于信号路径230实际上穿过了集成电路200的中央区域，在大部分的情形下，这个区域中可能还另外摆放了其他的电路元件，而这些电路元件可能会对缓冲器260_1～260_4造成干扰。因此，为了避免这个情形，本发明针对缓冲器260_1～260_4，另外在集成电路200的基板(图中未示)中设置深阱区(deepwell)，以阻绝噪声通过基板耦合至缓冲器。
请进一步参考图3，在本发明一实施例中，集成电路200的P型基板270中，针对每个缓冲器260_1～260_4中的一个或多个，设置深阱区(deep well)。在图3中，假定缓冲器260_1～260_4为N型金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)292以及P型金氧半场效晶体管291组成的互补式金氧半场效晶体管(Complementary MOS,CMOS)。借由深N阱区280的设置，可以将N型金氧半场效晶体管292与P型基板270隔离，避免噪声或其他电路元件(如集成电路中的其他MOS元件)的信号通过P型基板270耦合至N型金氧半场效晶体管292(例如，借由P型基板270耦合至N型金氧半场效晶体管292的P阱区)。另外，缓冲器260_1～260_4中的P型金氧半场效晶体管291与N型金氧半场效晶体管292可能由不同于系统电压源VDD与接地电压源VSS的独立电压源VDD1与接地电压源VSS1进行供电(理由于后述)。如此一来，将可进一步的保证信号路径230上的信号品质。应当注意的是，尽管在图3所示的实施例中，通过深N阱区280阻绝噪声干扰，但是在本发明的其他实施例，可能因集成电路200所采用的不同工艺，利用深P阱区隔离N型基板与P型金氧半场效晶体管291，而这样的变化亦属于本发明的范畴。
请再次回到图2的流程。当在步骤310中，信号路径230被决定后，本发明方法接着进行缓冲器260_1～260_4的电源绕线。为了解决前述系统电源供应网络的负载状况与供应电压的稳定性有关，可能会进一步影响电路元件的运作的问题。因此，本发明通过额外设置独立于系统电源供应网络240的独立电源供应网络250，保证信号路径上的信号品质。其中，系统电源供应网络240与独立电源供应网络250将分别连接至不同的电压源，并将不同的电压源提供的电压信号传送给集成电路中的电路元件，例如系统电源供应网络240提供系统电压源VDD与接地电压源VSS给所连接的电路元件，而独立电源供应网络250则提供独立电压源VDD1与接地电压源VSS1给所连接的电路元件。这些不同的电压源，基本上具有相同的电压电位。独立电源供应网络250除了可用来对缓冲器260_1～260_4供电，甚至还可以进一步对信号源210以及接收端220进行供电。由于独立电源供应网络250所供应的电源与系统电源供应网络240所供应的电源分别来自于不同的电压源，因此使用独立电源供应网络250的电路不易受到系统电源供应网络240的负载状况的影响。其中，提供给独立电源供应网络250的独立电压源VDD1与接地电压源VSS1有可能由信号源210或者是接收端220(当信号源210或者是接收端220已经连接至特定电压源)所提供，或者是由其他独立于系统电压源VDD与VSS的电压源所提供。
在步骤320中，根据已决定的信号路径，进而决定独立于系统电源供应网络的独立电源供应网络的绕线架构。以图1为例，独立电源供应网络250的绕线架构基本上是根据信号路径230而被决定的，在这个实施例中，独立电源供应网络250基本上对齐信号路径230。不过应当注意的是，在本发明的其他实施例中，独立电源供应网络250可能只有部分对齐信号路径230，而部分未对齐信号路径230(但不得与系统电源供应网络240重叠)。
另外，由于独立电源供应网络250实际上跟系统电源供应网络240设置在相同的金属层，因此，独立电源供应网络250将随着系统电源供应网络240进行换层。进一步来说，独立电源供应网络250同样由未重叠的水平与垂直的独立电源线所组成。水平的独立电源线与水平的系统电源线241位在同一层，而垂直的独立电源线则与垂直的系统电源线242也位在同一层。但以集成电路200的结构来说，不论是垂直的系统或独立电源线，以及水平的系统或独立电源线，都属于集成电路200中较为上层的同一金属层。因此，当独立电源供应网络250的线路遇到系统电源供应网络240的线路进行水平与垂直层之间的切换时，独立电源供应网络250也将随之切换。另外，就外观上来说，系统电源供应网络240的系统电源线241在水平方向上有大致上接近的长度，且系统电源线242在垂直方式上也有大致上接近的长度，然而，独立电源供应网络250中的独立电源线不论在水平方向上或垂直方向上的长度都不会超过系统电源线241或242的长度。
由于独立电源供应网络250基本上对齐信号路径230，因此可以很轻易地完成对信号路径230上的缓冲器260_1～260_4的供电。另外，由于信号路径230基本上是在集成电路200的中央区域进行布局，因此，通过适当的规划(例如，以信号源210与接收端220之间的最短路径来进行绕线)，信号路径230的总长度将不会超过信号源210与接收端220之间的水平距离W与垂直距离L的总和。这样也确保本发明的绕线方式总是可以得到较短的信号传输路径。
在以上步骤完成后，接着会进入步骤330，此时，APR软件可根据先前所决定的独立电源供应网络250的绕线架构，以及信号路径230，进行信号与电源的绕线。应当注意的是，以上所述的流程不仅可适用于一个信号源对一个接收端之间的信号传输，更可适用一个信号源对多个接收端之间的信号传输。在另一实施例中，以图1所示的集成电路200为例，信号源210所产生的信号可能还会提供给接收端221，这时同样可根据步骤310决定出信号路径231与路径上的转折点，并且摆放缓冲器260_5～260_6来推动信号，并且根据步骤320来决定独立电源供应网络255的绕线架构。应当注意的是，在一对多的信号传输中，将规划多组独立电源供应网络(250、255)来分别保护不同信号路径上的信号传输。
以上文中所提及的“一实施例”代表针对该实施例所描述的特定特征、结构或者是特性是包含于本发明的至少一实施方式中。再者，文中不同段落中所出现的“一实施例”并非代表相同的实施例。因此，尽管以上对于不同实施例描述时，分别提及了不同的结构特征或是方法性的动作，但应当注意的是，这些不同特征可通过适当的修改而同时实现于同一特定实施方式中。
请注意，本发明中的绕线流程与其中的步骤可基于纯软件架构或纯硬件架构，或者是两者混合的架构来实现，例如：通过处理器来执行对应的软件、通过纯硬件电路，或者是通过两者的组合。其中，处理器可为通用处理器(general-purpose processor)，或者是如数字信号处理器(digital signal processor)之类的特定处理器。软件可能储存于电脑可读取媒体(例如：光盘驱动器(opticaldisk drive)、硬盘驱动器(hard disk drive)、快闪存储器(flash memory)、各种随机存取存储器(random-access memory,RAM)、各种只读存储器(read-only memory,ROM)或者是任何可被处理器所辨别的储存装置)中，并且包含各种程序逻辑(programming logic)、指令，或者是用以实现本发明的必要资料。此外，在纯硬件电路的架构中，可能包含基于硬件逻辑(hard-wired logic)，可程序化逻辑(如：现场可编程逻辑栅阵列(Field Programmable Gate Array,FPGA)或者是复杂可编程逻辑装置(Complex Programmable Logic Device,CPLD)、或者特殊应用集成电路(Application-specific integrated circuit,ASIC)所实现的特定电路。
总结来说，通过本发明特别适合用在集成电路中需要特别被保护的信号传输。像是时脉信号的传输，因为这会影响特定电路元件的运作效能，甚至是集成电路的整体效能。另外，利用深阱区来隔离基板上的噪声更可以让使其他电路元件的摆放与绕线不需要特别迁就信号源与其接收端的绕线，因此也间接地提高了其他元件间绕线上的弹性，有效解决传统绕线方式面临到的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种集成电路的绕线方法，包含：
根据该集成电路的一系统电源供应网络的绕线架构，决定一信号源与对应的一接收端之间的一信号路径；
根据该信号路径，决定独立于该系统电源供应网络的一独立电源供应网络的绕线架构；以及
根据该信号路径与该独立电源供应网络的绕线架构，进行绕线；
其中，该系统电源供应网络与该独立电源供应网络分别连接至不同的电压源。
2.如权利要求1所述的方法，其特征在于，另包含：
沿该信号路径设置至少一缓冲器来缓冲该信号源所产生的一信号。
3.如权利要求2所述的方法，其特征在于，设置该至少一信号缓冲器的步骤包含：
于该集成电路的一基板内，设置对应于该至少一缓冲器的一深阱区。
4.如权利要求1所述的方法，其特征在于，该独立电源供应网络的一独立电源线位于该系统电源供应网络相同方向的相邻二系统电源线之间的空隙。
5.如权利要求1所述的方法，其特征在于，该信号路径的至少一部分对齐于该独立电源供应网络的绕线架构。
6.如权利要求1所述的方法，其特征在于，该信号源用以产生一时脉信号。
7.如权利要求1所述的方法，其特征在于，该系统电源供应网络包含有多条系统电源线，该多条系统电源线中的一者在一参考方向上具有一第一长度，该独立电源供应网络的一独立电源线在该参考方向上的一第二长度不超过该第一长度。
8.如权利要求1所述的方法，其特征在于，该信号源与该接收端在一水平方向上相隔一第一距离，以及在一垂直方向上相隔一第二距离，且该信号路径的一总长度大致上等于该第一距离与该第二距离的总和。
9.如权利要求1所述的方法，其特征在于，该系统电源供应网络与该独立电源供应网络由相同的金属层所形成。
10.一种集成电路，包含：
一系统电源供应网络；
一信号源；
一接收端，与该信号源之间具有一信号路径，且该信号路径基于该系统电源供应网络的布局所决定；以及
一独立电源供应网络，该独立电源供应网络的布局基于该信号路径所决定；
其中，该系统电源供应网络与该独立电源供应网络分别连接至不同的电压源。
11.如权利要求10所述的集成电路，其特征在于，另包含：
至少一缓冲器，沿着该信号路径而设置，用以缓冲该信号源所产生的一信号。
12.如权利要求11所述的集成电路，其特征在于，该集成电路包含有一基板，该基板内包含对应于该至少一缓冲器的一深阱区。
13.如权利要求10所述的集成电路，其特征在于，该独立电源供应网络的一独立电源线位于该系统电源供应网络相同方向的相邻二系统电源线之间。
14.如权利要求10所述的集成电路，其特征在于，该信号路径的至少一部分对齐于该独立电源供应网络的布局。
15.如权利要求10所述的集成电路，其特征在于，该信号源用以产生一时脉信号。
16.如权利要求10所述的集成电路，其特征在于，该系统电源供应网络包含有多条系统电源线，该多条系统电源线中的一者在一参考方向上具有一第一长度，该独立电源供应网络的一独立电源线在该参考方向上的一第二长度不超过该第一长度。
17.如权利要求10所述的集成电路，其特征在于，该信号源与该接收端在一水平方向上相隔一第一距离，以及在一垂直方向上相隔一第二距离，且该信号路径的一总长度大致上等于该第一距离与该第二距离的总和。
18.如权利要求10所述的集成电路，其特征在于，该系统电源供应网络与该独立电源供应网络由相同的金属层所形成。
CN201510113771.6A 2015-03-16 2015-03-16 集成电路的绕线方法与相关集成电路 Active CN106033481B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510113771.6A CN106033481B (zh) 2015-03-16 2015-03-16 集成电路的绕线方法与相关集成电路
US14/936,687 US9639651B2 (en) 2015-03-16 2015-11-10 Routing method for integrated circuit and related integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510113771.6A CN106033481B (zh) 2015-03-16 2015-03-16 集成电路的绕线方法与相关集成电路

Publications (2)

Publication Number Publication Date
CN106033481A true CN106033481A (zh) 2016-10-19
CN106033481B CN106033481B (zh) 2019-05-21

Family

ID=56924912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510113771.6A Active CN106033481B (zh) 2015-03-16 2015-03-16 集成电路的绕线方法与相关集成电路

Country Status (2)

Country Link
US (1) US9639651B2 (zh)
CN (1) CN106033481B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211911A (zh) * 2006-12-28 2008-07-02 松下电器产业株式会社 半导体集成电路装置
US20120019969A1 (en) * 2010-07-26 2012-01-26 Renesas Electronics Corporation Semiconductor integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390487B (zh) * 2008-08-29 2013-03-21 Au Optronics Corp 驅動積體電路晶片及平面顯示器之驅動電路
US9773079B2 (en) * 2014-04-29 2017-09-26 Drexel University Methods and computer-readable media for synthesizing a multi-corner mesh-based clock distribution network for multi-voltage domain and clock meshes and integrated circuits
US9450571B2 (en) * 2014-06-03 2016-09-20 Arm Limited Data and clock signal voltages within an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211911A (zh) * 2006-12-28 2008-07-02 松下电器产业株式会社 半导体集成电路装置
US20080157124A1 (en) * 2006-12-28 2008-07-03 Koichi Taniguchi Semiconductor integrated circuit
US20120019969A1 (en) * 2010-07-26 2012-01-26 Renesas Electronics Corporation Semiconductor integrated circuit

Also Published As

Publication number Publication date
US20160275231A1 (en) 2016-09-22
CN106033481B (zh) 2019-05-21
US9639651B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
CN109314109B (zh) 用于基于鳍片计数的扩散的标准单元架构
CN102005451B (zh) 半导体集成电路
JP5096321B2 (ja) 論理セルのセル隣接により形成された信号バスを有する集積回路
JP4200926B2 (ja) 半導体集積回路
JP4002412B2 (ja) 基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法
KR102244098B1 (ko) 자벽 로직 디바이스들 및 인터커넥트
CN108702148A (zh) 面积高效且稳健的静电放电电路
JP5940660B2 (ja) 小型で堅牢なレベルシフタのレイアウト設計
US6710625B2 (en) Semiconductor integrated circuit having a gate array structure
CN103955582B (zh) 基于单元库的集成电路设计方法及其结构
US20050264320A1 (en) Logic circuits having linear and cellular gate transistors
CN105024686A (zh) 半导体芯片
JPWO2017090389A1 (ja) 半導体集積回路装置
CN106357263A (zh) 用于制造数字电路的方法以及数字电路
JP2009302258A (ja) 半導体集積回路
US20100171523A1 (en) Semiconductor integrated circuit device
CN103956332B (zh) 用于提升走线资源的集成电路结构及方法
CN106033481A (zh) 集成电路的绕线方法与相关集成电路
JPH1041393A (ja) 半導体スタンダードセル及びその配置配線方法
CN111934684A (zh) 一种缓冲器、时钟网格电路和信号驱动方法
US20110095340A1 (en) Soft error reduction circuit and method
JPH0228348A (ja) マスタスライス型半導体集積回路
JP2007208120A (ja) 集積回路装置及び集積回路装置のレイアウト方法
JPH06311022A (ja) 半導体論理回路装置
JP2005051037A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant