CN105990187B - 半导体制造装置及半导体装置的制造方法 - Google Patents

半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105990187B
CN105990187B CN201510097273.7A CN201510097273A CN105990187B CN 105990187 B CN105990187 B CN 105990187B CN 201510097273 A CN201510097273 A CN 201510097273A CN 105990187 B CN105990187 B CN 105990187B
Authority
CN
China
Prior art keywords
ring
expanding plate
tensioner
compacting
travel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510097273.7A
Other languages
English (en)
Other versions
CN105990187A (zh
Inventor
藤田努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN105990187A publication Critical patent/CN105990187A/zh
Application granted granted Critical
Publication of CN105990187B publication Critical patent/CN105990187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dicing (AREA)

Abstract

本发明涉及一种半导体制造装置以及半导体装置的制造方法。本发明的实施方式是当在将多个半导体零件隔着接着层贴附在扩张片上的状态下拉伸扩张片而将接着层分割时,抑制未分割区域的产生。实施方式的半导体制造装置包括:第二环,对于具备第一环、被所述第一环固定的扩张片及隔着接着层贴附在所述扩张片上并且相互被分割的多个半导体零件的被处理体,压接所述扩张片;第三环,压制所述第一环;以及驱动机构,使所述被处理体及所述第二环中的至少一个升降,以使所述第一环与所述第二环之间产生高低差而拉伸所述扩张片;并且所述第二环的外周或所述第三环的内周具有如下形状:与第一方向正交的第二方向的宽度比所述第一方向的宽度小。

Description

半导体制造装置及半导体装置的制造方法
[相关申请案]
本申请案享受以日本专利申请案2014-188530号(申请日:2014年9月17日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
实施方式的发明涉及一种半导体制造装置以及半导体装置的制造方法。
背景技术
已知如下方法:在半导体封装体的制造步骤中,在将通过切割而分割的半导体芯片等多个半导体零件隔着接着层贴附在扩张片上的状态下,拉伸扩张片而对应于半导体零件将接着层分割。通过将接着层分割,可与例如经分割的接着层一起拾取半导体零件,从而直接贴附到另一衬底等。
在通过拉伸扩张片而将接着层分割的情况下,有容易在接着层的一部分产生未分割区域等问题。如果在接着层产生未分割区域,则在例如拾取步骤中接着层容易从半导体零件剥离。为了抑制接着层产生未分割区域,例如考虑加强扩张片的拉伸力的方法。然而,如果对扩张片的拉伸力过强,则容易引起半导体零件破裂或剥离等。
发明内容
本发明的实施方式是当在将多个半导体零件隔着接着层贴附在扩张片上的状态下通过拉伸扩张片而将接着层分割时,抑制产生未分割区域。
实施方式的半导体制造装置包括:第二环,对于具备第一环、被所述第一环固定的扩张片及隔着接着层贴附在所述扩张片上并且相互被分割的多个半导体零件的被处理体,压接所述扩张片;第三环,压制所述第一环;以及驱动机构,使所述被处理体及所述第二环中的至少一个升降,以使所述第一环与所述第二环之间产生高低差而拉伸所述扩张片;并且所述第二环的外周或所述第三环的内周具有如下形状:与第一方向正交的第二方向的宽度比所述第一方向的宽度小。
附图说明
图1是用以说明接着层的分割方法例的图。
图2是用以说明接着层的分割方法例的图。
图3(A)~(C)是表示拉伸试验结果的图。
图4(A)及(B)是拉伸扩张片时的平面方向的被处理体的一部分的放大图。
图5(A)及(B)是用以说明拉伸时的扩张片的拉伸量的计算例的图。
图6是表示半导体装置的制造方法例的流程图。
图7(A)及(B)是表示扩张环的构造例的图。
图8是用以说明半导体装置的制造方法例的图。
图9是用以说明半导体装置的制造方法例的图。
具体实施方式
以下,参照附图对实施方式进行说明。另外,附图为示意性图,存在例如厚度与平面尺寸的关系、各层的厚度的比率等与实物不同的情况。而且,在实施方式中,对实质上相同的构成要素标附相同的符号并且省略说明。
图1及图2是用以说明使用半导体制造装置在将多个半导体零件隔着接着层贴附在扩张片上的状态下通过拉伸扩张片而分割接着层的示例(接着层的分割方法例)的图。图1是俯视图,图2是侧视图。另外,在图1或图2中,方便起见而省略一部分构成要素。
图1及图2中,示出了被处理体1、压制用环2、扩张环3、以及驱动机构4。被处理体1具备晶片环11、扩张片12、接着层13、以及被处理衬底14。实施方式的半导体制造装置至少具备压制用环2、扩张环3、以及驱动机构4即可,被处理体1例如在使用半导体制造装置时从外部被搬送。
晶片环11具备中空部。晶片环11具有固定扩张片12的功能。晶片环11的中空部例如具有圆状的平面形状。
扩张片12的周缘被晶片环11固定。扩张片12具有例如用以搭载被处理衬底14的第一粘附区域、以及设置在第一接着区域的外周并且贴附在晶片环11的第二粘附区域。此时,扩张片12以在晶片环11的中空部露出第一粘附区域的方式被固定。
扩张片12的平面形状并无特别限定,但例如优选为圆形状。作为扩张片12,例如可使用积层膜等,所述积层膜具有以氯乙烯、聚烯烃等为主成分的基材、以及设置在基材上并且以环氧树脂等紫外线硬化型树脂为主成分的粘附层。
由于扩张片12是将树脂成形为片材状而形成,因此具有树脂行进方向(MachineDirection:MD)、以及垂直于树脂行进方向的垂直方向(Transverse Direction:TD)。例如,在将扩张片形成为片材状并且切下片材的一部分用作扩张片12的情况下,扩张片12的片材的长轴方向成为树脂行进方向(MD)。另外,所谓垂直,也可以包含垂直方向±10度以内的状态(大致垂直)。
接着层13设置在扩张片12上。接着层13具有接着扩张片12与被处理衬底14的功能。优选为接着层13相对于被处理衬底14的接着强度高于相对于扩张片12的接着强度。作为接着层13,例如可使用粘片膜(Die Attach Film:DAF)等。作为DAF,例如可使用以环氧树脂、聚酰亚胺树脂、丙烯酸系树脂等为主成分的粘片。另外,在图1中,接着层13具有圆状的平面形状,但也可以根据被处理衬底14的平面形状而使用具有不同平面形状的接着层13。
被处理衬底14隔着接着层13贴附在扩张片12上。被处理衬底14具有经分割的多个半导体零件14a。图1中,被处理衬底14具有圆状的平面形状,但不限定于此,也可以具有例如四边形状的平面形状。
作为被处理衬底14,例如可列举形成着半导体元件的半导体衬底、或者具有配线衬底及积层在配线衬底上的多个半导体芯片的封装体衬底等。例如,可通过将半导体衬底分割而形成半导体芯片作为半导体零件14a。而且,可通过将封装体衬底分割而形成封装体零件(半导体封装体)作为半导体零件14a。
作为封装体零件,例如可列举具有使多个半导体芯片积层而成的TSV(ThroughSilicon Via,硅穿孔)方式的积层构造的半导体封装体。TSV方式的积层构造的半导体封装体例如具备引线框架等衬底、以及积层在衬底上的多个半导体芯片。多个半导体芯片通过设置在半导体芯片的凸块及贯通半导体芯片的贯通电极而相互电连接。这样一来,通过使用TSV方式的积层构造的半导体封装体,可减小芯片面积,可增加连接端子数量,因此,可抑制连接不良等。
压制用环2具有中空部。压制用环2具有如下功能:以拉伸扩张片12时在中空部中至少露出多个半导体零件14a的方式压制晶片环11。
扩张环3以当拉伸扩张片12时,相对于被处理体1与扩张片12重叠的方式被抵压。图1中,扩张环3为具有中空部的环状构造,但不限定于此,也可以未必设置中空部。
图1中,扩张环3的外周具有与第一方向正交的第二方向的宽度小于第一方向的宽度的形状,例如具有以第一方向为长径并且以第二方向为短径的椭圆形状。此时,压制用环2的内周例如具有圆形状,扩张环3的长径比晶片环11的内周的直径及压制用环2的内周的直径短。而且,扩张环3的短径大于被处理衬底14的直径。由此,可使扩张片12的拉伸量在扩张片12的树脂行进方向(MD)与垂直方向(TD)上不同。
另外,扩张环3的外周也可以具有以第一方向为长边方向并且以第二方向为短边方向的大致长方形形状。
另外,也可以取代扩张环3而使压制用环2的内周具有与第一方向正交的第二方向的宽度小于第一方向的宽度的形状、例如以第一方向为长径并且以第二方向为短径的椭圆形状。此时,扩张环3的外周具有圆形状,扩张环3的直径小于压制用环2的内周的短径并且大于被处理衬底14的直径。
另外,在该情况下,压制用环2的内周也可以具有以第一方向为长边方向并且以第二方向为短边方向的大致长方形形状。
驱动机构4具有如下功能:使被处理体1及扩张环3中的至少一个升降,以使晶片环11与扩张环3之间产生高低差而拉伸扩张片12。驱动机构4例如具备使被处理体1及扩张环3中的至少一个升降的驱动部、以及控制驱动部的控制部。控制部例如具有CPU(CentralProcessing Unit,中央处理器)、存储器、逻辑电路等。另外,在图2中,驱动机构4连接于扩张环3,但不限定于此,也可以连接于压制用环2。
在接着层的分割方法例中,当拉伸扩张片12时,扩张片12的垂直方向(TD)上的压制用环2的内周与扩张环3的外周之间隔(D1)小于树脂行进方向(MD)上的压制用环2的内周与扩张环3的外周之间隔(D2)(D1<D2)。
多数情况下扩张片具有树脂行进方向(MD)的伸长率与垂直方向(TD)的伸长率不同的各向异性。认为所述各向异性是因在例如扩张片的制造步骤中一边沿抽出方向抽出卷取成卷筒状的片材状的扩张片一边施加压力而产生或者因材料特性而产生。
图3是表示使用扩张片的拉伸试验结果的一例的图。图3(A)至图3(C)的各图中,示出了沿树脂行进方向(MD)拉伸的样品的拉伸试验结果(实线)与沿垂直方向(TD)拉伸的样品的拉伸试验结果(虚线)。
如图3(A)至图3(C)所示,片伸长率为100%时的沿树脂行进方向(MD)拉伸的样品相对于沿垂直方向(TD)拉伸的样品的拉伸强度的比(σMDTD)分别为1.1、1.6、1.9。无论哪种结果,均是沿树脂行进方向(MD)拉伸的样品的拉伸强度高于沿垂直方向(TD)拉伸的样品的拉伸强度。由此可知,扩张片具有如下特性:在垂直方向(TD)上比在树脂行进方向(MD)上更容易降伏。
在使用所述具有在垂直方向(TD)上比在树脂行进方向(MD)上更容易降伏这一特性的扩张片作为图1及图2所示的扩张片12的情况下,如果例如压制用环2的内周与扩张环3的外周之间隔为D1=D2,则拉伸扩张片12时的接着层13的伸长难易度在树脂行进方向(MD)与垂直方向(TD)方向上也不同。
图4是拉伸扩张片时的平面方向的被处理体的一部分的放大图。当D1=D2时,由于扩张片12在树脂行进方向(MD)上容易伸长,因此,如图4(A)所示,多个半导体零件14a间的接着层13充分地扩展。另一方面,由于扩张片12在垂直方向(TD)上难以伸长,因此多个半导体零件14a间的接着层13难以扩展。因此,在垂直方向(TD)上容易产生接着层13的未分割区域。
相对于此,当D1<D2时,可在垂直方向(TD)上增大扩张片12的拉伸量。因此,如图4(B)所示,在垂直方向(TD)上,多个半导体零件14a间的接着层13的扩展变大,可容易地将接着层13分割。
如果考虑图3所示的拉伸试验结果,则垂直方向(TD)与树脂行进方向(MD)的拉伸强度的比(σMDTD)为大于1.0且小于2.0的范围。因此,为了减小垂直方向(TD)的多个半导体零件14a间的接着层13的扩展与树脂行进方向的多个半导体零件14a间的接着层13的扩展的差,优选为增大垂直方向(TD)的扩张片12的拉伸量。
拉伸时的扩张片的拉伸量可根据拉伸前的扩张片12的长度与拉伸时的扩张片12的长度的差求出。例如,当将拉伸时的压制用环2的内周与扩张环3的外周之间的扩张片12的长度设为Lafter,将拉伸前的压制用环2的内周与扩张环3的外周之间的扩张片12的长度设为Lbefore,将决定扩张片12的拉伸力的压制用环2与扩张环3的高低差设为Ex′d时,根据勾股定理(Pythagorean theorem),Lafter=(Lbefore 2+Ex′d2)0.5的关系成立。因此,通过求出Lafter-Lbefore的值,可求出拉伸时的扩张片12的拉伸量。
此时,下述式(1)所表示的拉伸扩张片12时的扩张片12的垂直方向(TD)的拉伸量相对于树脂行进方向(MD)的拉伸量的比Lrate例如优选为大于1.0且小于2.0,进而优选为1.1以上且1.9以下。
(式(1)中,分别为,Lbefore_MD表示拉伸前的树脂行进方向(MD)上的压制用环2的内周与扩张环3的外周之间的扩张片12的长度,Lbefore_TD表示拉伸前的垂直方向(TD)上的压制用环2的内周与扩张环3的外周之间的扩张片12的长度,Ex′d表示压制用环2与扩张环3的高低差。)
图5是用以说明扩张片的拉伸量的计算例的图。例如,将拉伸前的被处理衬底14的直径设为300mm,将扩张环3的短径设为330mm,将扩张环3的长径设为332mm,将晶片环11的内周的直径设为350mm,将压制用环2的内周的直径设为340mm,将压制用环2与扩张环3的高低差(Ex′d)设为10mm,通过接着层13的扩展使树脂行进方向(MD)的拉伸后的被处理衬底14的直径为312.4mm,通过接着层13的扩展使垂直方向(TD)的拉伸后的被处理衬底14的直径为314.2mm。
此时,如图5(A)所示,树脂行进方向(MD)上的Lafter_MD-Lbefore_MD成为(11.2mm-5mm)=6.2mm,两端合计为12.4mm。另一方面,如图5(B)所示,垂直方向(TD)上的Lafter_TD-Lbefore_TD成为(10.8mm-4mm)=6.8mm,两端合计为13.6mm。而且,此时的Lrate成为。这样一来,通过使扩张环3的长径相对于扩张环3的短径大0.6%左右,可使垂直方向(TD)上的扩张片12的拉伸量增大10%左右。
如上所述,在本实施方式的半导体制造装置中,可通过在拉伸扩张片时使扩张片的垂直方向(TD)上的压制用环的内周与扩张环的外周之间隔小于树脂行进方向(MD)上的压制用环的内周与扩张环的外周之间隔,而增大垂直方向(TD)上的扩张片的拉伸量。因此,可抑制接着层产生未分割区域。
而且,可通过减小垂直方向(TD)上的接着层的扩展量与树脂行进方向(MD)上的接着层的扩展量的差,而使接着层更加均匀地扩展,因此可抑制因局部的接着层的扩展而导致半导体零件破裂或剥离等。
接下来,参照图6对半导体装置的制造方法例进行说明。图6是用以说明半导体装置的制造方法例的流程图。图6所示的半导体装置的制造方法例包括分割被处理衬底的步骤S1(被处理衬底分割)、配置包括贴附在扩张片上的被处理衬底的被处理体的步骤S2(被处理体配置)、拉伸扩张片的步骤S3(片拉伸)、进行半导体零件的图像识别的步骤S4(图像识别)、以及拾取半导体零件的步骤S5(拾取)。另外,半导体装置的制造方法例的步骤内容以及步骤顺序未必限定于所述步骤。
在步骤S1(被处理衬底分割)中,例如可通过利用使用金刚石刀片或激光等的切割对应于半导体零件14a将被处理衬底14切断,而对应于半导体零件14a分割被处理衬底14。当被处理衬底14为半导体衬底时,也可以通过切割在被处理衬底14形成切口,并且以覆盖切口的方式贴附以氯乙烯或聚烯烃等为主成分的保护片,从保护片的贴附面的相反面也就是被处理衬底14的露出面研削被处理衬底14的一部分,由此分割被处理衬底14。
另外,也可以在将被处理衬底14隔着接着层13贴附在周缘被晶片环11固定的扩张片12上的状态下,通过切割对应于半导体零件14a而切断被处理衬底14。此时,也可以使用搬送臂等将被处理衬底14贴附在扩张片12上。而且,也可以使用预先形成着接着层13的扩张片作为扩张片12,通过在接着层13上贴附被处理衬底14并且进行热处理其后进行冷却,而接着被处理衬底14。
在步骤S1(被处理衬底分割)中,也可以切断接着层13的至少一部分。此时,不切断扩张片12。进而,也可以通过在切割前调整例如晶片环11的高度,而以扩张片12不挠曲的方式拉伸。
在步骤S2(被处理体配置)中,以扩张片12重叠于扩张环3的方式配置被处理体1。例如,在扩张环3的外周或压制用环2的内周具有椭圆形状的情况下,以周的短径位于扩张片12的树脂行进方向(MD)、长径位于扩张片12的垂直方向(TD)的方式配置扩张环3。由此,可使扩张片12的垂直方向(TD)上的压制用环2的内周与扩张环3的外周之间隔(D1)小于树脂行进方向(MD)上的压制用环2的内周与扩张环3的外周之间隔(D2)。
而且,可通过压制用环2以中空部中露出多个半导体零件14a的方式压制晶片环11。例如,通过利用压制用环2从上方向压制晶片环11,可将晶片环11固定。
在步骤S3(片拉伸)中,在晶片环11与扩张环3之间设置高低差而拉伸扩张片12。例如,通过驱动机构4使扩张环3上下移动。由此,扩张片12呈放射状地被拉伸,可拉伸扩张片12。扩张片12的拉伸力是根据晶片环11与扩张环3的高低差而适当设定。另外,也可以通过驱动机构4使压制用环2上下移动。
如果拉伸扩张片12,则接着层13的多个半导体零件14a间的区域扩展,接着层13对应于半导体零件14a被分割。本实施方式中,通过设为D1<D2,而以垂直方向(TD)的扩张片12的拉伸量大于树脂行进方向(MD)上的扩张片的拉伸量的方式拉伸扩张片12。由此,可抑制接着层13中产生未分割区域。而且,通过减小垂直方向(TD)上的接着层13的扩展量与树脂行进方向(MD)上的接着层13的扩展量的差,可抑制半导体零件破裂或剥离等。
另外,在步骤S1(切割)中,当在扩张片12上对被处理衬底14进行切割时,由于接着层13具有软性,因此,有在至少一部分接着层13产生未切断区域的情况或者在切断后因加热而导致已被切断的区域彼此再次接着的情况。即便在这种情况下,也可以在步骤S3(片拉伸)中对应于半导体零件14a将接着层13分割。
另外,作为扩张环3,也可以使用具有旋转轴的扩张环。图7是表示具有旋转轴的扩张环的构造例的图,图7(A)是俯视图,图7(B)是侧视图。图7所示的扩张环3具备平台31、旋转轴32、以及多个辊33。
平台31的外周例如具有椭圆形状。另外,也可以在拉伸扩张片12时将平台31整体抵压于扩张片12。
旋转轴32沿着扩张环3的高度方向(扩张片12的厚度方向)设置。因此,可将扩张环3的外周视为椭圆形。旋转轴32具有使平台31沿扩张片12的平面旋转的功能。旋转轴32的旋转角度例如通过驱动机构4而控制。
多个辊33沿着平台31的周缘设置。此时,也可以将多个辊33的形成区域视为扩张环3的环部分。辊33具有沿平台31的周缘的切线的旋转轴。作为辊33,例如可使用轴承辊等。通过使各辊33旋转而放射状地拉伸扩张片12,从而容易将力传递给扩张片12,扩张片12与扩张环3的摩擦系数变小,因此,可高效率地拉伸扩张片12。另外,也可以未必设置辊33。
参照图8及图9对使用图7所示的扩张环3时的步骤S2(被处理体配置)及步骤S3(片拉伸)进行说明。图8及图9是用以说明半导体装置的制造方法例的图。
在步骤S2(被处理体配置)中,如上所述,以扩张片12重叠于扩张环3的方式配置被处理体1,利用压制用环2以压制用环2的中空部中露出多个半导体零件14a的方式压制晶片环11。
在步骤S2(被处理体配置)之前的步骤中,有扩张片12的树脂行进方向(MD)与扩张环3的长径方向不一致的情况。在该情况下,可如图8所示那样通过利用旋转轴32使平台31旋转而以长径位于扩张片12的树脂行进方向(MD)的方式配置扩张环3。例如,可预先在被处理衬底14的一部分形成对准标记,根据基于对准标记的方向数据,通过驱动机构4控制旋转轴32的旋转角度。关于其他说明,由于与所述说明相同,因此在此处省略说明。
在步骤S3(片拉伸)中,如图9所示,在晶片环11与扩张环之间设置高低差而拉伸扩张片12。关于其他拉伸方法,由于与所述说明相同,因此在此处省略说明。
这样一来,当扩张环的外周具有椭圆形的外周时,通过使用具有沿高度方向的旋转轴的扩张环,而即便在扩张片的树脂行进方向(MD)与扩张环的长径的方向不一致的情况下,也能够以长径位于扩张片的树脂行进方向(MD)的方式配置扩张环。
在步骤S4(图像识别)中,通过对贴附在扩张片12上的半导体零件14a进行拍摄而进行半导体零件14a的图像识别。例如,可利用CCD(Charge Coupled Device,电荷耦合器件)传感器或CMOS(Complementary Metal Oxide Semiconductor,互补性金属氧化半导体)传感器等光学式传感器或红外线传感器等摄像元件拍摄半导体零件14a,并且利用摄像元件检测来自半导体零件14a的反射光,由此进行图像识别。
在步骤S5(拾取)中,拾取与经分割的接着层13一起被进行图像识别后的半导体零件14a。例如,根据由图像识别而获得的半导体零件14a的位置信息及角度信息等拾取半导体零件14a。由此,可准确地拾取特定的半导体零件14a。例如可利用吸嘴等进行拾取。
在拾取时也可以使用按压器按压扩张片12的与供半导体零件14a贴附一面为相反侧的面。由此,可使半导体零件14a间之间隙扩大,故而,半导体零件14a的拾取变得容易。另外,也可以通过进行动作试验等,从动作频率或温度特性等观点出发对半导体零件14a进行分级,从而针对各等级分多次拾取半导体零件。
经拾取后的半导体零件14a经由例如标记步骤等而被制造成一个半导体封装体。进而,也可以于在所述封装体作为一个半导体芯片搭载于另一配线衬底上后,再次进行所述步骤S1至步骤S5,从而形成积层具有不同功能的多个半导体芯片而成的SIP(System inPackage,系统级封装)型的半导体封装体。
如上所述,本实施方式中的半导体装置的制造方法例中,可通过在拉伸扩张片时增大垂直方向(TD)上的扩张片的拉伸量,而抑制垂直方向(TD)上的接着层产生未分割区域。而且,可通过减小垂直方向(TD)上的接着层的扩展量与树脂行进方向(MD)上的接着层的扩展量的差,而抑制半导体零件破裂或剥离等。
另外,所述实施方式是作为示例而提出的,并不意图限定发明的范围。所述新颖的实施方式能够以其他各种方式实施,可在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式或其变形包含在发明的范围或主旨内,并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 被处理体
11 晶片环
12 扩张片
13 接着层
14 被处理衬底
14a 半导体零件
14a 被处理衬底
2 压制用环
3 扩张环
31 平台
32 旋转轴
33 辊
4 驱动机构

Claims (5)

1.一种半导体制造装置,其特征在于包括:
扩张环,对于具备晶片环、周缘被所述晶片环固定的扩张片、及隔着接着层贴附在所述扩张片上并且相互被分割后的多个半导体零件的被处理体,以与所述扩张片重叠的方式被抵压;
压制用环,具有中空部,以在所述中空部中至少露出所述多个半导体零件的方式压制所述晶片环;以及
驱动机构,能使所述被处理体及所述扩张环中的至少一个升降,以使所述晶片环与所述扩张环之间产生高低差而拉伸所述扩张片;并且
当拉伸所述扩张片时,所述扩张片的垂直于树脂行进方向的垂直方向的所述压制用环的内周与所述扩张环的外周的间隔,小于所述树脂行进方向的所述间隔。
2.根据权利要求1所述的半导体制造装置,其特征在于:
所述扩张环的外周或所述压制用环的内周具有如下形状:与第一方向的宽度相比,正交于所述第一方向的第二方向的宽度较小。
3.根据权利要求1或2所述的半导体制造装置,其特征在于:
下述式(1)所表示的拉伸所述扩张片时的所述垂直方向的拉伸量相对于所述扩张片的所述树脂行进方向的拉伸量的比Lrate大于1.0且小于2.0:
式(1)中,Lbefore_MD表示拉伸前的所述树脂行进方向上的所述压制用环的内周与所述扩张环的外周之间的所述扩张片的长度,Lbefore_TD表示拉伸前的所述垂直方向上的所述压制用环的内周与所述扩张环的外周之间的所述扩张片的长度,Ex'd表示拉伸时的所述压制用环与所述扩张环的高低差。
4.根据权利要求2所述的半导体制造装置,其特征在于:
当所述扩张环的外周具有所述形状时,所述扩张环具有沿着高度方向的旋转轴。
5.一种半导体装置的制造方法,其特征在于:对于包含晶片环、被所述晶片环固定的扩张片、及隔着接着层贴附在所述扩张片上且被分割后的多个半导体零件的被处理体,将所述扩张片压接于扩张环;
利用压制用环压制所述晶片环;
以所述扩张片的垂直于树脂行进方向的垂直方向的拉伸量大于所述树脂行进方向的拉伸量的方式拉伸所述扩张片,并针对各所述半导体零件分割所述接着层。
CN201510097273.7A 2014-09-17 2015-03-04 半导体制造装置及半导体装置的制造方法 Active CN105990187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014188530A JP6270671B2 (ja) 2014-09-17 2014-09-17 半導体製造装置および半導体装置の製造方法
JP2014-188530 2014-09-17

Publications (2)

Publication Number Publication Date
CN105990187A CN105990187A (zh) 2016-10-05
CN105990187B true CN105990187B (zh) 2019-02-15

Family

ID=55796148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510097273.7A Active CN105990187B (zh) 2014-09-17 2015-03-04 半导体制造装置及半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP6270671B2 (zh)
CN (1) CN105990187B (zh)
TW (1) TWI579948B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6759524B2 (ja) * 2016-10-28 2020-09-23 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP6945152B2 (ja) * 2016-10-28 2021-10-06 株式会社東京精密 ワーク分割装置
CN109891556B (zh) * 2016-10-28 2022-11-22 株式会社东京精密 工件分割装置及工件分割方法
JP6820494B2 (ja) * 2016-10-28 2021-01-27 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP6896990B2 (ja) * 2017-03-27 2021-06-30 株式会社東京精密 ワーク分割方法
JP7110540B2 (ja) * 2018-01-11 2022-08-02 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP7284439B2 (ja) * 2018-01-11 2023-05-31 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222633A (zh) * 2010-04-16 2011-10-19 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017827B2 (ja) * 1991-03-26 2000-03-13 沖電気工業株式会社 ダイスボンディング装置におけるウエハリング保持機構
JPH09190988A (ja) * 1996-01-11 1997-07-22 Toshiba Mechatronics Kk シートの引き伸し装置
JPH11233458A (ja) * 1998-02-18 1999-08-27 Hitachi Ltd 半導体素子の製造方法およびその製造に用いる半導体ウエハ
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
JP2006310691A (ja) * 2005-05-02 2006-11-09 Hugle Electronics Inc 折り畳み式フィルムシート拡張方法および折り畳み式フィルムシート用エキスパンダ
JP4714950B2 (ja) * 2005-11-18 2011-07-06 株式会社東京精密 エキスパンドリング、及び該エキスパンドリングを使用した基板の分割方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP2010219267A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体装置の製造方法
JP2010275509A (ja) * 2009-06-01 2010-12-09 Furukawa Electric Co Ltd:The 粘着フィルム及び半導体ウエハ加工用テープ
JP2012243970A (ja) * 2011-05-20 2012-12-10 Ngk Spark Plug Co Ltd セラミック配線基板個片の移載方法、およびその移載装置
JP6055369B2 (ja) * 2012-09-28 2016-12-27 株式会社東芝 半導体装置の製造装置および半導体装置の製造方法
WO2014104189A1 (ja) * 2012-12-26 2014-07-03 日立化成株式会社 エキスパンド方法、半導体装置の製造方法、及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222633A (zh) * 2010-04-16 2011-10-19 日东电工株式会社 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法

Also Published As

Publication number Publication date
TW201613009A (en) 2016-04-01
JP6270671B2 (ja) 2018-01-31
TWI579948B (zh) 2017-04-21
JP2016063016A (ja) 2016-04-25
CN105990187A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
CN105990187B (zh) 半导体制造装置及半导体装置的制造方法
JP6307730B1 (ja) 半導体装置の製造方法、及び実装装置
CN1068546C (zh) 半导体器件
TW200805569A (en) Process for manufacturing semiconductor device
CN101765911B (zh) 具有重新分布层的半导体芯片
KR20150022990A (ko) 반도체 장치의 제조 방법
CN106848081B (zh) 柔性amoled显示屏及导电胶膜层的制作方法
US7190072B2 (en) RFID-chip having RFID-tag or magnifying electrode
US20130149817A1 (en) Fabricating methods of semiconductor devices and pick-up apparatuses of semiconductor devices therein
CN113169079A (zh) 具有增强性能的晶片级扇出封装
JP2003536149A (ja) スマートラベル挿入ウェブの製造方法および製造装置
CN104009001B (zh) 层叠晶片的加工方法和粘合片
US20130115738A1 (en) Packaging substrate and fabrication method thereof
TWI637468B (zh) 封裝結構及其製法
CN110071129A (zh) 具有柔性互连层的图像传感器装置及相关方法
US20160192500A1 (en) Electronic Devices and Methods of Manufacturing Electronic Devices
US10803280B2 (en) Fingerprint identification device and manufacturing method thereof
JPWO2005069205A1 (ja) 電子装置の製造方法
JP7327920B2 (ja) ダイヤモンド基板生成方法
CN207353228U (zh) 指纹识别芯片的封装结构
US9536817B2 (en) Electronic devices and methods of manufacturing electronic devices
US20150303162A1 (en) Integrated circuit chip and display apparatus
JP2009267179A (ja) 半導体装置の製造方法
TWI631606B (zh) 擴張晶粒間距之方法
CN111261647B (zh) 一种透光盖板、光学传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220126

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right