TWI637468B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI637468B
TWI637468B TW106107756A TW106107756A TWI637468B TW I637468 B TWI637468 B TW I637468B TW 106107756 A TW106107756 A TW 106107756A TW 106107756 A TW106107756 A TW 106107756A TW I637468 B TWI637468 B TW I637468B
Authority
TW
Taiwan
Prior art keywords
layer
electronic component
protective layer
dielectric constant
insulating layer
Prior art date
Application number
TW106107756A
Other languages
English (en)
Other versions
TW201834161A (zh
Inventor
唐紹祖
陳美琪
林邦群
蔡瀛洲
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106107756A priority Critical patent/TWI637468B/zh
Priority to CN201710168798.4A priority patent/CN108573200B/zh
Publication of TW201834161A publication Critical patent/TW201834161A/zh
Application granted granted Critical
Publication of TWI637468B publication Critical patent/TWI637468B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12Fingerprints or palmprints
    • G06V40/13Sensors therefor
    • G06V40/1306Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

一種封裝結構之製法,係將一其上設有保護層之電子元件結合於一承載件上,再以封裝層包覆該電子元件與該保護層之側面,且令該保護層上表面外露出該封裝層,故於後續切單製程中,刀具無需經過該保護層,因而可避免該封裝結構之邊緣產生毛邊之問題。

Description

封裝結構及其製法
本發明係有關一種封裝結構,尤指一種指紋感測器之封裝結構。
隨著消費者對於隱私的注重程度提升,諸多高階電子產品皆已裝載使用者辨識系統,以增加電子產品中資料的安全性,因此辨識系統的研發與設計隨著消費者需求,而成為電子產業主要發展方向之一。
於生物辨識系統中,依據辨識標的之不同可概括分為辨識生物的生理特徵(如,指紋、瞳孔、人臉、聲紋)辨識與行為特徵(如,簽名、語音)等類型的生物辨識系統,其中,辨識生理特徵的生物辨識系統具有單一性、防偽程度高與便利等優點,且此技術已逐漸成熟而廣泛地應用於個人之身分辨識與確認,因此廣為消費者所接受。
現有指紋辨識裝置中,依據指紋的掃描方式分為掃描指紋圖案的光學式指紋辨識裝置及偵測指紋紋路中的微量電荷的電容式指紋辨識裝置,其中,電容式指紋辨識裝置可再區分為被動式與主動式兩種。
習知被動電容式的指紋辨識技術中,係透過使用者之手指與指紋辨識裝置間之寄生電容的交互關係,以達成微小電壓差異之輸出,但習知被動電容式指紋辨識裝置極易因雜訊干擾而致使其辨識精確度不佳。習知主動電容式的指紋辨識技術中,係輸出脈波訊號至使用者之手指,再於手指接觸區接收並辨識經手指傳輸的該脈波訊號,進而獲得指紋資訊,故相較於被動電容式指紋辨識裝置,主動電容式指紋辨識裝置具有較高的抗雜訊能力及較佳的辨識精確度。
如第1圖所示,習知電容式指紋感測器(fingerprint sensor)之封裝結構1係於一基板10上設置一具有感測面11a之感測晶片11,再以封裝膠體13包覆該感測晶片11並外露出該感測面11a,之後於該感測面11a與該封裝膠體13上貼上一保護膜12以避免該感測晶片11損傷,最後進行切單製程。此此,使用者可藉由觸滑(swipe)該感測面11a上之保護膜12而令該感測晶片11感測指紋。
惟,習知封裝結構1之製作中,於進行切單製程時,刀具(圖未示)需切過該封裝膠體13與該保護膜12等兩種結構,致使刀具所受之摩擦力不同,因而阻礙切割之流暢性,故該封裝結構1之邊緣會有毛邊R之問題。
因此,如何克服上述習知技術的問題,實已成目前亟欲解決的課題。
鑒於上述習知技術之缺失,本發明提供一種封裝結 構,係包括:承載件;電子元件,係具有相對之感測面與非感測面,且該電子元件以該非感測面結合並電性連接該承載件;保護層,係形成於該電子元件之感測面上;以及封裝層,係形成於該承載件上以包覆該電子元件與該保護層之側面,且令該保護層之上表面外露出該封裝層。
本發明復提供一種封裝結構之製法,係包括:提供至少一具有相對之感測面與非感測面之電子元件,且於該感測面上結合有一保護層;將該電子元件以該非感測面結合並電性連接一承載件;以及形成封裝層於該承載件上以包覆該電子元件及該保護層之側面,且令該保護層之上表面外露出該封裝層。
前述之製法中,該電子元件之製程係包括:提供一包含複數該電子元件之晶圓,且該保護層係結合於該晶圓之整版面;以及進行切單製程,以獲取複數個具有該保護層之電子元件。
前述之製法中,該保護層之製程係包括:形成第一絕緣層於該電子元件上,且該第一絕緣層中形成有複數凹部;以及形成第二絕緣層於該凹部中。
前述之製法中,復包括於形成該封裝層後,進行切單製程。
前述之封裝結構及其製法中,形成該保護層之材質係為介電常數至少為9的聚合物。例如,該聚合物係含氟或含氧化矽。
前述之封裝結構及其製法中,該保護層係包含具有第 一介電常數的第一絕緣層及具有第二介電常數的第二絕緣層,且該第一介電常數不同於該第二介電常數。例如,該第一介電常數至少為9,且該第二介電常數低於9;或者,該第一絕緣層之位置係對應該電子元件之感測像素,且該第二絕緣層之位置係對應該電子元件之任兩相鄰感測像素之間的分隔位置。
由上可知,本發明之封裝結構及其製法,主要藉由先將該保護層結合於該電子元件上,再以該封裝層包覆該電子元件,因而於後續切單製程中,刀具無需經過該保護層,故相較於習知技術,本發明之封裝結構可避免其邊緣產生毛邊之問題。
再者,本發明之封裝結構藉由介電常數至少為9之聚合物作為該保護層,能增強訊號傳導能力。
1,2,3‧‧‧封裝結構
10‧‧‧基板
11‧‧‧感測晶片
11a,21a‧‧‧感測面
12‧‧‧保護膜
13‧‧‧封裝膠體
2a,3a‧‧‧晶圓
20‧‧‧承載件
21‧‧‧電子元件
21b‧‧‧非感測面
210‧‧‧導電凸塊
22,32‧‧‧保護層
23‧‧‧封裝層
23a‧‧‧第一表面
23b‧‧‧第二表面
32a‧‧‧第一絕緣層
32b‧‧‧第二絕緣層
320‧‧‧凹部
A‧‧‧感測像素
B‧‧‧分隔位置
S‧‧‧切割路徑
R‧‧‧毛邊
第1圖係為習知封裝結構之剖面示意圖;第2A至2E圖係為本發明之封裝結構之第一實施例之製法之剖面示意圖;以及第3A至3C圖係為本發明之封裝結構之第二實施例之製法之剖面示意圖;其中,第3B’圖係為對應第3B圖之局部放大圖,第3B”圖係為對應第3B’圖之另一實施例之示意圖。
以下係藉由特定的具體實例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地 瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用,本說明書中的各項細節亦可基於不同觀點與應用,在不悖離本發明之精神下進行各種修飾與變更。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本創作可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本創作所能產生之功效及所能達成之目的下,均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本創作可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本創作可實施之範疇。
請參閱第2A至2E圖,係為本發明之封裝結構2之第一實施例之製法之剖面示意圖。
如第2A及2B圖所示,將一其上設有一保護層22之晶圓2a進行切單製程,以獲取複數個具有該保護層22之電子元件21。
於本實施例中,該晶圓2a係包含有複數該電子元件21,且該保護層22於切單前係結合於該晶圓2a之整版面。
又,該電子元件21係為感測晶片,例如,一種用以偵測生物體電荷變化、溫度差、壓力等的感測晶片,更佳為 指紋辨識晶片,該指紋辨識晶片係為能藉由該感測面21a所接收的電容差進行生物辨識。再者,該電子元件21係具有相對之感測面21a與非感測面21b,其中,該感測面21a結合有該保護層22。
另外,形成該保護層22之材質係為介電常數至少為9(即大於或等於9)的聚合物(polymer),如含氟或含氧化矽之聚醯亞胺(polyimide,簡稱PI)或聚苯並噁唑(Polybenzoxazole,簡稱PBO)。
如第2C圖所示,將該電子元件21以該非感測面21b結合並電性連接一承載件20。
於本實施例中,該承載件20係為係為具有核心層或無核心層(coreless)之線路結構,例如封裝基板(substrate),其具有線路層,如扇出(fan out)型重佈線路層(redistribution layer,簡稱RDL)。應可理解地,該承載件20亦可為其它承載晶片之型式,如導線架(leadframe)、如晶圓(wafer)之半導體板、或其它具有金屬佈線(routing)之載板,並不限於上述。
再者,該電子元件21係藉由複數導電凸塊210以覆晶方式電性連接該承載件20;或者,於其它實施例中,該電子元件21可藉由銲線(圖未示)以打線方式電性連接該承載件20。因此,對於該電子元件21電性連接該承載件20之方式並無特別限制。
如第2D圖所示,形成一封裝層23於該承載件20上以包覆該電子元件21及該保護層22之部分表面(側面), 使該電子元件21嵌埋於該封裝層23中,且令該保護層22之部分表面(上表面)外露於該封裝層23。
於本實施例中,該封裝層23係具有相對之第一表面23a及第二表面23b,該封裝層23以其第二表面23b結合至該承載件20上,且令該保護層22之上表面外露於該封裝層23之第一表面23a。
再者,形成該封裝層23之材質係為聚醯亞胺(polyimide,簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound),但不限於上述。
又,形成該封裝層23之方法係以壓合(laminating)方式或如模壓成型(compression molding)、轉注成型(transfer molding)等鑄模成型(molding)方式所完成。
如第2E圖所示,沿如第2D圖所示之切割路徑S進行切單製程。
據此,本發明之封裝結構之製法中,係先將該保護層22結合於該電子元件21上,再以該封裝層23包覆該電子元件21,故於後續切單製程中,該切割路徑S僅需經過該封裝層23,而無需接觸該保護層22,因而該封裝結構2之邊緣不會產生毛邊。
再者,由於高介電常數聚合物之訊號傳導能力相較於低介電常數聚合物更好,故本發明之封裝結構2藉由介電常數至少為9之聚合物作為該保護層22,能增強訊號傳導能力。
請參閱第3A至3C圖,係為本發明之封裝結構3之第 二實施例之製法之剖面示意圖。本實施例與第一實施例之差異在於保護層之構造,其它結構大致相同,故以下僅詳細說明相異處,而不再贅述相同處,特此述明。
如第3A圖所示,提供一其上設有一第一絕緣層32a且定義有複數電子元件之晶圓3a,其中,於該第一絕緣層32a中形成有複數個凹部320。
於本實施例中,形成該第一絕緣層32a之材質係為具有第一介電常數至少為9的聚合物(polymer)。
如第3B圖所示,形成一第二絕緣層32b於該些凹部320中,以令該第一與第二絕緣層32a,32b構成一保護層32。
於本實施例中,形成該第二絕緣層32b之材質係為具有第二介電常數小於9(如4或低於4)的聚合物,且該第一介電常數不同於該第二介電常數,使該保護層32包含有不同介電常數之聚合物,亦即該保護層32可同時具有高介電常數之聚合物及低介電常數之聚合物。
再者,如第3B’圖所示,高介電常數之聚合物(該第一絕緣層32a)之位置係對應該電子元件21的感測像素A,而低介電常數之聚合物(該第二絕緣層32b)之位置則對應該電子元件21之任兩相鄰感測像素A之間的分隔位置B,使該兩絕緣層32a,32b交互(穿插)排設。應可理解地,於另一實施例中,如第3B”圖所示,可先於該晶圓3a上形成低介電常數之聚合物(即該第二絕緣層32b),並使該凹部320外露出該感測像素A,之後形成高介電常數之聚 合物(即該第一絕緣層32a)於該些凹部320中並覆蓋該感測像素A。
又,該凹部320亦可延伸至該電子元件21中,以強化該保護層32之功能及其與電子元件21之結合。
如第3C圖所示,將具有該保護層32之晶圓3a進行切單製程,以獲取複數個具有該保護層32之電子元件21。接著,將該電子元件21結合並電性連接一承載件20。之後,形成一封裝層23於該承載件20上以包覆該電子元件21,且令該保護層32之部分表面(上表面)外露出該封裝層23。
因此,本實施例之封裝結構3藉由高介電常數之聚合物(該第一絕緣層32a)可提高來自於手指訊號強度以提高感測的準確性,而藉由低介電常數之聚合物(該第二絕緣層32b)則可避免鄰近感測像素A之間的感測訊號之干擾。
另外,當本發明之封裝結構2,3應用於指紋感測器時,使用者將其手指碰觸該保護層22,32,以利用電荷變化、溫度差、壓力等方式,使該感測面21a掃描其所接收到電容差,俾供如感測晶片之電子元件21作辨識。
本發明復提供一種封裝結構2,3,係包括一承載件20、一其上設有保護層22,32之電子元件21以及一封裝層23。
所述之電子元件21係具有相對之感測面21a與非感測面21b,該感測面21a結合該保護層22,32,且該電子元件21以其非感測面21b結合並電性連接該承載件20。
所述之封裝層23係形成於該承載件20上以包覆該電子元件21及該保護層22之部分表面(側面),且令該保護層22之部分表面(上表面)外露出該封裝層23。
於一實施例中,形成該保護層22之材質係為介電常數至少為9的聚合物。例如,該聚合物係含氟或含氧化矽。
於一實施例中,該保護層32係包含具有第一介電常數至少為9的第一絕緣層32a及具有第二介電常數低於9的第二絕緣層32b。例如,該介電常數至少為9的第一絕緣層32a之位置係對應該電子元件21之感測像素A,且該介電常數低於9之第二絕緣層32b之位置係對應該電子元件21之任兩相鄰感測像素A之間的分隔位置B。
綜上所述,本發明之封裝結構及其製法中,係藉由先將該保護層結合於該電子元件上,再以該封裝層包覆該電子元件,故於切單製程後,該封裝結構之邊緣不會產生毛邊問題。
再者,藉由該保護層包含介電常數至少為9的聚合物,以增強訊號傳導能力。
上述實施例僅例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修飾與改變。因此,本發明之權利保護範圍,應如後述之申請專利範圍所列。

Claims (13)

  1. 一種封裝結構,係包括:承載件;電子元件,係具有相對之感測面與非感測面,且以該非感測面結合並電性連接該承載件;保護層,係形成於該電子元件之感測面上,其中,該保護層係包含具有第一介電常數的第一絕緣層及具有第二介電常數的第二絕緣層,且該第一介電常數不同於該第二介電常數;以及封裝層,係形成於該承載件上以包覆該電子元件與該保護層之側面,且令該保護層上表面外露出該封裝層。
  2. 如申請專利範圍第1項所述之封裝結構,其中,形成該第一絕緣層及第二絕緣層之材質係為聚合物。
  3. 如申請專利範圍第2項所述之封裝結構,其中,該聚合物係含氟或含氧化矽。
  4. 如申請專利範圍第1項所述之封裝結構,其中,該第一介電常數至少為9,且該第二介電常數低於9。
  5. 如申請專利範圍第1項所述之封裝結構,其中,該第一絕緣層之位置係對應該電子元件之感測像素,且該第二絕緣層之位置係對應該電子元件之任兩相鄰感測像素之間的分隔位置。
  6. 一種封裝結構之製法,係包括:提供至少一具有相對之感測面與非感測面之電子元件,且於該感測面上結合有一保護層,其中,該保護層係包含具有第一介電常數的第一絕緣層及具有第二介電常數的第二絕緣層,且該第一介電常數不同於該第二介電常數;將該電子元件以該非感測面結合並電性連接一承載件;以及形成封裝層於該承載件上以包覆該電子元件及該保護層之側面,且令該保護層之上表面外露出該封裝層。
  7. 如申請專利範圍第6項所述之封裝結構之製法,其中,形成該第一絕緣層及第二絕緣層之材質係為聚合物。
  8. 如申請專利範圍第7項所述之封裝結構之製法,其中,該聚合物係含氟或含氧化矽。
  9. 如申請專利範圍第6項所述之封裝結構之製法,其中,該第一介電常數至少為9,且該第二介電常數低於9。
  10. 如申請專利範圍第6項所述之封裝結構之製法,其中,該第一絕緣層之位置係對應該電子元件之感測像素,且該第二絕緣層之位置係對應該電子元件之任兩相鄰感測像素之間的分隔位置。
  11. 如申請專利範圍第6項所述之封裝結構之製法,其中,該電子元件之製程係包括:提供一包含複數該電子元件之晶圓,且該保護層係結合於該晶圓之整版面;以及進行切單製程,以獲取複數個具有該保護層之電子元件。
  12. 如申請專利範圍第6項所述之封裝結構之製法,其中,該保護層之製程係包括:形成第一絕緣層於該電子元件上,且該第一絕緣層中形成有複數凹部;以及形成第二絕緣層於該凹部中。
  13. 如申請專利範圍第6項所述之封裝結構之製法,復包括於形成該封裝層後,進行切單製程。
TW106107756A 2017-03-09 2017-03-09 封裝結構及其製法 TWI637468B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106107756A TWI637468B (zh) 2017-03-09 2017-03-09 封裝結構及其製法
CN201710168798.4A CN108573200B (zh) 2017-03-09 2017-03-21 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106107756A TWI637468B (zh) 2017-03-09 2017-03-09 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201834161A TW201834161A (zh) 2018-09-16
TWI637468B true TWI637468B (zh) 2018-10-01

Family

ID=63575848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107756A TWI637468B (zh) 2017-03-09 2017-03-09 封裝結構及其製法

Country Status (2)

Country Link
CN (1) CN108573200B (zh)
TW (1) TWI637468B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115109464B (zh) * 2022-07-06 2023-07-14 杭州福斯特应用材料股份有限公司 墨水组合物、封装结构和半导体器件
US11740752B1 (en) * 2022-07-13 2023-08-29 Sigmasense, Llc. Device with signal generator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840038A (en) * 2007-01-31 2008-10-01 Freescale Semiconductor Inc Electronic device including insulating layers having different strains and a process for forming the electronic device
TW201419394A (zh) * 2012-11-07 2014-05-16 Taiwan Semiconductor Mfg 承載晶圓與其製造方法、封裝半導體元件之製造方法
TW201439865A (zh) * 2013-04-12 2014-10-16 Bruce Zheng-San Chou 指紋感測裝置及其製造方法
TWM520196U (zh) * 2016-01-27 2016-04-11 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體
TW201618245A (zh) * 2014-11-11 2016-05-16 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104991683B (zh) * 2015-07-22 2019-02-12 京东方科技集团股份有限公司 一种oled触控显示面板及其控制方法、显示装置
CN106484202B (zh) * 2016-09-30 2019-03-08 昆山国显光电有限公司 电容触摸屏及其制作方法和触摸显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840038A (en) * 2007-01-31 2008-10-01 Freescale Semiconductor Inc Electronic device including insulating layers having different strains and a process for forming the electronic device
TW201419394A (zh) * 2012-11-07 2014-05-16 Taiwan Semiconductor Mfg 承載晶圓與其製造方法、封裝半導體元件之製造方法
TW201439865A (zh) * 2013-04-12 2014-10-16 Bruce Zheng-San Chou 指紋感測裝置及其製造方法
TW201618245A (zh) * 2014-11-11 2016-05-16 矽品精密工業股份有限公司 電子封裝件及其製法
TWM520196U (zh) * 2016-01-27 2016-04-11 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法

Also Published As

Publication number Publication date
TW201834161A (zh) 2018-09-16
CN108573200B (zh) 2022-03-18
CN108573200A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
TWI585913B (zh) Fingerprint identification chip packaging structure and packaging method
US9646905B2 (en) Fingerprint sensor package and method for fabricating the same
JP2022106838A (ja) 指紋感知モジュール及びその方法
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
US9978673B2 (en) Package structure and method for fabricating the same
TWI537837B (zh) 指紋辨識晶片封裝結構及其製作方法
KR102342277B1 (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
TWI637468B (zh) 封裝結構及其製法
KR20120087651A (ko) 반도체 장치 및 그 제조 방법
US9542598B2 (en) Package structure and fabrication method thereof
WO2016183975A1 (zh) 芯片的封装结构及封装方法
US20150347806A1 (en) Chip package structure and method for manufacturing chip package structure
CN104850840A (zh) 芯片封装方法和芯片封装结构
KR20130127740A (ko) 지문센서 패키지 및 그 제조방법
CN204179071U (zh) 晶圆级指纹识别芯片封装结构
KR101440344B1 (ko) 지문 인식용 반도체 장치 및 그 제조 방법
TW201931537A (zh) 封裝結構
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
TWI615928B (zh) 封裝結構及其製法
CN107481979A (zh) 指纹识别芯片的封装结构及封装方法
TW201711146A (zh) 封裝結構及其製法
TWI591768B (zh) 封裝結構及其製法
TWI620287B (zh) 封裝結構及其製法
KR101814022B1 (ko) 반도체 패키지
TW201901903A (zh) 指紋辨識晶片的封裝結構及其製造方法