TWM520196U - 一種晶片尺寸等級的感測晶片封裝體 - Google Patents

一種晶片尺寸等級的感測晶片封裝體 Download PDF

Info

Publication number
TWM520196U
TWM520196U TW105201211U TW105201211U TWM520196U TW M520196 U TWM520196 U TW M520196U TW 105201211 U TW105201211 U TW 105201211U TW 105201211 U TW105201211 U TW 105201211U TW M520196 U TWM520196 U TW M520196U
Authority
TW
Taiwan
Prior art keywords
wafer
layer
holes
wafer size
sensing
Prior art date
Application number
TW105201211U
Other languages
English (en)
Inventor
姚皓然
廖季昌
李士儀
饒岩剛
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Priority to TW105201211U priority Critical patent/TWM520196U/zh
Publication of TWM520196U publication Critical patent/TWM520196U/zh
Priority to US15/410,715 priority patent/US9853074B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

一種晶片尺寸等級的感測晶片封裝體
本新型是有關於一種感測晶片封裝體，且特別是有關於一種晶片尺寸等級的感測晶片封裝體。
光感測元件或發光元件等光電元件在擷取影像或照明的應用中扮演著重要的角色，這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的消費電子元件和攜帶型電子元件中。隨著上述各種電子元件愈來愈輕巧化，使得光感測元件封裝體的尺寸也愈來愈縮小化。傳統的半導體封裝主要是將半導體晶片封裝於一不透明的電子元件封裝體中，以避免半導體晶片受到外界的污染且保護半導體晶片不受外界撞擊的影響。反之，光感測元件(例如CMOS影像感測器或光電二極體元件)必須封裝於具有至少一透明基板(如玻璃基板)作為上封裝層的電子元件封裝體中以接受外界的光線或輸出光線。通常所採取的封裝方式是將透明基底整面塗以黏著劑接合至具有光感測元件或發光元件之晶圓上而完成封裝。然而，黏著劑可能會造成光線折射而影響光線的接收或輸出。為了避免黏著劑影響光線的接收或輸出，目前已發展出一種利用圍堰結構(dam)撐起透明基板並圍出凹穴(cavity)的技術。在此技術中，圍堰結構取代整面塗以黏著劑而將透明基板固定於光感測元件上(僅於圍堰結構塗上黏著劑)，光感測元件對於光線之接收或輸出係透過所圍出的空穴與透明基板，不需經由透光率不佳的黏著劑，具較佳的光線接收與輸出。
此外，由於光感測元件(例如CMOS影像感測器或光電二極體元件)是直接接收來自外界的光線，環境中的紅外光往往會造成光感測元件的損壞，故必須在光感測元件的上方的透明基板上再外加一可過濾紅外光的光學濾鏡。為了避免掉落在光感測元件上方的透明基板的灰塵造成鬼影效應，故透明基板與光感測元件間必須保持一定距離，若再於透明基板上再外加一可過濾紅外光的光學濾鏡，將增加光感測元件封裝體整體厚度增加，而造成無法達到光感測元件封裝體尺寸縮小化的需求。
因此，一種既可避免紅外光損壞光感測元件且可達到尺寸縮小化的光感測元件封裝體，乃是業界所殷切期待的。
本新型之一目的是提供一種晶片尺寸等級的感測晶片封裝體，包括一晶片尺寸等級的感測晶片，具有彼此相對的一第一上表面及一第一下表面，該晶片尺寸等級的感測晶片包括一鄰近該第一上表面的感測元件及複數個鄰近該第一上表面且仳鄰該感測元件的導電墊；一線路層，形成於該第一下表面上，且與該導電墊電性連接；一圍堰層，結合至該第一上表面上，該圍堰層包括一具有一第一開口的支撐部及一具有一第二開口的間隔部，其中該支撐部是位在該第二開口範圍內且與該間隔部鄰接，且該間隔部高於該支撐部一預定的距離d；一透鏡，形成於該第一開口所暴露出的第一上表面上，且該透鏡是位於該感測元件上方；以及一光學濾鏡，形成於該支撐部上，且該光學濾鏡是位在該透鏡上方。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該線路層包括：複數個第一貫通孔，形成於該第一下表面，且每一該等第一貫通孔分別對應於其中一該等導電墊，每一該等第一貫通孔包括一露出該導電墊的底牆及一圍繞該底牆的側牆；一絕緣層，形成於該第一下表面及每一該等第一貫通孔內的該底牆及該側牆上；複數個第二貫通孔，貫通位在每一該等第一貫通孔內的該底牆上的該絕緣層且暴露出每一該等第一貫通孔所對應的該導電墊；一重佈線層於該絕緣層上，並藉由每一該等第一、第二貫通孔與每一該等導電墊電性連接；一鈍化保護層，覆蓋於該絕緣層及該重佈線層上，且該保護層上具有複數個露出該重佈線層表面的第三貫通孔；以及複數個導電結構，分別設置於每一該等第三貫通孔內，每一該等導電結構分別藉由該重佈線層與其中一該等導電墊電性連接。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且更包括一第一黏著層夾於該晶片尺寸等級的感測晶片與該圍堰層之間。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，且更包括一第三黏著層夾於該光學濾鏡與該圍堰層的該支撐部之間。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該圍堰層是利用微影蝕刻製程、鑄模成型製程或射出成型製程所製備。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該圍堰層之材料包括矽。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該光學濾鏡是可過濾紅外光的玻璃。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱其中之一或其組合。
本新型之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中位在第一上表面與該第一下表面之間的該第一貫通孔的截面積自鄰近該第一上表面之處朝該第一下表面逐漸遞增或實質相等。
首先，請參照第1A圖，提供一半導體晶圓100，該半導體晶圓100具有相對的一正面100a與一背面100b。其次，形成一光阻圖案110於半導體晶圓100的正面100a上，使得部分正面100a被光阻圖案110所遮蔽，而部分正面100a未被光阻圖案110所遮蔽。在本實施例中，半導體晶圓100是矽晶圓，而在根據本新型的其他實施例中也可選擇其他材料構成半導體晶圓100，在此不再贅述。
其次，請參照第1B圖，利用光阻圖案110作為蝕刻罩幕，蝕刻去除部分未被光阻圖案110所遮蔽的半導體晶圓100的正面100a，形成複數個凹穴120於半導體晶圓100的正面100a上。
其次，請參照第1C圖，去除光阻圖案110後，先在鄰近凹穴120的半導體晶圓100的正面100a上再形成另一光阻圖案130，然後利用光阻圖案130作為蝕刻罩幕，並再次影蝕去除凹穴120內及位在鄰近凹穴120邊緣的半導體晶圓100的正面100a，形成一鄰近背面100b的第一開口120及一位在該第一開口120上方的第二開口140，其中第二開口140的面積大於第一開口120的面積。去除光阻圖案130後，便可獲得一如第1D圖所示在正面100a上形成有複數個由第一開口120及第二開口140所構成的凹穴150的半導晶圓100。
接著，請參照第1E圖，提供一暫時性基板170，藉由一夾於暫時性基板170與半導體晶圓100間的一第二黏著層160，使半導體晶圓100的正面100a結合至暫時性基板上。
然後，請參照第1F圖，研磨半導體晶圓100的背面100b，直到使該第一貫通孔120貫穿半導體晶圓100的背面100b，形成一圍堰層於175該暫時性基板170上。圍堰層175包括一具有一第一開口120的支撐部175a及一具有一第二開口140的間隔部175b，其中支撐部175a是位在第二開口140範圍內且與間隔部175b鄰接，且間隔部175b高於支撐部175a一預定的距離d。
然後，請參照第1G圖，提供一感測元件晶圓200，該感測元件晶圓200包括複數個彼此以一切割道相間隔的晶片區205，每一該等晶片區205包括相對的一第一上表面與一第一下表面，且包括一鄰近該第一上表面200a的感測元件210及複數個鄰近第一上表面200a且仳鄰感測元件210的導電墊220。然後，提供一透鏡230，並使透鏡230固定於第一上表面200a上，且透鏡230是位在感測元件210上方。 接著，藉由一第一黏著層180使第1F圖所獲得的圍堰層175以其背面100b結合至第一上表面200a上。
然後，請參照第1H圖，先利用蝕刻、銑洗或研磨等技術，薄化感測元件晶圓200的第一下表面200b，然後再形成複數個第一貫通孔240於第一下表面200b，且每一該等第一貫通孔240分別對應於其中一該等導電墊220，每一該等第一貫通孔240包括一露出導電墊220的底牆241及一圍繞該底牆241的側牆242。位在第一上表面與該第一下表面之間的該第一貫通孔240的截面積，可自鄰近第一上表面200a之處朝該第一下表面200b逐漸遞增或者實質相等。接著，形成一絕緣層250於第一下表面200b及每一該等第一貫通孔240內的底牆241及側牆242。在本實施例中，絕緣層250是由氧化矽所構成，而在根據本新型的其他實施例中，絕緣層250也可由其他的介電材料所構成，例如氮化矽或氮氧化矽等，在此不再贅述。
然後，請參照第1I圖，形成複數個第二貫通孔(未標示)，貫通位在每一該等第一貫通孔240內的底牆241上的絕緣層250，且暴露出每一該等第一貫通孔240所對應的導電墊220。接著，形成一重佈線層(RDL)260於絕緣層250上，並藉由每一該等第一貫通孔240及第二貫通孔(未標示)與每一該等導電墊220電性連接。重佈線層260的材料可選自鋁、銅、金、鉑、鎳、錫、導電高分子材料、導電陶瓷材料(例如氧化銦錫(ITO)或氧化銦鋅(IZO))其中之一或其組合。
然後，請參照第1J圖，形成一鈍化保護層270，覆蓋於絕緣層250及重佈線層260上，且鈍化保護層270上具有複數個露出重佈線層260表面的第三貫通孔(未標示)。鈍化保護層270之材料可選自環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)或有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯等)。接著，形成複數個導電結構280，並分別設置於每一該等第三貫通孔(未標示)內，每一該等導電結構280分別藉由重佈線層260與其中一該等導電墊220電性連接。
然後，請參照第1K，沿該等接割道SC切除感測元件晶圓200以及圍堰層175、第二黏著層160及暫時性基板170，然後去除第二黏著層160及暫時性基板170，獲得如第1K圖所示的感測晶片封裝體1000。其中，每一個感測晶片封裝體1000包括一晶片尺寸等級的感測晶片200’， 包括一鄰近第一上表面200a的感測元件210及複數個鄰近第一上表面200a且仳鄰感測元件210的導電墊220。
最後，請參照第1L圖，藉由一第三黏著層290使一光學濾鏡300貼附於圍堰層175的支撐部175a上，完成一如第1L圖所示的感測晶片封裝體2000。光學濾鏡300是位在透鏡230上方，其可過濾特定波長的光線。其中，本實施例的光學濾鏡300為一可過濾紅外光的玻璃，在根據本新型的其他實施例中，光學濾鏡300也可為一可過濾紫外光、藍光或其他特定波長的玻璃，在此不再贅述。
綜上所述，本新型雖以較佳實施例揭露如上，然其並非用以限定本新型，任何所屬技術領域中具有通常知識者，在不脫離本新型之精神和範圍內，當可更動與組合上述各種實施例，將本新型應用於具備光電元件與光感應元件的其他感應器封裝體。
100‧‧‧半導體晶圓
200b‧‧‧第一下表面
100a‧‧‧正面
205‧‧‧晶片區
100b‧‧‧背面
210‧‧‧感測元件
110、130‧‧‧光阻圖案
220‧‧‧導電墊
115、150‧‧‧凹穴
230‧‧‧透鏡
120‧‧‧第一開口
240‧‧‧第一貫通孔
140‧‧‧第二開口
241‧‧‧底牆
160‧‧‧第二黏著層
242‧‧‧側牆
170‧‧‧暫時性基板
250‧‧‧絕緣層
175‧‧‧圍堰層
260‧‧‧重佈線層(RDL)
175a‧‧‧支撐部
270‧‧‧鈍化保護層
175b‧‧‧間隔部
280‧‧‧導電結構
180‧‧‧第一黏著層
290‧‧‧第三黏著層
200‧‧‧感測元件晶圓
300‧‧‧光學濾鏡
200’‧‧‧晶片尺寸等級的感測晶片
1000、2000‧‧‧感測晶片封裝體
200a‧‧‧第一上表面
SC‧‧‧切割道
第1A~1L圖所繪示的是根據本新型一實施例所呈現的面製程。
175‧‧‧圍堰層
175a‧‧‧支撐部
175b‧‧‧間隔部
180‧‧‧第一黏著層
200’‧‧‧晶片尺寸等級的感測晶片
210‧‧‧感測元件
220‧‧‧導電墊
230‧‧‧透鏡
250‧‧‧絕緣層
260‧‧‧重佈線層(RDL)
270‧‧‧鈍化保護層
280‧‧‧導電結構
290‧‧‧第三黏著層
300‧‧‧光學濾鏡
2000‧‧‧感測晶片封裝體

Claims (10)

  1. 一種晶片尺寸等級的感測晶片封裝體，包括： 一晶片尺寸等級的感測晶片，具有彼此相對的一第一上表面及一第一下表面，該晶片尺寸等級的感測晶片包括一鄰近該第一上表面的感測元件及複數個鄰近該第一上表面且仳鄰該感測元件的導電墊； 一線路層，形成於該第一下表面上，且與該導電墊電性連接； 一圍堰層，結合至該第一上表面上，該圍堰層包括一具有一第一開口的支撐部及一具有一第二開口的間隔部，其中該支撐部是位在該第二開口範圍內且與該間隔部鄰接，且該間隔部高於該支撐部一預定的距離d； 一透鏡，形成於該第一開口所暴露出的第一上表面上，且該透鏡是位於該感測元件上方；以及 一光學濾鏡，形成於該支撐部上，且該光學濾鏡是位在該透鏡上方。
  2. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，其中該線路層包括： 複數個第一貫通孔，形成於該第一下表面，且每一該等第一貫通孔分別對應於其中一該等導電墊，每一該等第一貫通孔包括一露出該導電墊的底牆及一圍繞該底牆的側牆； 一絕緣層，形成於該第一下表面及每一該等第一貫通孔內的該底牆及該側牆上； 複數個第二貫通孔，貫通位在每一該等第一貫通孔內的該底牆上的該絕緣層且暴露出每一該等第一貫通孔所對應的該導電墊； 一重佈線層於該絕緣層上，並藉由每一該等第一、第二貫通孔與每一該等導電墊電性連接； 一鈍化保護層，覆蓋於該絕緣層及該重佈線層上，且該保護層上具有複數個露出該重佈線層表面的第三貫通孔；以及 複數個導電結構，分別設置於每一該等第三貫通孔內，每一該等導電結構分別藉由該重佈線層與其中一該等導電墊電性連接。
  3. 如申請專利範圍第2項所述的晶片尺寸等級的感測晶片封裝體，該導電結構包括焊球、焊接凸塊或導電柱其中之一或其組合。
  4. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，更包括一第一黏著層夾於該晶片尺寸等級的感測晶片與該圍堰層之間。
  5. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，更包括一第三黏著層夾於該透鏡與該圍堰層的該支撐部之間。
  6. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該圍堰層是利用該圍堰層是利用微影蝕刻製程、鑄模成型製程或射出成型製程所製備。
  7. 如申請專利範圍第6項所述的晶片尺寸等級的感測晶片封裝體，該圍堰層之材料包括矽。
  8. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該光學濾鏡是可過濾紅外光的玻璃。
  9. 如申請專利範圍第1至8項中任一項所述的晶片尺寸等級的感測晶片封裝體，位在第一上表面與該第一下表面之間的該第一貫通孔的截面積自鄰近該第一上表面之處朝該第一下表面逐漸遞增。
  10. 如申請專利範圍第1至8項中任一項所述的晶片尺寸等級的感測晶片封裝體，位在第一上表面與該第一下表面之間的該第一貫通孔的截面積實質相等。
TW105201211U 2016-01-27 2016-01-27 一種晶片尺寸等級的感測晶片封裝體 TWM520196U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105201211U TWM520196U (zh) 2016-01-27 2016-01-27 一種晶片尺寸等級的感測晶片封裝體
US15/410,715 US9853074B2 (en) 2016-01-27 2017-01-19 Chip scale sensing chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105201211U TWM520196U (zh) 2016-01-27 2016-01-27 一種晶片尺寸等級的感測晶片封裝體

Publications (1)

Publication Number Publication Date
TWM520196U true TWM520196U (zh) 2016-04-11

Family

ID=56362297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105201211U TWM520196U (zh) 2016-01-27 2016-01-27 一種晶片尺寸等級的感測晶片封裝體

Country Status (2)

Country Link
US (1) US9853074B2 (zh)
TW (1) TWM520196U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637468B (zh) * 2017-03-09 2018-10-01 矽品精密工業股份有限公司 封裝結構及其製法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US20200043778A1 (en) * 2018-08-01 2020-02-06 Texas Instruments Incorporated Wafer chip scale packaging with ball attach before repassivation
US11121031B2 (en) * 2018-11-01 2021-09-14 Xintec Inc. Manufacturing method of chip package and chip package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2579312A3 (en) * 2005-03-25 2013-05-29 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
US8604435B2 (en) * 2009-02-26 2013-12-10 Texas Instruments Incorporated Infrared sensor structure and method
CN104123179A (zh) * 2013-04-29 2014-10-29 敦南科技股份有限公司 中断控制方法及其电子系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637468B (zh) * 2017-03-09 2018-10-01 矽品精密工業股份有限公司 封裝結構及其製法

Also Published As

Publication number Publication date
US9853074B2 (en) 2017-12-26
US20170213865A1 (en) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI549247B (zh) 晶片封裝體
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
US9373653B2 (en) Stepped package for image sensor
US7916212B2 (en) Image sensor package and camera module utilizing the same
TWI437699B (zh) And a solid-state imaging device having a through-electrode
TWI508235B (zh) 晶片封裝體及其製作方法
JP5078725B2 (ja) 半導体装置
TWI614852B (zh) 晶片封裝體及其製造方法
TWI474476B (zh) 晶片封裝體及其形成方法
US20180019277A1 (en) Image pickup unit and method of manufacturing the same
TW202013760A (zh) 影像感測器封裝及其製造方法
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
JP2007510291A (ja) カメラモジュール及びこのようなカメラモジュールの製造方法
TW201543641A (zh) 晶片封裝體及其製造方法
TWM520196U (zh) 一種晶片尺寸等級的感測晶片封裝體
TWI442535B (zh) 電子元件封裝體及其製作方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TW201104847A (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
TW201306185A (zh) 晶片封裝體及其形成方法
TW201519340A (zh) 半導體結構及其製造方法
CN111900181A (zh) 影像传感芯片晶圆级封装方法
US9190443B2 (en) Low profile image sensor
JP2012009816A (ja) 半導体装置およびその製造方法
TW201436187A (zh) 低輪廓感測器模組及其製造方法
KR20060076141A (ko) 보호층을 구비한 이미지 센서