CN105940607A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105940607A
CN105940607A CN201580004052.9A CN201580004052A CN105940607A CN 105940607 A CN105940607 A CN 105940607A CN 201580004052 A CN201580004052 A CN 201580004052A CN 105940607 A CN105940607 A CN 105940607A
Authority
CN
China
Prior art keywords
circuit
mentioned
voltage
current
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580004052.9A
Other languages
English (en)
Other versions
CN105940607B (zh
Inventor
赤羽正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105940607A publication Critical patent/CN105940607A/zh
Application granted granted Critical
Publication of CN105940607B publication Critical patent/CN105940607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在具备以第一电位(VS)作为基准电位进行动作的第一电路(10：高侧电路)和以与上述第一电位(VS)不同的第二电位(GND)作为基准电位进行动作的第二电路(20：低侧电路)的半导体装置中，可靠地检测出对上述第一电路(10)施加有负电压的情况。在上述高侧电路(10)设置电流源(13)。该电流源(13)向上述低侧电路(20)供给电流(I‑BIAS)，根据上述第一电位(VS)相对于上述第二电位(GND)是否变为负电压而使上述电流(I‑BIAS)变化。另外，在上述低侧电路(20)设置负电压检测电路(25)。该负电压检测电路(25)监视从上述电流源(13)供给的电流(I‑BIAS)的变化来检测出对上述高侧电路(10)施加有负电压的情况。

Description

半导体装置
技术领域
本发明涉及具备对例如形成了半桥式电路的第一半导体开关元件和第二半导体开关元件的互补的导通-关断(on-off)驱动进行控制的高侧电路和低侧电路，特别是在上述第一半导体开关元件的关断动作时能够可靠地检测出施加到上述高侧电路的负电压的半导体装置。
背景技术
作为驱动产业用电机、服务器的电源装置，已知具备串联连接而形成了半桥式电路的第一半导体开关元件和第二半导体开关元件，并从上述半桥式电路的中点向上述电机等负载供给电力的电源装置。这种电源装置中的上述第一半导体开关元件和第二半导体开关元件例如由IGBT、高耐压的功率MOS-FET构成。特别是高电位侧的上述第一半导体开关元件将作为上述半桥式电路的中点电位的第一电压作为基准电位而被导通-关断驱动。另外，上述第二半导体开关元件将比上述第一电压低的第二电压，具体而言将接地电位作为基准电位而被导通-关断驱动。并且，上述第一半导体开关元件和第二半导体开关元件通过被互补地导通-关断驱动来切换施加于上述半桥式电路的预定的电压从而向上述负载供给电力。
在此，上述第一半导体开关元件和第二半导体开关元件的互补的导通-关断驱动通常使用形成了能够与所谓的被称为HVIC(High Voltage IntegratedCircuit：高压集成电路)的高电压对应的集成电路的半导体装置来进行。这种半导体装置具备将例如以上述第一电压作为基准电位进行动作的第一电路作为上述高侧电路，并具备将与上述第一电压不同的第二电压作为基准电位进行动作的第二电路作为上述低侧电路。具体而言，上述第一电路构成将上述第一半导体开关元件导通-关断驱动的第一驱动器。另外，上述第二电路构成将上述第二半导体开关元件导通-关断驱动的第二驱动器。
上述半导体装置通过在上述低侧电路接受从负责整个系统的控制的微电脑等控制装置给出的低电位的控制信号，并将该控制信号传送到上述第一驱动器和第二驱动器，由此来控制该半导体装置的动作。具体而言，上述半导体装置根据上述控制信号驱动上述第二驱动器，并且对上述控制信号进行电平转换，具体而言，电平上升到高电位并传送到上述高侧电路而驱动上述第一驱动器。
另一方面，上述半导体装置在上述高侧电路和低侧电路分别具备检测上述第一半导体开关元件和第二半导体开关元件的异常发热、过电流等的异常检测电路。上述半导体装置对在上述高侧电路中检测到的异常发热、过电流等的异常信号进行电平转换，具体而言，将上述异常信号电平下降到低电位并传送到上述低侧电路。然后，设置于上述低侧电路的控制电路通过在检测出上述异常发热、过电流等的异常信号时停止向上述第一驱动器和第二驱动器传送上述控制信号，从而对该半导体装置的动作进行停止控制。另外，设置于上述低侧电路的报警输出电路在检测出上述异常发热、过电流等的异常时输出报警信号并通知微电脑等上述控制装置。上述控制装置通过在接收到上述报警信号时改变上述半导体装置的控制，或者使上述半导体装置的驱动停止，从而保护整个系统。
然而，在使作为上述半桥式电路的高电位侧的上述第一半导体开关元件进行关断动作时，因电机等负载中包含的电感的影响而有时对上述半导体装置施加负电压浪涌。该负电压浪涌是由上述半桥式电路的中点电位定义的上述高侧电路的基准电位与作为上述低侧电路的基准电位的接地电位相比瞬间降低的现象。因此，由于该负电压浪涌而导致从接地电位端子向上述半导体装置流入大电流，可能因该大电流而引起上述半导体装置破坏。
为了防止这样的由负电压浪涌导致的上述半导体装置的破坏，例如在专利文献1中公开了在上述半导体装置中的定义上述第一电压的中点电位端子与设定上述第二电压的接地电位端子之间反向并联地设置二极管，通过该二极管对负电压浪涌的电位进行钳位(Clamp)。另外，在专利文献2中公开了改进构成上述半导体装置的设备本身的结构，由此使上述半导体装置的浪涌耐压提高，从而保护该半导体装置。此外，在专利文献3中公开了通过电阻元件抑制从上述接地电位端子流向上述半导体装置的电流，由此限制负电压浪涌发生时的电流，从而保护上述半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2010-263116号公报
专利文献2：日本特开2004-349296号公报
专利文献3：日本特开2001-210792号公报
发明内容
技术问题
然而，上述的专利文献1、2、3中各自公开的方法是单纯地减少负电压浪涌对上述半导体装置造成的影响，由此保护上述半导体装置的技术。即，上述各方法不是检测施加到上述半导体装置的负电压浪涌的发生本身的技术。因此，即使采用这些方法，在负电压浪涌发生时也无法可靠地保护上述半导体装置以及上述第一半导体开关元件和第二半导体开关元件，此外也无法可靠地保护包括负载的整个系统。
另外，除了上述第一半导体开关元件和第二半导体开关元件中的上述的异常发热、过电流等以外，如果能够迅速检测出施加于上述半导体装置的负电压浪涌的发生，则能够在因负电压浪涌而导致上述半导体装置破坏之前向上述控制装置通知报警信号。然后，如果在上述控制装置中改变针对上述半导体装置的控制，或者停止上述半导体装置的驱动，或者进一步改变系统的动作模式，则即使在负电压浪涌发生时也能够有效地保护整个系统。
本发明是考虑到这样的情况而完成的，其目的在于提供能够迅速检测出施加于高侧电路的负电压浪涌的发生，并能够将例如由负电压浪涌导致的热破坏等防患于未然的半导体装置。
技术方案
为了实现上述目的的本发明的半导体装置具备以第一电压作为基准电位进行动作的第一电路和以与上述第一电压不同的第二电压作为基准电位进行动作的第二电路。特别是本发明的半导体装置的特征是，在上述第一电路设置电流源，所述电流源根据上述第一电压相对于上述第二电压是否变为负电压而使供给到上述第二电路的电流变化，另外，在上述第二电路设置负电压检测电路，所述负电压检测电路监视从上述电流源供给的电流的变化从而检测出向上述第一电路施加有负电压的情况。
另外，上述电流源构成为在上述第一电压比上述第二电压高时向上述第二电路供给预定的电流，在上述第一电压变得比上述第二电压低时使供给到上述第二电路的电流的方向反转。另外，上述负电压检测电路在从上述电流源供给的电流的方向发生了改变时，检测为在对上述第一电路上施加有负电压。
具体而言，上述第一电路是对一侧的端子接受比接地电位高的电压的半导体开关元件的导通-关断动作进行控制的高侧电路，上述第二电路是以上述接地电位作为基准电压进行动作的低侧电路。
优选上述第一电路包括第一驱动器，所述第一驱动器控制以上述中间电位作为基准进行导通-关断动作的上述半导体开关元件的动作。例如上述第一电路构成为借由半导体开关元件使流向电抗器的电流导通-关断，控制生成借由该电抗器供给到负载的电力的转换器中的上述半导体开关元件的导通-关断动作。
或者上述第一电路和第二电路互补地对第一半导体开关元件和第二半导体开关元件进行导通-关断驱动控制，并且上述第一电路和第二电路被一体化集成为能够应对高电压的集成电路，上述第一半导体开关元件和上述第二半导体开关元件串联连接地形成半桥式电路并构成从该半桥式电路的中点向负载供给电力的电源部。
此时，例如上述第一电路包括高侧电路，所述高侧电路具备对以中间电位作为基准进行导通-关断动作的上述第一半导体开关元件进行驱动的第一驱动器，所述中间电位是上述半桥式电路的上述中点的电位。另外，上述第二电路包括低侧电路，所述低侧电路具备对以上述接地电位作为基准进行导通-关断动作的上述第二半导体开关元件进行驱动的第二驱动器。
应予说明，上述高侧电路中的上述第一驱动器可以被组装为上述第一电路的一部分，另外，对于上述低侧电路中的上述第二驱动器也可以被组装为上述第二电路的一部分。
在此，上述电流源构成为例如以将源极与预定的电压电源连接，在栅极接受预定的偏置电压而动作并从漏极输出恒定电流的高耐压的MOS-FET作为主体。另外，上述负电压检测电路形成为具备：例如电流电压变换电路，其将从上述电流源供给的电流变换成电压；以及比较器，其将该电流电压变换电路的输出电压与预定的基准电压进行比较来检测出施加于上述第一电路的负电压。
具体而言，上述电流电压变换电路构成为包括：例如电阻元件，其将从上述电流源供给的电流变换成电压；以及钳位电路，其与该电阻元件并联连接并对施加于该电阻元件的电压进行钳位。或者上述电流电压变换电路构成为包括：例如电流镜电路，其生成与从上述电流源供给的电流成比例的电流；电阻元件，其将从该电流镜电路输出的电流变换成电压；以及钳位电路，其与上述电流镜电路并联连接并对施加于该电流镜电路的电压进行钳位。
在此，上述钳位电路包括齐纳二极管。或者上述钳位电路构成为具备串联连接的多个齐纳二极管和与这些齐纳二极管的串联电路反向并联连接的二极管。
应予说明，优选上述负电压检测电路构成为在检测出施加于上述第一电路的负电压时，输出停止信号，该停止信号使由上述第一电路进行导通-关断控制的半导体开关元件的驱动停止。并且，上述第二电路构成为具备例如报警输出电路，所述报警输出电路在从上述负电压检测电路持续预定时间输出信号时，将表示上述第一电路驱动控制的半导体开关元件的异常的报警信号输出到外部。
发明效果
根据上述构成的半导体装置，在对上述第一电路(高侧电路)施加有正电压的状态时，设置于上述高侧电路的电流源向上述第二电路(低侧电路)供给电流。另外，如果对上述高侧电路施加负电压，则从上述低侧电路向上述电流源流通相反方向的电流。其结果，设置于上述低侧电路的上述负电压检测电路能够根据上述电流的方向的变化迅速且可靠地检测出对上述高侧电路施加有负电压的状态。具体而言，由于上述电流电压变换电路输出对应于上述电流的方向的电压，所以通过利用比较器检测出该电流电压变换电路的输出电压，从而能够迅速且简单地检测出对上述高侧电路施加有负电压的状态。
另外，对于上述电流源，通过利用与设置于上述高侧电路并对该高侧电路的信号进行电平变换而供给到上述低侧电路的电平转换电路中使用的构成同种的高耐压的p型MOS-FET，从而能够比较简单地实现。例如，以在不发生负电压浪涌的正常状态下将成为导通状态的栅极电压施加于上述p型MOS-FET的方式构成上述电流源。这样，在对上述高侧电路施加有正电压的状态中，上述电流源能够从上述高侧电路向上述低侧电路供给微小的电流。
另外，对于上述电流电压变换电路，通过使用将从上述电流源供给的电流变换成电压的电阻元件以及包括与该电阻元件并联连接并对施加于该电阻元件的电压进行钳位的齐纳二极管的钳位电路，从而能够以比较简单的构成实现。此时，如果以使根据上述电流源的电流值和上述电阻元件的电阻值所规定的电压成为上述齐纳二极管的钳位电压以上的方式进行设定，能够使通过上述电阻元件变换的电压恒定到上述钳位电压。
另外，在对上述高侧电路施加有负电压的情况下，从上述低侧电路向构成上述电流源的上述p型MOS-FET流通相反方向的电流。此时，上述齐纳二极管被正向偏置而成为低阻抗，该齐纳二极管的阴极电压成为负电压。因此，通过上述电阻元件与上述齐纳二极管能够简单且可靠地检测出对上述高侧电路施加有负电压的状态。
因此，根据上述构成的半导体装置，能够迅速、简单且可靠地检测出对上述高侧电路施加有负电压的状态。因此，例如通过在因负电压浪涌而导致上述半导体装置破坏之前检测出对上述高侧电路施加有负电压的状态从而停止该高侧电路的驱动，或者进一步输出报警信号，由此能够有效地保护整个系统。
附图说明
图1是表示本发明的一个实施方式的半导体装置的主要部分的简要构成和其外围电路。
图2是表示设置于高侧电路的电流源和设置于低侧电路的负电压检测电路的构成例的图。
图3是用于说明负电压检测电路的动作的图。
图4是表示设置于高侧电路的电流源和设置于低侧电路的负电压检测电路的另一构成例的图。
图5是表示整个系统的状态转换例的图。
图6是表示通过本发明的半导体装置进行了驱动控制的电力转换器的另一构成例的图。
图7是表示电流源的另一构成例的图。
符号说明
UD1：第一半导体开关元件
LD1：第二半导体开关元件
HVIC：高电压集成电路
CONT：控制装置
1：半导体装置
10：高侧电路
11：第一驱动器
12：第一控制电路
13：电流源
20：低侧电路
21：第二驱动器
22：第二控制电路
23：脉冲生成电路
24：报警输出电路
25：负电压检测电路
26：电流电压变换电路
具体实施方式
以下，参照附图对本发明的一个实施方式的半导体装置进行说明。
图1是表示本发明的一个实施方式的半导体装置和其外围电路的图。该实施方式的半导体装置形成为高电压集成电路HVIC，该高电压集成电路HVIC互补地对串联连接而构成半桥式电路的第一半导体开关元件UD1和第二半导体开关元件LD1进行导通-关断驱动控制。
在此，第一半导体开关元件UD1和第二半导体开关元件LD1例如包括具备电流检测用发射极的IGBT。这些第一半导体开关元件UD1和第二半导体开关元件LD1在各自的栅极接受形成为高电压集成电路HVIC的本发明的半导体装置1所输出的驱动信号HO、LO，从而互补地被导通-关断驱动。并且，上述第一半导体开关元件UD1和第二半导体开关元件LD1通过切换从直流电源BAT供给的预定的电压HV，从而从上述半桥式电路的中点向电机等负载RL供给预定的电力。
另外，上述第一半导体开关元件UD1将作为上述半桥式电路的中点的电位(中间电位)的第一电位VS作为基准电位而进行切换动作。另外，上述第二半导体开关元件LD1将被定义为接地电位的第二电位GND作为基准电位进行切换动作。因此，对上述第一半导体开关元件UD1进行导通-关断驱动的上述驱动信号HO作为以上述第一电位VS为基准的脉冲信号被从上述半导体装置1输出。另外，导通-关断驱动上述第二半导体开关元件LD1的上述驱动信号LO作为以上述第二电位GND为基准的脉冲信号被从上述半导体装置1输出。
如上所述，互补地对上述第一半导体开关元件UD1和第二半导体开关元件LD1进行导通-关断驱动控制的上述半导体装置1在该例子中具备输出上述驱动信号HO的第一驱动器11和输出上述驱动信号LO的第二驱动器21。上述第一驱动器11在上述半导体装置1中被设置于以上述第一电位VS作为基准电位而动作的高侧电路10。另外，上述第二驱动器21在上述半导体装置1中被设置于以上述第二电位GND作为基准电位而动作的低侧电路20。
在此，上述高侧电路10形成在被设定于上述半导体装置1的高电压电路用的高侧区域。并且，上述高侧电路10将被定义为上述半桥式电路的中点电位的上述第一电位VS作为基准电位，接受从直流电源V1施加的预定的电源电压VB而进行动作。另外，上述低侧电路20形成在被设定于上述半导体装置1的低电压电路用的低侧区域。并且，上述低侧电路20将被定义为上述接地电位的第二电位GND作为基准电位，接受从直流电源V2施加的预定的电源电压VCC而进行动作。
这样，在上述高侧电路10具备上述第一驱动器11，并且在上述低侧电路20具备上述第二驱动器21的上述半导体装置1基本上在上述低侧电路20接受从微电脑等控制装置CONT给出的低电位的控制信号IN而进行动作。具体而言，上述半导体装置1将上述控制信号IN电平转换为高电位的信号并传送到设置于上述高侧电路10的第一控制电路12。另外，上述半导体装置1将上述控制信号IN传送到设置于上述低侧电路20的第二控制电路22。并且，上述半导体装置1通过在上述第一控制电路12和第二控制电路22中分别驱动上述第一驱动器11和第二驱动器21，从而生成上述驱动信号HO、LO。由此，通过上述半导体装置1所生成的上述驱动信号HO、LO，互补地对上述第一半导体开关元件UD1和第二半导体开关元件LD1进行导通-关断驱动。
在此，上述控制信号IN的向高电位的信号的电平转换是通过设置于上述低侧电路20的脉冲生成电路23来执行的。该脉冲生成电路23检测例如上述控制信号IN的上升从而生成脉冲状的高电压的置位信号SET，并且检测该控制信号IN的下降从而生成脉冲状的高电压的复位信号RESET。上述脉冲生成电路23通过将这些置位信号SET和复位信号RESET施加到上述高侧电路10侧，从而发挥对上述控制信号IN进行电平转换并传送到上述第一控制电路12的作用。
应予说明，虽未特别进行图示，但上述半导体装置1在上述高侧电路10和上述低侧电路20中分别具有将例如上述第一半导体开关元件UD1和第二半导体开关元件LD1的异常发热和过电流检测为动作异常的功能。另外，上述第一半导体开关元件UD1和第二半导体开关元件LD1的异常发热HOH、LOH使用例如分别内置于上述第一半导体开关元件UD1和第二半导体开关元件LD1的热敏电阻和/或温度检测用二极管等温度传感器TH1、TH2而被检测。另外，上述第一半导体开关元件UD1的过电流HOC和第二半导体开关元件LD1的过电流LOC根据通过例如上述第一半导体开关元件UD1和第二半导体开关元件LD1所分别具备的电流检测用发射极检测到的感应电流而被检测。
并且，在上述高侧电路10中检测到的表示上述第一半导体开关元件UD1的异常发热、过电流的异常信号借由设置于该高侧电路10的未图示的电平转换电路而被电平下降到低电位并被传送到上述低侧电路20。由此，传送到上述低侧电路20的表示上述第一半导体开关元件UD1的动作异常的异常信号与在该低侧电路20中检测到的表示上述第二半导体开关元件LD1的异常发热、过电流的异常信号一起被给予到上述脉冲生成电路23。
在此，上述脉冲生成电路23如上所述具有对上述控制信号IN进行电平转换并传送到上述高侧电路10的作用，并且具有在上述异常信号被输入时停止上述控制信号IN向上述高侧电路10传送的功能。应予说明，也存在上述控制信号IN的传送停止首先在指示上述第一半导体开关元件UD1的关断动作之后进行的情况。
另外，也将上述异常信号给予到设置于上述低侧电路20的报警输出电路24。该报警输出电路24发挥例如在上述异常信号的输入持续预定时间时，将其作为系统异常并将报警信号ALM输出到上述控制装置CONT的作用。接收到报警信号的上述控制装置CONT进行例如(a)停止上述控制信号IN的输出；(b)使上述第一半导体开关元件UD1和第二半导体开关元件LD1两者关断；(c)断开负载；(d)断开直流电源V1等，从而使上述半导体装置1的驱动停止和/或使系统停止。通过该半导体装置1的驱动的停止和/或系统的停止，从而将对该半导体装置1以及上述第一半导体开关元件UD1和第二半导体开关元件LD1造成的影响防患于未然，进一步对包括上述负载RL的整个系统造成的影响防患于未然。
另外，基本上在如上所述构成的半导体装置1中，本发明的特征在于，在上述高侧电路10设置电流源13，并且在上述低侧电路20设置负电压检测电路25。上述电流源13发挥向上述低侧电路20供给微小电流I-BIAS的作用。另外，上述负电压检测电路25发挥监视从上述电流源13供给的电流I-BIAS的方向从而检测出施加到上述高侧电路10的负电压的作用。
例如像图2所示的上述电流源13和上述负电压检测电路25的构成例那样，上述电流源13利用被设置于上述高侧电路10且与构成未图示的电平转换电路等的构成同种的高耐压的p型MOS-FET而构建。具体而言，上述电流源13形成为将源极与上述直流电源V1的正极连接，并向栅极输入上述第一电位VS的高耐压的p型MOS-FET 13a。应予说明，在图2中，d表示上述p型MOS-FET 13a的寄生二极管，另外，r表示上述p型MOS-FET 13a的寄生电阻。
另外，上述p型MOS-FET 13a在上述高侧电路10中，具有与构成上述电平转换电路的p型MOS-FET相同的元件结构，且与该电平转换电路的p型MOS-FET同样地形成在上述半导体装置1的高侧区域。但是，上述p型MOS-FET 13a的沟道宽度和/或沟道长度与其它电平转换电路的p型MOS-FET不同。
这样，使用p型MOS-FET 13a构成的上述电流源13以上述第一电位VS作为基准电位进行动作。并且，上述电流源13接受上述电源电压VB而向上述低侧电路20输出恒定的微小的电流I-BIAS。该电流I-BIAS是同与上述直流电源V1的两端电压相等的栅极-源极间电压[VB-VS]相对应的上述p型MOS-FET 13a的饱和电流。
在此，设置于上述高侧电路10的上述电流源13如下发挥作用。在上述第一半导体开关元件UD1导通且上述第二半导体开关元件LD1关断的稳定状态中，在上述高侧电路10，例如将上述电源电压VB设为100V，另外，将上述第一电位VS设为85V。即，在上述高侧电路10内，利用上述直流电源V1施加有15V的正电压。其结果，构成上述电流源13的上述p型MOS-FET13a的施加有上述电源电压VB的端子侧成为源极，如上所述，向上述低侧电路20输出上述电流I-BIAS。
对此，如果随着上述第一半导体开关元件UD1的关断动作而发生负电压浪涌，则例如上述第一电位VS变化至-30V，另外，上述电源电压VB变化至-15V。这样，由于与-15V的上述电源电压VB相比，被规定为0V的上述第二电位GND变高，所以构成上述电流源13的上述p型MOS-FET 13a的与被施加有上述电源电压VB的端子侧相反侧的端子成为源极。其结果，在上述p型MOS-FET 13a中流通与上述的稳定状态相反方向的电流。
应予说明，在负电压浪涌发生时，上述p型MOS-FET 13a的栅极-源极之间的电压变得比上述的稳定状态时大。因此，在上述p型MOS-FET 13a中瞬间流过大的电流。但是，由于负电压浪涌的发生时间极短，因此上述的瞬间的大电流几乎不会对上述p型MOS-FET 13a造成不良影响。另外，此时施加于上述p型MOS-FET 13a的负电压被该p型MOS-FET 13a的寄生电阻r挡住。
另一方面，设置于上述低侧电路20的上述负电压检测电路25构成为具备：电流电压变换电路26，其将从上述电流源13供给的电流I-BIAS变换成电压；以及比较器27，其将通过该电流电压变换电路26变换而成的电压SENS与预先设定的基准电压REF进行比较。上述电流电压变换电路26由将例如从上述电流源供给的电流I-BIAS变换成电压的电阻元件R以及与该电阻元件R并联连接从而将在该电阻元件R中生成的正的电压钳位在预定电压的钳位电路构成。该钳位电路例如包括1个或多个串联连接的齐纳二极管ZD。
应予说明，在上述钳位电路由多个串联连接的齐纳二极管ZD构成的情况下，在负电压的施加时，上述多个齐纳二极管ZD分别被正向偏置。因此，在上述负电压的施加时，与构成上述钳位电路的齐纳二极管ZD的串联连接数对应的正向压降作为负电压而被生成。与上述电阻元件R并联连接的二极管D发挥将这样的负电压钳位在恒定电压的作用。
具体而言，例如1个齐纳二极管ZD的正向压降为0.7V，因此在将n个齐纳二极管串联连接而成的钳位电路中，在上述的负电压浪涌的发生时产生绝对值为“0.7V×n”的负电压。这样，由于该大的负电压而产生闩锁上述低侧电路20的危险性。上述二极管D通过对这样的大的负电压进行钳位，从而发挥防止上述低侧电路20的闩锁的作用。
应予说明，在上述钳位电路由1个齐纳二极管ZD构成的情况下，在施加上述负电压时，正向偏置的上述齐纳二极管ZD的正向压降与pn结型的二极管D的正向压降相等。因此，在上述钳位电路由1个齐纳二极管ZD构成的情况下，可将在负电压浪涌的发生时施加到上述低侧电路20的负电压抑制到-0.7V。因此，由于此时不发生该低侧电路20闩锁，所以不需要设置上述二极管D。
根据如此构成的上述电流电压变换电路26，在未向上述高侧电路10施加有负电压的稳定状态中，由于从上述电流源13向该电流电压变换电路26供给上述电流I-BIAS，所以在上述电阻元件R中产生正的电压。并且，上述电阻元件R中生成的正的电压被上述钳位电路钳位在恒定电压。因此，上述电流电压变换电路26输出与上述电流I-BIAS流动的方向对应的正的电压SENS。
对此，如果上述第一半导体开关元件UD1关断，由上述负载RL的电感成分引起对上述半导体装置1施加负电压浪涌，则有时因该负电压浪涌而导致上述第一电位VS变得比上述第二电位GND低。因此，施加到上述p型MOS-FET 13a的源极-漏极之间的电压反转，在该p型MOS-FET 13a中流通与在上述第一半导体开关元件UD1导通时相反方向的电流。即，如果对上述半导体装置1施加负电压浪涌，则电流从上述低侧电路20向上述高侧电路10流动，即向相反方向流动。并且，该相反方向的电流使上述齐纳二极管ZD向正向偏置。其结果，上述齐纳二极管ZD成为低阻抗，在上述电阻元件R中产生与负电压浪涌对应的负的电压。
图3表示如上所述构成的上述电流电压变换电路26的动作特性。即，图3从上开始分别示出了上述半导体装置1中的与VS-GND之间电压的变化相对的上述电流电压变换电路26的输出电压SENS的变化、上述电流I-BIAS的变化以及VB-GND之间电压的变化。由该图3所示的上述负电压检测电路25的动作特性可知，例如在上述VS-GND电压为0V以上，且上述VB-GND之间电压为15V，对上述半导体装置1施加有正电压的状态下，不发生负电压浪涌，并且上述高侧电路10被保持在施加有正电压的状态。并且，对从上述电流源13供给的微小的上述电流I-BIAS进行电压变换的上述电流电压变换电路26的输出电压SENS处于上述齐纳二极管ZD被反向偏置的状态而被保持在恒定的正的钳位电压。
与此相对，在对上述半导体装置1施加负电压浪涌而上述电位VB和上述电位VS均变得比上述电位GND低的状态中，在上述电流源13中流通与稳定状态时相反方向的电流。其结果，成为上述齐纳二极管ZD或上述pn结型的二极管D被正向偏置的状态，上述电流电压变换电路26的输出电压SENS保持在恒定的负的钳位电压。
因此，上述比较器27通过将利用上述电流电压变换电路26求出的电压SENS与上述基准电压REF进行比较，从而能够快速地检测出随着上述第一半导体开关元件UD1的关断动作的负电压浪涌是否施加于上述半导体装置1。另外，由上述比较器27得到的负电压的检测信号DET通过例如由噪声滤波器和计时器构成的输出电路28输出。该输出电路28除去上述检测信号DET的噪声成分，并且在该检测信号DET持续了预定时间时，输出信号OUT。
并且，通过向上述脉冲生成电路23给予该信号OUT，从而控制上述控制信号IN向上述第一控制电路12的传送。另外，将上述信号OUT给予到上述报警输出电路24，其结果，生成报警信号ALM。在此，上述报警输出电路24将除了表示检测到上述负电压的异常信号以外，还有上述的表示异常发热、过电流的异常信号根据例如其种类而生成为使脉冲宽度、脉冲周期变化而成的报警信号ALM。
另外，上述控制装置CONT通过判定从上述半导体装置1的上述报警输出电路24通知的报警信号ALM的脉冲宽度、脉冲周期来识别该异常的种类。然后，上述控制装置CONT根据识别到的异常的种类控制上述控制信号IN的输出，或者借由未图示的开关控制负载和/或电源BAT的连接等，由此保护上述半导体装置1不受异常动作影响，进而保护整个系统不受异常动作影响。
然而，图2中示出的上述电流源13通过调整上述p型MOS-FET 13a的沟道宽度和/或沟道长度来设定该电流源13输出的电流I-BIAS的大小。但是，也可以通过调整构成上述电流源13的上述p型MOS-FET 13a的栅极电压来设定该电流源13输出的电流I-BIAS的大小。但是，此时，如图4所示，当然需要用于设定上述p型MOS-FET 13a的栅极电压的偏置源13b。
另外，如图4所示，也可以使用电流镜电路构成上述电流电压变换电路26。具体而言，使用一对n型MOS-FET 26a、26b构成电流镜电路，在电流输入侧的上述n型MOS-FET 26a并联连接电压钳位用的齐纳二极管ZD。并且，在上述电流镜电路中的电流输出侧的上述n型MOS-FET 26b与上述电源电压VCC之间串联连接电压变换用的电阻元件R。
根据这样构成的电流电压变换电路26，在向上述半导体装置1施加有正电压的稳定状态中，从上述电流源13供给的电流I-BIAS流向上述n型MOS-FET 26a。并且，与流向上述n型MOS-FET 26a的电流成比例的电流借由上述n型MOS-FET 26b而流向上述电阻元件R。其结果，借由上述电流镜电路，能够在上述电阻元件R产生与从上述电流源13供给的电流I-BIAS对应的电压降。
另一方面，如果对上述半导体装置1施加负电压，则上述电流镜电路中的电流输入侧的上述n型MOS-FET 26a的施加有上述第二电位GND的一侧的端子成为漏极，上述高侧电路10侧的端子成为源极。其结果，由于上述n型MOS-FET 26a的栅极与源极成为相同电位，栅极-源极之间的电压成为0，所以该n型MOS-FET 26a成为关断状态。
这样，上述电流镜电路中的电流输出侧的上述n型MOS-FET 26a成为源极跟随器，并成为其栅极被施加有负电压的状态。但是，由于连接有上述电阻元件R的上述n型MOS-FET 26b的源极无法成为负电压，所以该n型MOS-FET 26b也还成为关断状态。其结果，上述电流电压变换电路26的输出电压SENS成为借由上述电阻元件R而施加的电源电压VCC。
因此，通过在上述比较器27中将上述电流电压变换电路26的输出电压SENS与预定的基准电压REF进行比较，即，通过检测出上述输出电压SENS是否成为电源电压VCC，从而能够检测出负电压的施加。因此，能够与图2中示出的上述负电压检测电路25同样地快速且准确地检测出施加到上述半导体装置1的负电压浪涌。特别是如上所述，如果使用电流镜电路构成上述电流电压变换电路26，则仅通过调整该电流镜电路的电流镜比(Current mirrorratio)就能够设定针对上述电流I-BIAS的检测灵敏度。因此，在上述低侧电路20中，能够容易地调整负电压的检测灵敏度。
应予说明，即使如图4所示，在使用电流镜电路构成电流电压变换电路26的情况下，作为将施加于上述n型MOS-FET 26a的电压钳位在预定电压的钳位电路，如果使用1个或多个串联连接的齐纳二极管ZD就足够了。此时，在由多个串联连接的齐纳二极管ZD构成上述钳位电路的情况下，优选将用于对施加于该钳位电路的负电压进行钳位的二极管D反向并联连接。但是，在仅由1个齐纳二极管ZD构成上述钳位电路的情况下，如上所述，不需要上述二极管D的并联连接。
如此，根据如上所述构成的半导体装置1，能够在随着上述第一半导体开关元件UD1的关断动作的负电压浪涌的发生时迅速且可靠地检测出施加于该半导体装置1的负电压。并且，通过在上述高侧电路10设置上述电流源13，在上述低侧电路20设置具有上述电流电压变换电路26和上述比较器27的上述负电压检测电路25这样的简单的构成，能够容易地检测出负电压的施加。并且，在利用上述负电压检测电路25检测到负电压的施加时，通过在上述控制装置CONT中控制上述半导体装置1和/或系统的动作，从而不仅能够有效地保护该半导体装置1不受负电压浪涌的影响，也能够有效地保护包括上述第一半导体开关元件UD1和第二半导体开关元件LD1等的整个系统不受负电压浪涌的影响。
具体而言，如在图5中系统的状态变化所示，在通常动作状态中，在检测到上述第一半导体开关元件UD1和第二半导体开关元件LD1的异常发热和/或过电流等异常时，能够与使用了现有的通常的半导体装置1的系统同样地执行对应该异常种类的异常处理A。对此，在使用了本发明的半导体装置1的系统的情况下，除了能够执行上述的异常处理A以外，还能够执行对于负电压检测报警的异常处理B。因此，根据本发明，能够使由负电压浪涌导致的上述半导体装置1的误动作和破坏防患于未然，并且能够保证整个系统的稳定的运行。
应予说明，在上述的实施方式中，对具备互补地导通-关断驱动形成了半桥式电路的上述第一半导体开关元件UD1和第二半导体开关元件LD1的第一驱动器11和第二驱动器21的半导体装置1进行了说明。但是，上述半导体装置1也可以以借由外置于该半导体装置1的作为其它电路部件的驱动器11、21而导通-关断驱动上述第一半导体开关元件UD1和第二半导体开关元件LD1的方式构成来代替本身具备上述驱动器11、21的情况。
另外，本发明并不是仅能够适用于互补地导通-关断驱动构成半桥式电路的第一半导体开关元件UD1和第二半导体开关元件LD1的半导体装置。例如分别如图6的(a)～图6的(d)所示，也能够同样地适用于这样的半导体装置，即，通过半导体开关元件S1而使流向电抗器L或变压器T的电流导通-关断，并且对通过该电抗器L或变压器T而生成供给到负载的电力的转换器中的上述半导体开关元件S1的导通-关断动作进行控制。
另外，图6的(a)所示的电源电路是以如下方式构成的降压转换器：具备串联连接到半导体开关元件S1并被夹设在电源的正极线的电抗器L，在该电抗器L和上述半导体开关元件S1的连接点与接地电位GND之间设置二极管D1，从而生成从上述电抗器L经由输出电容器C供给到负载的电力。
另外，图6的(b)所示的电源电路是以如下方式构成的升降压转换器：具备串联连接到半导体开关元件S1并被夹设在电源的正极线与接地线之间的电抗器L，从设置在该电抗器L和上述半导体开关元件S1的连接点与正极的输出端子之间的二极管D1生成经由输出电容器C供给到负载的电力。应予说明，输出电压的极性与图6的其它方式相反。
在这样构成的降压转换器、升降压转换器中，由于上述半导体开关元件S1以在与上述电抗器L的连接点产生的中点电压(中间电位)作为基准电位进行导通-关断动作，所以也可以使用如上构成的半导体装置1对上述半导体开关元件S1进行导通-关断驱动。但是，此时由于没有以接地电位作为基准进行动作的低侧的半导体开关元件，所以当然无需在上述低侧电路20侧设置上述第二驱动器21。
另外，分别如图6的(c)、图6的(d)所示，作为通过半导体开关元件S1对流向作为变压器T的初级绕组的电抗器的电流进行导通-关断控制，并且对从由上述变压器T的次级绕组生成的电压生成供给到负载的电力的反激转换器或者正激转换器进行驱动的装置，也可以适用本发明的半导体装置。
在这样构成的反激转换器、正激转换器中，上述半导体开关元件S1也以在与上述变压器T的初级绕组的连接点生成的中点电压(中间电位)作为基准电位进行导通-关断动作。因此，可以与图6的(a)、图6的(b)中分别示出的降压转换器、升降压转换器同样地使用本发明的半导体装置1对上述半导体开关元件S1进行导通-关断驱动。因此，此时，当然也不需要在低侧电路20侧设置上述第二驱动器21。
并且，即使在对如图6的(a)～图6的(d)中分别所示那样的转换器中的半导体开关元件S1进行导通-关断驱动时，也可能在上述半导体开关元件S1的关断动作时对上述高侧电路10侧施加负电压。因此，根据具备如上所述的发挥功能的电流源13和负电压检测电路25而构成的半导体装置1，能够简单且快速地检测出负电压的发生，因此其实用性优点巨大。
另外，对于上述电流源13，例如也可以像图7的(a)～图7的(c)中分别所示那样构成。在此，图7的(a)所示的电流源13以通过将电阻元件R1与供给电源电压VB的电源线连接，从而借由该电阻元件R1向低侧电路20流通电流的方式构成。根据这样构成的电流源13，虽然在稳定状态时无法向上述低侧电路20供给恒定的电流，但是随着对应于上述第二电位VS的变化而变化的电位VB，供给到上述低侧电路20的电流的大小和方向也发生变化。因此，即使在仅使用电阻元件R1简单地构成电流源13的情况下，也发挥与上述的实施方式同样的效果。
另外，图7的(b)所示的电流源13使用二极管13b和与该二极管13b串联连接的电阻元件R2而使施加到p型MOS-FET 13a的栅极的电压稳定化，使借由上述p型MOS-FET 13a而供给到上述低侧电路20的电流恒定化。根据该电路，即使直流电源V1的输出电压(VB-VS)发生变化，由于上述p型MOS-FET 13a的栅极-源极间电压通过二极管13b的正向电压Vf而被恒压化，所以能够供给稳定的恒定电流。
此外，图7的(c)所示的电流源13构成为在p型MOS-FET 13a的源极与供给上述电源电压VB的电源线之间串联地夹设有电阻元件R3。并且，施加于上述p型MOS-FET 13a的源极的电压和预定的基准电压REF2分别与运算放大器13c的反转输入端子和非反转输入端子连接，通过对上述p型MOS-FET 13a的栅极施加该运算放大器13c的输出电压，从而使借由上述p型MOS-FET 13a而供给到上述低侧电路20的电流恒定化。即，通过运算放大器13c的反转输入端子与非反转输入端子的虚拟短路动作，能够以使流向上述电阻元件R3的电流I-BIAS成为{(VB-VS)-REF2}/R3的方式进行控制。
这样，即使以构成上述电流源13而使从该电流源13供给到上述低侧电路20的电流恒定化的方式进行控制，由于在对该电流源13施加有负电压的情况下使经由上述p型MOS-FET 13a流通的电流的方向变化，所以发挥与上述的实施方式同样的效果。即，根据半导体装置1的方案，即使例如如图7的(a)～图7的(b)分别所示那样改变上述电流源13的构成，也能够在上述低侧电路20简单且快速地检测出施加于上述高侧电路10的负电压。
另外，也可以如图7的(c)那样构成上述电流源13。此时，在未施加有负电压的通常的状态下，在上述p型MOS-FET 13a中流通{V1-Vfb(＝基准电压REF2的输出电压)}/R3的电流，如果施加有负电压，则流向上述p型MOS-FET 13a的电流变为零(0)。另外，虽然没有特别图示，但在如上所述构成的电流源13的电流输出端子串联地夹设有防倒流用的二极管也是有用的。如果具备这样的防倒流用的二极管，则在对上述高侧电路10施加有负电压的情况下，虽然无法像上述那样判定从上述电流源13供给的电流的方向，但至少能够使上述电流本身为零(0)。因此，在这种情况下，通过检测出从上述电流源13供给的电流是否变为零(0)，从而能够检测出对上述高侧电路10施加有负电压的情况。
应予说明，本发明不限于上述的实施方式。例如作为上述负电压检测电路25中的负电压的检测阈值的基准电压REF可以根据上述电流I-BIAS的大小和/或上述电流电压变换电路26的构成而决定。另外，对于上述电流电压变换电路26中的用作钳位电路的上述齐纳二极管ZD的数目，也可以根据该齐纳二极管ZD的齐纳电压和应当设定的钳位电压来确定。
另外，在实施方式中，在持续预定时间持续负电压检测状态时，虽然生成异常信号，但也可以对例如负电压的发生频率进行计数，在发生频率超过阈值时生成异常信号。另外，对于通过上述控制装置CONT进行的上述半导体装置1的保护动作而言，可以根据施加于上述半导体装置1的负电压的大小与其发生时间之间的关系而确定。
具体而言，在对上述半导体装置1施加了例如-100V的负电压时，在施加该负电压的时间为100ns的情况下以及为1μs的情况下，1μs的情况下更容易使上述半导体装置1破坏。即，因负电压而导致上述半导体装置1破坏的条件取决于负电压的大小与其发生时间之间的关系。因此，可以以上述破坏条件为前提，在导致上述半导体装置1破坏之前输出上述报警信号ALM，通过上述控制装置CONT执行使上述半导体装置1的驱动停止，或者减少负电压的持续时间等控制。
另外，对于减少负电压的持续时间的控制，例如可以对上述第一半导体开关元件UD1和第二半导体开关元件LD1的栅极电阻值进行可变控制来改变上述第一半导体开关元件UD1和第二半导体开关元件LD1的切换动作时的电流变化di/dt。另外，本发明可以在不脱离其主旨的范围内进行各种变形来实施。

Claims (18)

1.一种半导体装置，其特征在于，具备：
第一电路，其以第一电压作为基准电位进行动作；
第二电路，其以与所述第一电压不同的第二电压作为基准电位进行动作；
电流源，其设置于所述第一电路并向所述第二电路供给电流，根据所述第一电压相对于所述第二电压是否为负电压而使所述电流变化；以及
负电压检测电路，其设置于所述第二电路，监视从所述电流源供给的电流的变化，从而检测出对所述第一电路施加有负电压的情况。
2.根据权利要求1所述的半导体装置，其特征在于，所述电流源在所述第一电压比所述第二电压高时向所述第二电路供给预定的电流，所述电流源在所述第一电压变得比所述第二电压低时使供给到所述第二电路的电流的方向反转。
3.根据权利要求1所述的半导体装置，其特征在于，所述负电压检测电路在从所述电流源供给的电流的方向发生了改变时，检测为在所述第一电路上施加有负电压。
4.根据权利要求1所述的半导体装置，其特征在于，所述第一电路是对一侧的端子接受了比接地电位高的电压的半导体开关元件的导通-关断动作进行控制，并且以中间电位作为基准电位的高侧电路，所述第二电路是以所述接地电位作为基准电压进行动作的低侧电路，所述中间电位是所述半导体开关元件的另一侧的端子的电位。
5.根据权利要求4所述的半导体装置，其特征在于，所述第一电路对高侧驱动器进行驱动，所述高侧驱动器对以所述中间电位作为基准进行导通-关断动作的半导体开关元件的动作进行控制。
6.根据权利要求5所述的半导体装置，其特征在于，所述高侧驱动器被组装为所述第一电路的一部分。
7.根据权利要求1所述的半导体装置，其特征在于，所述第一电路借由半导体开关元件使流向电抗器的电流导通-关断，并控制转换器中的所述半导体开关元件的导通-关断动作，所述转换器生成借由该电抗器供给到负载的电力。
8.根据权利要求1所述的半导体装置，其特征在于，所述第一电路和第二电路互补地对第一半导体开关元件和第二半导体开关元件进行导通-关断驱动控制，并且所述第一电路和第二电路被一体化集成为能够应对高电压的集成电路，所述第一半导体开关元件和所述第二半导体开关元件串联连接地形成半桥式电路并构成从该半桥式电路的中点向负载供给电力的电源部。
9.根据权利要求8所述的半导体装置，其特征在于，所述第一电路对高侧驱动器进行驱动，所述高侧驱动器对以中间电位作为基准进行导通-关断动作的所述第一半导体开关元件的动作进行控制，所述中间电位是所述半桥式电路的所述中点的电位，
所述第二电路对低侧驱动器进行驱动，所述低侧驱动器对以所述接地电位作为基准进行导通-关断动作的所述第二半导体开关元件的动作进行控制。
10.根据权利要求9所述的半导体装置，其特征在于，所述高侧驱动器被组装为所述第一电路的一部分。
11.根据权利要求1所述的半导体装置，其特征在于，所述电流源构成为：以将源极与预定的电压电源连接，在栅极接受预定的偏置电压而动作并从漏极输出恒定电流的高耐压的MOS-FET作为主体。
12.根据权利要求1所述的半导体装置，其特征在于，所述负电压检测电路包括：
电流电压变换电路，其将从所述电流源供给的电流变换成电压；以及
比较器，其将该电流电压变换电路的输出电压与预定的基准电压进行比较而检测出施加于所述第一电路的负电压。
13.根据权利要求12所述的半导体装置，其特征在于，所述电流电压变换电路包括：
电阻元件，其将从所述电流源供给的电流变换成电压；以及
钳位电路，其与该电阻元件并联连接并对施加于该电阻元件的电压进行钳位。
14.根据权利要求12所述的半导体装置，其特征在于，所述电流电压变换电路包括：
电流镜电路，其生成与从所述电流源供给的电流成比例的电流；
电阻元件，其将从该电流镜电路输出的电流变换成电压；
钳位电路，其与所述电流镜电路并联连接而对施加于该电流镜电路的电压进行钳位。
15.根据权利要求13或14所述的半导体装置，其特征在于，所述钳位电路包括齐纳二极管。
16.根据权利要求13或14所述的半导体装置，其特征在于，所述钳位电路包括串联连接的多个齐纳二极管和与这些齐纳二极管的串联电路反向并联连接的二极管。
17.根据权利要求1所述的半导体装置，其特征在于，所述负电压检测电路在检测出施加于所述第一电路的负电压时，输出停止信号，所述停止信号使由所述第一电路进行导通-关断控制的半导体开关元件的驱动停止。
18.根据权利要求1所述的半导体装置，其特征在于，所述第二电路具备报警输出电路，所述报警输出电路在从所述负电压检测电路持续预定时间输出信号时，将表示由所述第一电路进行驱动控制的半导体的异常的报警信号输出到外部。
CN201580004052.9A 2014-07-14 2015-05-25 半导体装置 Active CN105940607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014143811 2014-07-14
JP2014-143811 2014-07-14
PCT/JP2015/064858 WO2016009719A1 (ja) 2014-07-14 2015-05-25 半導体装置

Publications (2)

Publication Number Publication Date
CN105940607A true CN105940607A (zh) 2016-09-14
CN105940607B CN105940607B (zh) 2018-10-26

Family

ID=55078223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580004052.9A Active CN105940607B (zh) 2014-07-14 2015-05-25 半导体装置

Country Status (5)

Country Link
US (1) US10374592B2 (zh)
JP (1) JP6217862B2 (zh)
CN (1) CN105940607B (zh)
DE (1) DE112015000270T5 (zh)
WO (1) WO2016009719A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346118A (zh) * 2018-09-29 2019-02-15 上海华虹宏力半导体制造有限公司 用于sonos单元的灵敏放大器电路
CN110196348A (zh) * 2018-02-26 2019-09-03 半导体组件工业公司 负电压检测和电压浪涌保护
CN112104205A (zh) * 2020-08-14 2020-12-18 西安工程大学 具有中点电压跟踪功能的全桥逆变电路栅极驱动电路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876450B2 (en) * 2014-01-24 2018-01-23 Marvell World Trade, Ltd. Active clamp for motor driver
WO2016009719A1 (ja) * 2014-07-14 2016-01-21 富士電機株式会社 半導体装置
JP6552109B2 (ja) * 2016-02-19 2019-07-31 三菱重工業株式会社 制御装置、インバータ、制御方法及びプログラム
EP3385959A1 (en) * 2017-04-06 2018-10-10 Borealis AG Cable jacket composition
US10591518B1 (en) * 2018-09-05 2020-03-17 Tower Semiconductor Ltd. Apparatus and system of a low-voltage detector
JP7379834B2 (ja) 2019-03-11 2023-11-15 富士電機株式会社 駆動回路
JP7395831B2 (ja) 2019-03-11 2023-12-12 富士電機株式会社 駆動回路
CN112821728A (zh) * 2019-11-15 2021-05-18 富士电机株式会社 开关控制电路、半导体装置
JP7345423B2 (ja) * 2020-04-06 2023-09-15 三菱電機株式会社 デバイス駆動回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719730A (zh) * 2004-07-06 2006-01-11 矢崎总业株式会社 半导体开关控制装置
JP2009060226A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 半導体装置
CN101882885A (zh) * 2009-05-08 2010-11-10 三菱电机株式会社 驱动桥接的功率晶体管的半导体装置
CN103391081A (zh) * 2013-07-19 2013-11-13 中国航天科技集团公司第九研究院第七七一研究所 一种数字可控的感性负载驱动电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365118A (en) * 1992-06-04 1994-11-15 Linear Technology Corp. Circuit for driving two power mosfets in a half-bridge configuration
DE10056833C2 (de) 1999-11-24 2003-03-20 Int Rectifier Corp Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren
US6859087B2 (en) * 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
US7091752B2 (en) * 2003-09-30 2006-08-15 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
DE102006036569B4 (de) * 2006-08-04 2015-02-26 Infineon Technologies Austria Ag Treiberschaltung eines Halbleiter-Leistungsschaltelementes
US7760005B2 (en) * 2007-03-29 2010-07-20 General Electric Company Power electronic module including desaturation detection diode
DE102007061978B4 (de) * 2007-12-21 2013-04-11 Infineon Technologies Ag Schaltungsanordnung zum Bereitstellen einer Spannungsversorgung für eine Transistor-Treiberschaltung
US7782115B2 (en) * 2008-04-11 2010-08-24 Asic Advantage Inc. Voltage level shifter
JP5310425B2 (ja) * 2009-09-15 2013-10-09 株式会社デンソー 電力変換器
JP5359918B2 (ja) * 2010-02-16 2013-12-04 三菱電機株式会社 半導体装置
JP5394975B2 (ja) * 2010-04-21 2014-01-22 住友重機械工業株式会社 スイッチングトランジスタの制御回路およびそれを用いた電力変換装置
JP2013070530A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp ゲート駆動回路、電力変換回路、３相インバータ、及びゲート駆動方法
JP2013070263A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法
US9209793B2 (en) * 2012-02-17 2015-12-08 Infineon Technologies Austria Ag Bootstrap circuitry for an IGBT
WO2013182867A1 (en) * 2012-06-05 2013-12-12 Freescale Semiconductor, Inc. Method and apparatus for charging a bootstrap charge storage device
US8885310B2 (en) * 2012-10-31 2014-11-11 Freescale Semiconductor, Inc. Gate driver with desaturation detection and active clamping
JP2014121103A (ja) * 2012-12-13 2014-06-30 Renesas Electronics Corp 半導体装置及びスイッチング電源装置
US9595889B2 (en) * 2013-02-15 2017-03-14 Eaton Corporation System and method for single-phase and three-phase current determination in power converters and inverters
JP2015053096A (ja) * 2013-09-09 2015-03-19 マイクロン テクノロジー， インク． 半導体装置、及び誤り訂正方法
WO2016009719A1 (ja) * 2014-07-14 2016-01-21 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719730A (zh) * 2004-07-06 2006-01-11 矢崎总业株式会社 半导体开关控制装置
JP2009060226A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 半導体装置
CN101882885A (zh) * 2009-05-08 2010-11-10 三菱电机株式会社 驱动桥接的功率晶体管的半导体装置
CN103391081A (zh) * 2013-07-19 2013-11-13 中国航天科技集团公司第九研究院第七七一研究所 一种数字可控的感性负载驱动电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196348A (zh) * 2018-02-26 2019-09-03 半导体组件工业公司 负电压检测和电压浪涌保护
CN109346118A (zh) * 2018-09-29 2019-02-15 上海华虹宏力半导体制造有限公司 用于sonos单元的灵敏放大器电路
CN109346118B (zh) * 2018-09-29 2021-08-24 上海华虹宏力半导体制造有限公司 用于sonos单元的灵敏放大器电路
CN112104205A (zh) * 2020-08-14 2020-12-18 西安工程大学 具有中点电压跟踪功能的全桥逆变电路栅极驱动电路

Also Published As

Publication number Publication date
JPWO2016009719A1 (ja) 2017-04-27
CN105940607B (zh) 2018-10-26
JP6217862B2 (ja) 2017-10-25
WO2016009719A1 (ja) 2016-01-21
US10374592B2 (en) 2019-08-06
US20160322966A1 (en) 2016-11-03
DE112015000270T5 (de) 2016-09-29

Similar Documents

Publication Publication Date Title
CN105940607A (zh) 半导体装置
TWI501533B (zh) 一種離線電壓調節器、離線調節器積體電路及其電壓轉換方法
CN105706367B (zh) 半导体装置
CN205004739U (zh) 用于驱动晶体管的过电压保护电路
DE102015110660A1 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
CN105827108A (zh) 电源装置
US9768607B2 (en) System and method for a multi-phase snubber circuit
CN109600030B (zh) 用于功率装置的母线电容放电方法、系统及装置
TWI523382B (zh) 電源轉換裝置及其電流回授信號異常時的保護方法
KR101982907B1 (ko) 전압원 보호에 대한 단락을 이용하는 동기식 벅 조절기
JP6477923B2 (ja) 制御回路
CN107404778B (zh) 电磁加热烹饪系统及其驱动控制电路、检测方法
US10542592B2 (en) LED driver and LED driving method
US9664729B2 (en) Apparatus and method for monitoring operation of an insulated gate bipolar transistor
KR20130135757A (ko) Led 스트링을 제어하는 장치
CN104979851B (zh) 一种开关电路及其控制方法
CN108684213B (zh) 半导体模块、在半导体模块中使用的开关元件的选定方法以及开关元件的芯片设计方法
KR20150002479A (ko) 전력 반도체 회로
JP2018060731A (ja) Ｌｅｄ点灯装置及びｌｅｄ照明装置
CN106340856B (zh) Dc到dc转换器输入节点短路保护
AU2013274601B2 (en) Systems and methods for protecting a switch mode power supply
JP7058764B1 (ja) 電力変換装置、半導体スイッチ駆動装置及び制御方法
KR101449403B1 (ko) 비동기 dc-dc 부스트 컨버터용 전압감지 컨트롤러, 이를 이용한 led 백라이트 시스템과 램프 시스템, 및 입력전원의 선택적 차단방법
KR102065117B1 (ko) 전력 반도체 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant