CN103391081A - 一种数字可控的感性负载驱动电路 - Google Patents

Abstract

本发明公开了一种数字可控的感性负载驱动电路，在驱动电路的输出模块中插入过冲检测模块和过冲控制模块。该电路通过向上过冲检测、数字可控的向上过冲控制、向下过冲检测、数字可控的向下过冲控制和可调电阻控制模块的配合，能够方便和准确的检测系统总线BUS和XBUS端发生的过冲，并产生相应的控制信号，及时抑制感性负载驱动电路的过冲幅度，保证系统总线BUS、XBUS的电平满足系统要求，使接收器正确接收数据，从而提高数据通信的可靠性。

Description

一种数字可控的感性负载驱动电路

技术领域

本发明属于半导体集成电路技术领域，涉及一种数字可控的感性负载驱动电路。

背景技术

用于感性负载的驱动电路的组成如图1所示，主要包括发送器逻辑模块、预驱动模块、输出驱动器件构成，以下对各模块进行简要介绍。

发送器逻辑模块由多个非门、与非门和或非门组成。主要实现三个功能：信号整形；TXA和XTXA的差分信号输出、同相信号屏蔽；使能信号控制。该模块是驱动电路所共有的，实现了协议芯片对发送器的控制，在此不再详述。

预驱动模块如图2所示，主要由多级级联的反向器构成。实现对输出驱动器件的驱动。

输出驱动器件如图2所示，一般由大尺寸、高耐压的功率器件构成，如LDMOS管等，实现对感性负载驱动。

采用预驱动模块和输出驱动器件构成的发送器结构如图2所示，发送模块为两路高速驱动器，两路驱动器分时工作，对其前级的输出信号进行反相，并驱动变压器负载。但采用上述方法实现的收发器，由于驱动DMOS的反向器上升或下降沿太快，驱动管，变压器瞬时产生较大的反向电动势，会造成BUS、XBUS过冲，过冲能量不能很快的泄放，会使BUS、XBUS的电平很快抬高，甚至超过系统所要求的接收器最低电平（0.86V），如图3所示，可造成接收器错误接收到数据，从而影响协议芯片的正常工作。

发明内容

本发明解决的问题在于抑制由于发送器迅速关断或导通造成总线过冲，提供一种数字可控的感性负载驱动电路，通过检测输出电压是否发生过冲，以及若发生过冲时及时抑制过冲幅度，保证总线（BUS、XBUS）的电平满足系统要求，使接收器正确接收数据，从而提高数据通信的可靠性。

本发明是通过以下技术方案来实现：

一种数字可控的感性负载驱动电路，包括：同相端控制模块、反相端控制模块、同相预驱动模块、反相预驱动模块、同相输出驱动器件、反相输出驱动器件、可调电阻控制模块和发送器逻辑模块；

其中，同相端控制模块与同相预驱动模块、同相输出驱动器件、变压器同相端连接；反相端控制模块与反相预驱动模块、反相输出驱动器件、变压器同相端连接；发送器逻辑模块与发送器同相数字输入端、反相数字输入端、同相预驱动模块、反相预驱动模块连接；同相预驱动模块与同相端控制模块、同相输出驱动器件、发送器逻辑模块连接；同相输出驱动器件与同相端控制模块、发送器逻辑模块、变压器同相端连接；反相预驱动模块与反相端控制模块、反相输出驱动器件、发送器逻辑模块连接；反相输出驱动器件与反相端控制模块、发送器逻辑模块、变压器反相端连接。

所述的同相端控制模块、反相端控制模块均由向上过冲检测模块、向上过冲控制模块、向下过冲检测模块、向下过冲控制模块组成；

向上过冲检测模块采样总线BUS端的电压信号，检测是否过冲；若发生向上过冲，向上过冲检测模块的输出端通过向上过检测线与向上过冲控制模块相连，产生过冲控制信号；过冲控制信号与output3相连，实现对BUS端的控制，消除向上过冲；

向下过冲检测模块采样总线BUS端的电压信号，检测是否过冲；若发生向下过冲，向下过冲检测模块的输出端通过向下过冲检测线与向下过冲控制模块相连，产生过冲控制信号；过冲控制信号与output3或Xoutput4相连，实现对BUS端或XBUS端的控制，消除向下过冲。

所述的向上过冲检测模块由迟滞比较器模块组成，迟滞比较器模块的同相端为同相基准电压输出端，反相端为同相端输出驱动器件的BUS端，输出端接向上过冲控制模块的输入端；

向下过冲检测模块由迟滞比较器模块组成，迟滞比较器模块的同相端接反相基准电压输出端，反相端接同相端输出驱动器件的BUS端，输出端接向下过冲控制模块的输入端。

所述的向上过冲控制模块由电容、数字可控配置电阻模块、反向器和NMOS管构成；电容一端接向上过冲检测模块的输出端，电容另一端接数字可控配置电阻模块输入端，数字可控配置电阻模块另一端接地，反向器输入端接数字可控配置电阻模块的输入端，反向器输出端接NMOS管的栅极，NMOS管的源端接电压源，NMOS管的漏端接过冲控制信号；

向下过冲控制模块由电容、数字可控配置电阻模块、反向器和PMOS管构成；电容一端接向下过冲检测模块的输出端，电容另一端接数字可控配置电阻模块输入端，数字可控配置电阻模块另一端接地，反向器输入端接数字可控配置电阻模块的输入端，反向器输出端接PMOS管的栅极，PMOS管的源端接电压源，PMOS管的漏端接过冲控制信号。

所述的数字可控配置电阻模块由可调电阻控制模块和相串联的可变电阻模块组成，可调电阻控制模块由多个数字可控配置模块组成，一个数字可控配置模块输入输出端对应一个可变电阻模块的电阻端；各可变电阻对应的可调电阻控制模块输出端接同相端控制模块的数字可控配置电阻模块控制端，以及反相端控制模块的数字可控配置电阻模块控制端。

所述的同相端输出驱动模块由预驱动模块组成，预驱动模块的输入端接CBUS端，输出端接过冲控制信号；

所述的反相端输入模块由预驱动模块组成，预驱动模块的输入端接XCBUS端，输出端接过冲控制信号；

所述的同相端输出驱动器件、反相端输出驱动器件均由PMOS管组成，PMOS管源极接电压源，PMOS管漏极接BUS端，PMOS管栅极接过冲控制信号，PMOS管510衬底接电压源；

所述的可调电阻控制模块，由可调电阻控制模块和配置线构成，配置信号线与向上过冲控制模块、向下过冲控制模块、向上过冲控制模块、向下过冲控制模块相连，实现对控制模块的配置。

所述当BUS端产生一个向上过冲脉冲时，在向上过冲检测模块的迟滞比较器模块负端出现一个比同相基准电压输出端高的信号，通过迟滞比较器模块输出端输出一个下跳脉冲；由向上过冲控制模块的电容和数字可控配置电阻模块组成的单稳态控制电路，将会在反向器的输入端产生下跳脉冲，通过反向器，使NMOS管的漏端过冲控制信号产生一个上拉脉冲，该脉冲控制同相端输出驱动器件的PMOS管的输出电平，从而抑制BUS端产生的向上过冲脉冲。

根据负载情况，通过对向上过冲控制模块中的数字可控配置电阻模块进行配置，改变单稳态控制电路的充放电时间，控制过冲控制信号的脉冲宽度，从而控制同相端输出驱动器件的PMOS管漏极BUS的过冲脉冲。

所述当BUS端产生一个向下过冲脉冲时，在向下过冲检测模块的迟滞比较器模块负端出现一个比反相基准电压输出端低的信号，通过迟滞比较器模块输出端输出一个上跳脉冲；由向下过冲控制模块的电容和数字可控配置电阻模块组成的单稳态控制电路，会在反向器的输入端产生上跳脉冲，通过反向器，会使PMOS管的漏端过冲控制信号产生一个下拉脉冲，该脉冲控制同相端输出驱动器件的PMOS管的输出电平，从而抑制BUS端产生的向下过冲脉冲。

根据负载情况，通过对向下过冲控制模块中的数字可控配置电阻模块进行配置，改变单稳态控制电路的充放电时间，控制过冲控制信号的脉冲宽度，从而控制同相端输出驱动器件的PMOS管漏极BUS的过冲脉冲。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供的数字可控的感性负载驱动电路，在驱动电路的输出模块中插入过冲检测模块和过冲控制模块。该电路通过向上过冲检测、数字可控的向上过冲控制、向下过冲检测、数字可控的向下过冲控制和可调电阻控制模块的配合，能够方便和准确的检测系统总线BUS和XBUS端发生的过冲，并产生相应的控制信号，及时抑制感性负载驱动电路的过冲幅度，保证系统总线BUS、XBUS的电平满足系统要求，使接收器正确接收数据，从而提高数据通信的可靠性。

其中，利用向上和向下过冲检测电路检测输出电压是否发生过冲；若发生过冲时，向上、向下过冲控制模块控制输出驱动器件的导通程度，调整变压器原边电流的变化率，减小反向电动势，从而及时抑制过冲幅度，保证BUS、XBUS的电平满足系统要求，使接收器正确接收数据，从而提高数据通信的可靠性。同时，通过可调电阻控制模块，可以根据负载的变化，合理的配置电阻，控制输出驱动器件的导通程度。

附图说明

图1感性负载的驱动电路的结构示意图；

图2发送器预驱动模块及输出驱动器件结构示意图；

图3变压器副边波形图；

图4本发明的数字可控的感性负载驱动电路框图；

图5本发明的数字可控的感性负载驱动电路实例图；

图6可调电阻控制模块实例图。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

为了控制变压器瞬时突变，产生的较大反向电动势，并造成的BUS和XBUS端的向上或向下过冲，本发明通过向上过冲检测电路和向下过冲检测电路监测输出电压，并控制向上过冲控制模块和向下过冲控制模块，实现对输出驱动器件的导通程度的调整，解决过冲问题；为了适应不同的感性负载，还设计了可配置的输入端，保证过冲控制模块准确的控制过冲量。

参见图4，一种数字可控的感性负载驱动电路，同相端控制模块、反相端控制模块、同相预驱动模块、反相预驱动模块、同相输出驱动器件、反相输出驱动器件、可调电阻控制模块和发送器逻辑模块；

其中，同相端控制模块与同相预驱动模块、同相输出驱动器件、变压器同相端连接；反相端控制模块与反相预驱动模块、反相输出驱动器件、变压器同相端连接；发送器逻辑模块与发送器同相数字输入端、反相数字输入端、同相预驱动模块、反相预驱动模块连接；同相预驱动模块与同相端控制模块、同相输出驱动器件、发送器逻辑模块连接；同相输出驱动器件与同相端控制模块、发送器逻辑模块、变压器同相端连接；反相预驱动模块与反相端控制模块、反相输出驱动器件、发送器逻辑模块连接；反相输出驱动器件与反相端控制模块、发送器逻辑模块、变压器反相端连接。

所述的同相端控制模块，由向上过冲检测模块、向上过冲控制模块、向下过冲检测模块、向下过冲控制模块组成。向上过冲检测模块采样总线BUS端的电压信号，完成检测是否过冲的功能；若发生向上过冲，向上过冲检测模块的输出端通过向上过检测线14与向上过冲控制模块相连，产生过冲控制信号15；过冲控制信号15与output3相连，实现了对BUS端的控制，消除向上过冲。

向下过冲检测模块采样总线BUS端的电压信号，完成检测是否过冲的功能；若发生向下过冲，向下过冲检测模块的输出端向下过检测线16与向下过冲控制模块相连，产生过冲控制信号15；过冲控制信号15与output3相连，实现了对BUS端的控制，消除向下过冲。

所述的反相端控制模块，由向上过冲检测模块、向上过冲控制模块、向下过冲检测模块、向下过冲控制模块组成。向上过冲检测模块采样BUS端的电压信号，完成检测是否过冲的功能；若发生向上过冲，向上过冲检测模块的输出端通过向上过检测线24与向上过冲控制模块相连，产生过冲控制信号25；过冲控制信号25与output3相连，实现了对BUS端的控制，消除向上过冲。

向下过冲检测模块采样BUS端的电压信号，完成检测是否过冲的功能；若发生向下过冲，向下过冲检测模块的通过向下过检测线26与向下过冲控制模块相连，产生过冲控制信号25；过冲控制信号25与Xoutput4相连，实现了对XBUS端的控制，消除向下过冲。

所述的可调电阻控制模块，由可调电阻控制模块和配置线50构成，可以采用和开关管相同的结构和器件尺寸；其中配置信号线50与向上过冲控制模块、向下过冲控制模块、向上过冲控制模块、向下过冲控制模块相连，实现对控制模块的配置。

参见图5，下面给出一种数字可控的感性负载驱动电路的具体实现方式：

包括同相端控制模块100、反相端控制模块200、同相端输入模块300、反相端输入模块400、同相端输出驱动器件500、反相端输出驱动器件600。

所述的同相端控制模块100，包括由向上过冲检测模块110、向上过冲控制模块111、向下过冲检测模块112、向下过冲控制模块113组成。

向上过冲检测模块110由迟滞比较器模块1101组成，迟滞比较器模块1101的同相端接同相基准电压输出端（Vref1）1102，迟滞比较器模块1101的反相端接同相端输出驱动器件400的BUS端，迟滞比较器模块1101的输出端接向上过冲控制模块111的输入端114。

向上过冲控制模块111由一个电容1111、一个数字可控配置电阻模块1112、一个反向器1113和一个NMOS管1114构成。电容1111一端接向上过冲检测模块110输出端114，电容1111另一端接数字可控配置电阻模块1112输入端1115，数字可控配置电阻模块1112另一端接地，反向器1113输入端接数字可控配置电阻模块1112输入端1115，反向器1113输出端接NMOS管1114的栅极1116，NMOS管1114的源端接5V电压源，NMOS管1114的漏端接过冲控制信号115。

向下过冲检测模块112由迟滞比较器模块1121组成，迟滞比较器模块1121的同相端接反相基准电压输出端（Vref2）1122，迟滞比较器模块1121的反相端接同相端输出驱动器件500BUS端，迟滞比较器模块1121的输出端接向下过冲控制模块113的输入端116。

向下过冲控制模块113由一个电容1131、一个数字可控配置电阻模块1132、一个反向器1133和一个PMOS管1134构成。电容1131一端接向下过冲检测模块112输出端116，电容1131另一端接数字可控配置电阻模块1132输入端1135，数字可控配置电阻模块1132另一端接地，反向器1133输入端接数字可控配置电阻模块1132输入端1135，反向器1133输出端接PMOS管1134的栅极1136，PMOS管1134的源端接5V电压源，PMOS管1134的漏端接过冲控制信号115。

所述的反相端控制模块200，包括由向上过冲检测模块210、向上过冲控制模块211、向下过冲检测模块212、向下过冲控制模块213组成。上述模块分别同与相端控制模块100的相对应的模块结构相同，在此不再累述。

所述的同相端输入模块300，由预驱动模块（pre_driver）310组成。预驱动模块（pre_driver）310的输入端3100接CBUS端，输出端接过冲控制信号115。

所述的反相端输入模块400，由预驱动模块（Xpre_driver）410组成。预驱动模块（Xpre_driver）410的输入端4100接XCBUS端，输出端接过冲控制信号215。

所述的同相端输出驱动器件500，由PMOS管510组成。PMOS管510源极接5V电压源，PMOS管510漏极接BUS端，PMOS管510栅极接过冲控制信号115，PMOS管510衬底接5V电压源。

所述的反相端输出驱动器件600与同相端输出驱动器件500相同，在此不再累述。

如图6所示，以数字可控配置电阻模块1112为例，对数字可控配置电阻模块进行说明：

数字可控配置电阻模块由可调电阻控制模块700和可变电阻模块800组成。可调电阻控制模块700由数字可控配置模块710、720、730、740组成，各数字可控配置模块控制端分别为控制端7101、7201、7301、7401，各数字可控配置模块输入输出端为可变电阻模块800的电阻端8101、8201、8301、8401、gnd。可变电阻模块800由可变电阻810、820、830、840组成，可变电阻810、820、830、840的电阻可调电阻控制模块710、720、730、740输出端接同相端控制模块100的数字可控配置电阻模块1112、1132控制端，以及反相端控制模块200的数字可控配置电阻模块控制端。其它的数字可控配置电阻模块同上所述，在此不再累述。

以下结合图5和图6，对本发明的数字可控的感性负载驱动电路进行说明。

如图5所示，当BUS端产生一个向上过冲脉冲时，即在向上过冲检测模块110的迟滞比较器模块1101负端出现一个比同相基准电压输出端（Vref1）1102高的信号，通过迟滞比较器模块1101输出端114输出一个下跳脉冲。由向上过冲控制模块111的电容1111和数字可控配置电阻模块1112组成的单稳态控制电路，将会在反向器1113的输入端1115产生下跳脉冲，通过反向器1113，将会使NMOS管1114的漏端过冲控制信号115产生一个上拉脉冲，该脉冲控制同相端输出驱动器件500的PMOS管510的输出电平，从而抑制BUS端产生的向上过冲脉冲。

在向上过冲检测模块110中，使用了迟滞比较器模块1101，可以有效的防止同相端输出驱动器件500的PMOS管510被误触发。由向上过冲控制模块111采用的数字可控配置电阻模块1112可以进行配置，根据负载情况，可以改变单稳态控制电路的充放电时间，即控制了过冲控制信号115的脉冲宽度，从而控制同相端输出驱动器件500的PMOS管510漏极BUS的过冲脉冲。

由于向上过冲控制模块111采用的NMOS管1114，可以使过冲控制信号115尽量接近电源电压，使PMOS管510关断的充分，从而抑制BUS端产生的向上过冲脉冲。

如图5所示，当BUS端产生一个向下过冲脉冲时，即在向下过冲检测模块112的迟滞比较器模块1121负端出现一个比反相基准电压输出端（Vref2）1122低的信号，通过迟滞比较器模块1121输出端116输出一个上跳脉冲。由向下过冲控制模块113的电容1131和数字可控配置电阻模块1132组成的单稳态控制电路，将会在反向器1133的输入端1135产生上跳脉冲，通过反向器1133，将会使PMOS管1134的漏端过冲控制信号115产生一个下拉脉冲，该脉冲控制同相端输出驱动器件500的PMOS管510的输出电平，从而抑制BUS端产生的向下过冲脉冲。

在向下过冲检测模块112中，使用了迟滞比较器模块1121，可以有效的防止同相端输出驱动器件500的PMOS管510被误触发。由向下过冲控制模块113采用的数字可控配置电阻模块1132可以进行配置，根据负载情况，可以改变单稳态控制电路的充放电时间，即控制了过冲控制信号115的脉冲宽度，从而控制同相端输出驱动器件500的PMOS管510漏极BUS的过冲脉冲。由于向下过冲控制模块112采用的PMOS管1134，可以使过冲控制信号115尽量接近地，使PMOS管510开启的充分，从而抑制BUS端产生的向下过冲脉冲。

反相端控制模块200与上述同相端控制模块100工作方式相似，在此不再累述。

如图6所示，将可变电阻模块800的可变电阻810、820、830、840分别设计为8个、4个、2个、1个相同阻值电阻。根据PMOS管510的负载情况，通过配置可调电阻控制模块700的开关710、720、730、740，使各数字可控配置模块控制端分别为控制端7101、7201、7301、7401，改变单稳态控制电路的充放电时间，即控制了过冲控制信号115的脉冲宽度，从而控制输出驱动器件500和的PMOS管510漏极BUS的过冲脉冲。其它的数字可控配置电阻模块同上所述，在此不再累述。

Claims (10)

1.一种数字可控的感性负载驱动电路，其特征在于，包括：同相端控制模块、反相端控制模块、同相预驱动模块、反相预驱动模块、同相输出驱动器件、反相输出驱动器件、可调电阻控制模块和发送器逻辑模块；

其中，同相端控制模块与同相预驱动模块、同相输出驱动器件、变压器同相端连接；反相端控制模块与反相预驱动模块、反相输出驱动器件、变压器同相端连接；发送器逻辑模块与发送器同相数字输入端、反相数字输入端、同相预驱动模块、反相预驱动模块连接；同相预驱动模块与同相端控制模块、同相输出驱动器件、发送器逻辑模块连接；同相输出驱动器件与同相端控制模块、发送器逻辑模块、变压器同相端连接；反相预驱动模块与反相端控制模块、反相输出驱动器件、发送器逻辑模块连接；反相输出驱动器件与反相端控制模块、发送器逻辑模块、变压器反相端连接。

2.如权利要求1所述的数字可控的感性负载驱动电路，其特征在于，所述的同相端控制模块、反相端控制模块均由向上过冲检测模块、向上过冲控制模块、向下过冲检测模块、向下过冲控制模块组成；

向上过冲检测模块采样总线BUS端的电压信号，检测是否过冲；若发生向上过冲，向上过冲检测模块的输出端通过向上过检测线与向上过冲控制模块相连，产生过冲控制信号；过冲控制信号与output3相连，实现对BUS端的控制，消除向上过冲；

向下过冲检测模块采样总线BUS端的电压信号，检测是否过冲；若发生向下过冲，向下过冲检测模块的输出端通过向下过冲检测线与向下过冲控制模块相连，产生过冲控制信号；过冲控制信号与output3或Xoutput4相连，实现对BUS端或XBUS端的控制，消除向下过冲。

3.如权利要求2所述的数字可控的感性负载驱动电路，其特征在于，所述的向上过冲检测模块由迟滞比较器模块组成，迟滞比较器模块的同相端为同相基准电压输出端，反相端为同相端输出驱动器件的BUS端，输出端接向上过冲控制模块的输入端；

向下过冲检测模块由迟滞比较器模块组成，迟滞比较器模块的同相端接反相基准电压输出端，反相端接同相端输出驱动器件的BUS端，输出端接向下过冲控制模块的输入端。

4.如权利要求2或3所述的数字可控的感性负载驱动电路，其特征在于，所述的向上过冲控制模块由电容、数字可控配置电阻模块、反向器和NMOS管构成；电容一端接向上过冲检测模块的输出端，电容另一端接数字可控配置电阻模块输入端，数字可控配置电阻模块另一端接地，反向器输入端接数字可控配置电阻模块的输入端，反向器输出端接NMOS管的栅极，NMOS管的源端接电压源，NMOS管的漏端接过冲控制信号；

向下过冲控制模块由电容、数字可控配置电阻模块、反向器和PMOS管构成；电容一端接向下过冲检测模块的输出端，电容另一端接数字可控配置电阻模块输入端，数字可控配置电阻模块另一端接地，反向器输入端接数字可控配置电阻模块的输入端，反向器输出端接PMOS管的栅极，PMOS管的源端接电压源，PMOS管的漏端接过冲控制信号。

5.如权利要求4所述的数字可控的感性负载驱动电路，其特征在于，所述的数字可控配置电阻模块由可调电阻控制模块和相串联的可变电阻模块组成，可调电阻控制模块由多个数字可控配置模块组成，一个数字可控配置模块输入输出端对应一个可变电阻模块的电阻端；各可变电阻对应的可调电阻控制模块输出端接同相端控制模块的数字可控配置电阻模块控制端，以及反相端控制模块的数字可控配置电阻模块控制端。

6.如权利要求4所述的数字可控的感性负载驱动电路，其特征在于，所述的同相端输出驱动模块由预驱动模块组成，预驱动模块的输入端接CBUS端，输出端接过冲控制信号；

所述的反相端输入模块由预驱动模块组成，预驱动模块的输入端接XCBUS端，输出端接过冲控制信号；

所述的同相端输出驱动器件、反相端输出驱动器件均由PMOS管组成，PMOS管源极接电压源，PMOS管漏极接BUS端，PMOS管栅极接过冲控制信号，PMOS管510衬底接电压源；

所述的可调电阻控制模块，由可调电阻控制模块和配置线构成，配置信号线与向上过冲控制模块、向下过冲控制模块、向上过冲控制模块、向下过冲控制模块相连，实现对控制模块的配置。

7.如权利要求6所述的数字可控的感性负载驱动电路，其特征在于，当BUS端产生一个向上过冲脉冲时，在向上过冲检测模块的迟滞比较器模块负端出现一个比同相基准电压输出端高的信号，通过迟滞比较器模块输出端输出一个下跳脉冲；由向上过冲控制模块的电容和数字可控配置电阻模块组成的单稳态控制电路，将会在反向器的输入端产生下跳脉冲，通过反向器，使NMOS管的漏端过冲控制信号产生一个上拉脉冲，该脉冲控制同相端输出驱动器件的PMOS管的输出电平，从而抑制BUS端产生的向上过冲脉冲。

8.如权利要求7所述的数字可控的感性负载驱动电路，其特征在于，根据负载情况，通过对向上过冲控制模块中的数字可控配置电阻模块进行配置，改变单稳态控制电路的充放电时间，控制过冲控制信号的脉冲宽度，从而控制同相端输出驱动器件的PMOS管漏极BUS的过冲脉冲。

9.如权利要求6所述的数字可控的感性负载驱动电路，其特征在于，当BUS端产生一个向下过冲脉冲时，在向下过冲检测模块的迟滞比较器模块负端出现一个比反相基准电压输出端低的信号，通过迟滞比较器模块输出端输出一个上跳脉冲；由向下过冲控制模块的电容和数字可控配置电阻模块组成的单稳态控制电路，会在反向器的输入端产生上跳脉冲，通过反向器，会使PMOS管的漏端过冲控制信号产生一个下拉脉冲，该脉冲控制同相端输出驱动器件的PMOS管的输出电平，从而抑制BUS端产生的向下过冲脉冲。

10.如权利要求9所述的数字可控的感性负载驱动电路，其特征在于，根据负载情况，通过对向下过冲控制模块中的数字可控配置电阻模块进行配置，改变单稳态控制电路的充放电时间，控制过冲控制信号的脉冲宽度，从而控制同相端输出驱动器件的PMOS管漏极BUS的过冲脉冲。

Images