CN112821728A - 开关控制电路、半导体装置 - Google Patents

Abstract

本发明提供一种稳定动作的开关控制电路。开关控制电路对电源侧的第一开关元件和与所述第一开关元件一起驱动负载的接地侧的第二开关元件的开关进行控制，该开关控制电路包括：信号输出电路，基于输入信号输出用于导通所述第一开关元件的置位信号和用于关断所述第一开关元件的复位信号；电平移位电路，移位所述置位信号和所述复位信号各自的电平；第一驱动电路，基于来自所述电平移位电路的输出来驱动所述第一开关元件；以及电源电路，包含用于生成所述信号输出电路的电源电压的以达林顿方式连接的多个晶体管。

Description

开关控制电路、半导体装置

技术领域

本发明涉及一种开关控制电路和半导体装置。

背景技术

有一种包含高侧开关元件和低侧开关元件、并作为驱动负载的电路的半桥电路(例如专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利特开2013－48390号公报

发明内容

发明所要解决的技术问题

然而，当低侧开关元件导通时，由于负载、布线等的影响，在连接高侧开关元件和低侧开关元件的节点处有时会生成负电压。存在当生成这样的负电压时，使开关控制电路的各种电路进行动作的电源电路的输出大大降低，因此开关控制电路的动作变得不稳定这样的问题。

本发明是鉴于上述的现有问题而完成的，其目的是提供一种稳定动作的开关控制电路。

解决技术问题所采用的技术方案

解决上述问题的本发明的第一方式是一种开关控制电路，该开关控制电路对电源侧的第一开关元件和与所述第一开关元件一起驱动负载的接地侧的第二开关元件的开关进行控制，该开关控制电路包括：信号输出电路，该信号输出电路基于输入信号输出用于导通所述第一开关元件的置位信号和用于关断所述第一开关元件的复位信号；电平移位电路，该电平移位电路对所述置位信号和所述复位信号各自的电平进行移位；第一驱动电路，该第一驱动电路基于来自所述电平移位电路的输出，来驱动所述第一开关元件；以及电源电路，该电源电路包含用于生成所述信号输出电路的电源电压的以达林顿(Darlington)方式连接的多个晶体管。

此外，本发明的第2方式是一种半导体装置，该半导体装置包含电源侧的第一开关元件、与所述第一开关元件一起驱动负载的接地侧的第二开关元件、以及对所述第一开关元件和所述第二开关元件的开关进行控制的开关控制电路，所述开关控制电路包括：信号输出电路，该信号输出电路基于输入信号，来输出用于导通所述第一开关元件的置位信号、和用于关断所述第一开关元件的复位信号；电平移位电路，该电平移位电路对所述置位信号和所述复位信号各自的电平进行移位；第一驱动电路，该第一驱动电路基于来自所述电平移位电路的输出，驱动所述第一开关元件；以及电源电路，该电源电路包含用于生成所述信号输出电路的电源电压的以达林顿方式连接的多个晶体管。

发明效果

根据本发明，能提供一种稳定动作的开关控制电路。

附图说明

图1是示出功率模块10的一个示例的图。

图2是示出信号输出电路42的一个示例的图。

图3是示出驱动电路45的一个示例的图。

图4是用于说明开关控制IC 20的动作的图。

图5是示出形成有开关控制IC 20的半导体装置100的一个示例的图。

图6是示出电源电路40a的一个示例的图。

图7是示出电源电路40b的一个示例的图。

图8是示出当IGBT31导通时的电源电路40a、40b的输出的一个示例的图。

图9是示出电源电路40c的一个示例的图。

具体实施方式

根据本说明书及附图的记载，至少以下的事项是明确的。

＝＝＝＝＝本实施方式＝＝＝＝＝

图1是示出本发明的一实施方式即功率模块10的结构的图。功率模块10是用于基于来自微机(未图示)的指示来驱动负载11的半导体装置，构成为包含开关控制IC(IntegratedCircuit：集成电路)20、半桥电路21、以及电容器22。

开关控制IC20是基于来自微机(未图示)的输入信号Sin来控制半桥电路21的动作的高耐压电压集成电路(HVIC：高电压IC)。稍后将详细描述开关控制IC20，开关控制IC20具有端子VCC、IN、GND、B、S、HO、LO。

半桥电路21例如是用于对作为负载11的空调机的电动机线圈进行驱动的电路，并且包含IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)30和IGBT31。

IGBT30是高侧开关元件，栅极电极连接到端子HO，发射极电极连接到端子S。此外，规定的电压Vdc(例如，“400V”)被施加到IGBT30的集电极电极。

IGBT31是低侧开关元件，栅极电极连接到端子LO，集电极电极连接到端子S。此外，IGBT31的发射极电极接地。

另外，在本实施方式中，使用IGBT作为开关元件，但是例如也可使用MOS晶体管或双极晶体管。此外，IGBT30相当于“电源侧的第一开关元件”，IGBT31相当于“接地侧的第二开关元件”。

电容器22的一端连接到端子B，另一端连接到端子S。电容器22通过将来自后述的电荷泵电路41的自举电压Vb施加至端子B从而被充电。其结果是，在电容器22的两端生成自举电压Vb。另外，自举电压Vb是用于导通高侧IGBT30的电压。

例如，当端子S的电压Vs为“0V”时，当IGBT30的栅极电极的电压变得高于IGBT30的阈值电压时，IGBT30导通。然而，当IGBT30导通时，端子S的电压Vs接近电压Vdc(例如，“400V”)，因此，为了使IGBT30继续导通，需要以与IGBT30的发射极电极连接的端子S的电压Vs为基准来驱动IGBT30。

在本实施方式中，以端子S的电压Vs为基准，在端子B处生成比电压Vs高了自举电压Vb的电压。因此，详细内容将在后面阐述，但开关控制IC20通过使用自举电压Vb从而能导通IGBT30。

<<<开关控制IC20的结构>>>

开关控制IC20构成为包含电源电路40、电荷泵电路41、信号输出电路42、电平移位电路43和驱动电路44、45。

电源电路40基于施加到端子VCC的电源电压Vcc(例如，“20V”)生成在开关控制IC20的内部使用的电源电压Vreg。另外，详细内容将在后面阐述，但本实施方式的电源电路40构成为即使当IGBT31导通时也能生成稳定的电源电压Vreg。

电荷泵电路41例如基于电源电压Vcc生成用于对电容器22进行充电的自举电压Vb。

信号输出电路42基于经由端子IN输入的逻辑电平的输入信号Sin，输出用于控制IGBT30、31的开关的信号。具体地说，信号输出电路42基于输入信号Sin输出用于导通高侧IGBT30的置位脉冲信号S1、用于关断IGBT30的复位脉冲信号S2和用于控制低侧IGBT31的开关的控制信号S0。

如图2所示，信号输出电路42包含输入检测电路50、滤波电路51和脉冲生成电路52。另外，输入检测电路50、滤波电路51和脉冲生成电路52以接地电压Vgnd为基准，基于电源电路40的电源电压Vreg来进行动作。因此，输入检测电路50、滤波电路51和脉冲生成电路52各自的接地用节点连接到接地的端子GND。

输入检测电路50检测输入信号Sin的电平，输出逻辑电平与输入信号Sin的逻辑电平相同的信号Sa。具体地说，若输入检测电路50将输入信号Sin设置为高电平(以下设为“H”电平)，则输出“H”电平的信号Sa，若输入信号Sin为低电平(以下设为“L”电平)，则输出“L”电平的信号Sa。另外，输入检测电路50例如构成为包含比较器(未图示)。

滤波电路51是用于去除信号Sa的高频噪声的低通滤波器，并且构成为包含例如运算放大器(未图示)等。本实施方式的滤波电路51将去除了噪声的信号Sa作为控制信号S0进行输出。

脉冲生成电路52基于控制信号S0的变化点输出置位脉冲信号S1和复位脉冲信号S2。具体地说，若控制信号S0从“L”电平变为“H”电平，则脉冲生成电路52输出“H”电平的置位脉冲信号S1，若控制信号S0从“H”电平变为“L”电平，则脉冲生成电路52输出“H”电平的复位脉冲信号S2。另外，本实施方式的置位脉冲信号S1和复位脉冲信号S2分别为幅度电平从0V变化到电源电压Vreg的电平(例如，5V)的脉冲信号。

电平移位电路43是将置位脉冲信号S1和复位脉冲信号S2各自的电平移位至能使驱动电路45的逻辑电路(后述)进行动作的电平为止的电路。具体而言，电平移位电路43使置位脉冲信号S1的电平移位，并以振幅电平成为例如高侧基准电位的电压Vs为基准，输出几十V的置位脉冲信号S3。此外，电平移位电路43使复位脉冲信号S2的电平移位，并以电压Vs为基准输出振幅电平例如为几十V的复位脉冲信号S4。

驱动电路44是基于控制信号S0来驱动低侧IGBT31的电路。具体地说，驱动电路44基于“L”电平的控制信号S0，经由端子LO向IGBT31的栅极电极输出“H”电平的驱动信号Vdr1。其结果是，IGBT31导通。另一方面，驱动电路44基于“H”电平的控制信号S0，经由端子LO向IGBT31的栅极电极输出“L”电平的驱动信号Vdr1。其结果是，IGBT31关断。另外，驱动电路44基于电源电压Vcc进行动作。

驱动电路45基于置位脉冲信号S3导通高侧IGBT30，基于复位脉冲信号S4关断IGBT30。图3是示出驱动电路45的一个示例的图。驱动电路45构成为包含逻辑电路60和反相器61、62。

当输入置位脉冲信号S1时，逻辑电路60输出“H”电平的信号，当输入复位脉冲信号S2时，逻辑电路60输出“L”电平的信号。另外。逻辑电路60例如构成为包含未图示的MOS晶体管、锁存电路。

反相器61是将逻辑电路60的信号的逻辑电平反转并输出的电路，并且构成为包含NMOS晶体管70、PMOS晶体管71。

反相器62是用于反转反相器61的信号的逻辑电平并将其作为驱动信号Vdr2进行输出的电路，并且构成为包含NMOS晶体管72、PMOS晶体管73。

因此，当输入置位脉冲信号S1时，驱动电路45经由端子HO向IGBT30的栅极电极输出“H”电平的驱动信号Vdr2。另一方面，当输入复位脉冲信号S2时，驱动电路45经由端子HO向IGBT30的栅极电极输出“L”电平的驱动信号Vdr2。

这里，驱动信号Vdr2是逻辑电平以端子S的电压Vs作为基准进行改变的信号。因此，IGBT30基于“H”电平的驱动信号Vdr2导通，并且基于“L”电平的驱动信号Vdr2关断。另外，驱动电路44相当于“第二驱动电路”，并且驱动电路45相当于“第一驱动电路”。此外，置位脉冲信号S1相当于“置位信号”，而复位脉冲信号S2相当于“复位信号”。

<<<开关控制IC20的动作>>>

图4是用于说明开关控制IC20的动作的图。另外，在本实施方式的信号输出电路42中的信号的延迟时间被设计为足够短。

首先，当输入信号Sin在时刻t0变为“L”电平时，图2的输入检测电路50也输出“L”电平的信号Sa。然后，滤波电路51去除信号Sa的噪声(未图示)，并输出逻辑电平与信号Sa相同的控制信号S0。

此外，当控制信号S0变为“L”电平时，脉冲生成电路52输出“H”电平的复位脉冲信号S2。其结果是，从电平移位电路43输出经电平移位后的“H”电平的复位脉冲信号S4。

然后，低侧驱动电路44基于“L”电平的控制信号S0将驱动信号Vdr1设置为“H”电平，高侧驱动电路45基于“H”电平的复位脉冲信号S4将驱动信号Vdr2设为“L”电平。

其结果是，IGBT30关断，IGBT31导通，因此电压Vs从电压Vdc(例如，“400V”)降低到电压Vgnd(这里，“0V”)。另外，如上所述，用于向负载11供电的布线连接在端子S和负载11之间。此外，负载11例如是具有大电感值的电动机线圈。因此，当IGBT31导通时，在电压Vs处产生振铃，并且电压Vs变为比电压Vgnd更小的负电压。

此外，当输入信号Sin在时刻t1变为“H”电平时，输入检测电路50也输出“H”电平的信号Sa。然后，滤波电路51去除信号Sa的噪声(未图示)，并输出逻辑电平与信号Sa相同的控制信号S0。

此外，当控制信号S0变为“H”电平时，脉冲生成电路52输出“H”电平的复位脉冲信号S1。其结果是，从电平移位电路43输出经电平移位后的“H”电平的复位脉冲信号S3。

然后，低侧驱动电路44基于“H”电平的控制信号S0将驱动信号Vdr1设为“L”电平，高侧驱动电路45基于“H”电平的置位脉冲信号S3将驱动信号Vdr2设为“H”电平。

其结果是，IGBT30导通，IGBT31关断，因此电压Vs从电压Vgnd(这里，“0V”)上升到电压Vdv(例如，“400V”)。如上所述，由于负载11通过布线连接到端子S，因此当IGBT30导通时，在电压Vs处产生振铃，并且电压Vs变为比电压Vdc更大的电压。另外，在时刻t2之后，重复从时刻t0到时刻t1的动作。

<<<关于半导体基板100>>>

如上所述，在本实施方式中，当IGBT31导通时，电压Vs从电压Vgnd下降成为负电压(“Vs”<“0V”)。然后，当电压Vs变为负电压时，“漏电流”从GND端子经由形成有开关控制IC20的半导体基板流向端子S。

图5是用于说明形成有开关控制IC20的半导体基板100的图。另外，为了方便起见，图5仅图示了说明开关控制IC20的电路、端子中的“漏电流”所需的部分结构。具体而言，在图5中图示了端子GND、S和高侧驱动电路45的NMOS晶体管70。

半导体基板100是例如由硅形成的p型基板，并且在前侧形成端子GND、S、NMOS晶体管70的栅极电极110、源极电极111、漏极电极112和基板电极113。

这里，端子GND、S以及NMOS晶体管70的各电极由例如多晶硅等导电材料或金属电极而形成。

此外，在图3和图5中，为了方便起见，对NMOS晶体管70的电极添加了不同的标号，但是NMOS晶体管70的栅极电极110相当于“栅极电极Gx”，源极电极111相当于“源极电极Sx”，漏极电极112相当于“漏极电极Dx”，基板电极113相当于“基板电极Bx”。

在半导体基板100的内部，形成有由半导体基板100形成的半导体区域120、p型阱区域140、n型阱区域130、p+型接触区域150、160、161、n+型源极区域170和n+型漏极区域171。另外，下面，当记载为n+型或p+型时，这意味着掺杂浓度高于n型或p型。

阱区域130和接触区域150形成于半导体区域120内的表面侧。然后，端子GND形成于接触区域150的表面上。

阱区域130是包含例如磷等n型杂质的区域，并且p型阱区域140形成在阱区域130内的表面侧。

阱区域140是包含p型杂质的区域，并且在阱区域140内的表面侧形成有接触区域160、161、源极区域170和漏极区域171。

端子S形成在接触区域160，NMOS晶体管70的基板电极113(“Bx”)形成在接触区域161。

此外，源极电极111(“Sx”)形成在源极区域170，漏极电极112(“Dx”)形成在漏极区域171。栅极电极110(“Gx”)形成在源极区域170和漏极区域171之间的阱区域140的表面侧。

并且，在本实施方式中，端子GND(相当于第一端子)经由接触区域150电连接到半导体区域120，端子S(相当于第二端子)经由接触区域160电连接到阱区域140，并且基板电极113(“Bx”)也经由接触区域161电连接到阱区域140。

在这样的半导体基板100中，二极管190作为寄生二极管形成在p型半导体区域120与n型阱区域130之间。此外，二极管191作为寄生二极管形成在p型阱区域140与n+型源极区域170之间。

因此，例如，当IGBT31导通时，当电压Vs从电压Vgnd(“0V”)下降变为负电压时，连接到端子S的NMOS晶体管70的源极电极111(“Sx”)也变为负电压。其结果是，二极管190、191导通，并且“漏电流”通过图5的点划线所示的路径从端子GND流向端子S。

当这样的“漏电流”从端子GND流向端子S时，例如如图1所示，流向连接到端子GND并且使用电压Vgnd作为接地电压的信号输出电路42的电流也增加。其结果是，电源电压Vreg大幅下降，信号输出电路42有时不能正常工作。

因此，在本实施方式中，为了在电压Vs变为负电压时使信号输出电路42应该稳定地进行动作，而使用电源电路40。

另外，本实施方式的半导体区域120相当于“第一区域”，阱区域130相当于“第二区域”。此外，阱区域140相当于“第三区域”，源极区域170相当于“第四区”。此外，在这里，虽然以NMOS晶体管70为例说明了“漏电流”的路径，但是驱动电路45的其它元件(例如，NMOS晶体管72)也同样地产生“漏电流”。

<<<电源电路40a的一个示例>>>

图6是示出作为电源电路40的结构的一个实施方式的电源电路40a的图。电源电路40a为基于电源电压Vcc来产生经温度补偿后的电源电压Vreg1(例如，“5V”)的电路。电源电路40a构成为包含偏置电路200和输出电路201。

偏置电路200是生成用于使以达林顿方式连接的晶体管(后述)进行动作的偏置电压V3的电路。偏置电路200构成为包含电压生成电路210、211。

电压生成电路210是用于生成规定电平的电压V1的电路，并且构成为包含电阻220、五个二极管D1～D5和齐纳二极管221。另外，电压生成电路210相当于“第一电压生成电路”。

电阻220、二极管D1～D5和齐纳二极管221各个串联连接。因此，当电源Vcc被施加到电阻220的一端时，连接有电阻220的另一端和二极管D1的阳极的节点处的电压V1由下式(1)表示。

V1＝Vz+5×Vf···(1)

另外，这里，“Vz”是齐纳二极管221的击穿电压，“Vf”是二极管D1～D5的正向电压。

电压生成电路211是用于基于电压V1生成偏置电压V3的电路，并且构成为包含NPN晶体管230、电阻231、232和三个二极管D6～D8。另外，电压生成电路211相当于“第二电压生成电路”。

在NPN晶体管230中，电压V1被施加到基极电极，二极管D6～D8经由电阻231、232连接到发射极电极。因此，从NPN晶体管230的发射极电极输出由下式(2)表示的电压V2。

V2＝V1－Vbe＝Vz+5×Vf－Vbe···(2)

另外，这里，“Vbe”是NPN晶体管230的基极-发射极间电压。此外，在电压生成电路211中，三个二极管D6～D8的正向电压“3×Vf”与电压V2之差的电压被由电阻231、232所构成的分压电路分压。因此，来自连接有电阻231、232的节点的偏置电压V3由下式(3)表示。

V3＝3×Vf+(V2－3×Vf)×(R2/(R1+R2))

＝3×Vf+(Vz+2×Vf－Vbe)×(R2/(R1+R2))···(3)

另外，这里，“R1”是电阻231的电阻值，“R2”是电阻232的电阻值。

输出电路201是用于基于偏置电压V3输出规定的电源电压Vreg1的电路，并且构成为包含耐压电路240、NPN晶体管241、242和电阻243。

耐压电路240是用于保护NPN晶体管241、242免受过电压影响的电路，并且包含串联连接的四个二极管D9～D12。

NPN晶体管241的发射极电极连接到NPN晶体管242的基极电极，并且NPN晶体管241的集电极电极连接到NPN晶体管242的集电极电极。因此，本实施方式的NPN晶体管241和242以达林顿方式连接，因而能驱动更大的负载。

此外，如上所述，由于电压V3被施加到第一级的NPN晶体管241的基极电极，所以从NPN晶体管242的发射极电极输出下式(4)所示的电源电压Vreg1。

Vreg1＝V3－2×Vbe

＝(3×Vf+(Vz+2×Vf－Vbe)×(R2/(R1+R2))－2×Vbe···(4)

电阻243是用于固定地产生电源电压Vreg1的元件。具体地说，当没有设置电阻243时，当电源电路40a的负载的状态变为空载时，流过NPN晶体管241、242的电流变为零。因此，停止电源电压Vreg1的生成。

于是，在这种情况下，当电流流过电源电路40a的负载时，直到电源电路40a生成电源电压Vreg1为止需要时间。

在本实施方式中，即使电源电路40a的负载的状态为空载，电流也继续流过电阻243。因此，电源电路40a能够与电源电路40a的负载状态无关而固定地产生规定的电源电压Vreg1。

此外，齐纳二极管221的击穿电压“Vz”的温度系数为正，二极管D1～D12的正向电压“Vf”的温度系数为负。此外，基极-发射极间电压“Vbe”的温度系数为负。

此外，在本实施方式中，对于电阻231、232，使用温度系数相同且相同种类的电阻(例如多晶硅)。因此，式(4)中的“R2/(R1+R2)”项的温度系数几乎可以忽略不计。

而且，在本实施方式中，例如，基于式(4)调整二极管D1～D12的数量，使得电源电压Vreg1被温度补偿。由此，电源电压Vreg1的电平变得恒定，而与温度无关。此外，在本实施方式中，通过改变电阻231、232的电阻比，可以将电源电压Vreg1设置为期望的电平。

如此，由于电源电路40a包含以达林顿方式连接的NPN晶体管241、242，因此输出电流容量高。此外，电源电路40a可以输出经温度补偿后的规定电平的电源电压Vreg1(例如，“5V”)。

<<<电源电路40b的一个示例>>>

图7是示出作为电源电路40的结构的另一实施方式的电源电路40b的一个示例的图。此处，在电源电路40b中，电源电路40b的输出电流容量小于电源电路40a的输出电流容量。电源电路40b构成为包含NMOS晶体管410、电流源411。

由于NMOS晶体管410和电流源411构成源极跟随器，因此从NMOS晶体管410的源极电极输出与施加到NMOS晶体管410的栅极电极的偏置电压Vbias相对应的电源电压Vreg2。

<<<IGBT31导通时的波形的一个示例>>>

图8是表示在开关控制IC20中使用了电源电路40a或电源电路40b时的比较结果的图。

<<使用电源电路40a的情况>>

首先，说明开关控制IC20使用电源电路40a的情况下的电源电压Vreg1的变化。

当开关控制IC20进行动作并且例如低侧IGBT31在时刻ta导通时，如上所述，电压Vs变为负电压。其结果是，由于“漏电流”从图1的端子GND流向端子S，因此流过信号输出电路42的电流增加。其中，如上所述，电源电路40a包含以达林顿方式连接的NPN晶体管241、242。因此，电源电路40a能够在生成目标电平的电源电压Vreg1的同时输出大电流。

其结果是，如图8的实线所示，电源电路40a能够防止电源电压Vreg1大幅下降，因此能够稳定开关控制IC20的动作。

<<使用电源电路40b的情况>>

接着，说明开关控制IC20使用电源电路40b时的电源电压Vreg2的变化。这里，使用电源电路40b的开关控制IC20进行动作，并且低侧IGBT31在上述的时刻ta的定时导通。

若IGBT31导通，则由于“漏电流”从端子GND流向端子S，因此流过信号输出电路42的电流增加。

与电源电路40a相比，电源电路40b的输出稳定性较差。因此，当流过信号输出电路42的电流增加时，如图8中的点划线所示，电源电路40b的电源电压Vreg2大幅降低。然后，跟据电源电压Vreg2的电平，信号输出电路42误动作，例如在错误的定时输出置位脉冲信号S1。

因此，在电压Vs变为负电压并且“漏电流”通过半导体区域120流向端子S的开关控制IC20中，优选使用输出稳定性优异的电源电路40a。然后，开关控制IC20可以通过使用电源电路40a来稳定开关控制IC20的动作。

<<<电源电路40c的一个示例>>>

图9是示出作为电源电路40的结构的一个实施方式的电源电路40c的图。与电源电路40a同样，电源电路40c是基于电源Vcc生成经温度补偿后的电源电压Vreg3(例如，“5V”)的电路。电源电路40c构成为包含偏置电路500、输出电路501。另外，在图6和图9中，带有相同标号的元件是相同的。

偏置电路500是输出电压以使包含以达林顿方式连接的NPN晶体管241、242的输出电路501动作的电路。偏置电路500构成为包含电压生成电路510、511。

电压生成电路510是用于生成规定电平的电压V10、V11的电路，并且构成为包含电阻520、521、4个二极管D1～D4和齐纳二极管221。另外，电压生成电路510相当于“第一电压生成电路”。

电阻520、521、二极管D1～D5和齐纳二极管221各个串联连接。因此，当电源Vcc被施加到电阻520的一端时，流过电阻520和521的电流I由下式(5)表示。

I＝(Vcc－(Vz+4×Vf))/(R10+R11)···(5)

另外，这里，“R10”是电阻520的电阻值，“R11”是电阻521的电阻值。因此，连接电阻520、521的节点的电压V10由式(6)表示。

V10＝Vcc－R10×I···(6)

此外，连接电阻521和二极管D1的节点的电压V11由式(7)表示。

V11＝Vz+4×Vf···(7)

然而，虽然本实施方式的电压生成电路510包含四个二极管D1～D4，但是当使二极管的个数增加时，电压V11的电平会超过电源Vcc的电平。因此，在电压生成电路510中，需要调整二极管的个数，使得电压V11的电平变得小于电压Vcc的电平。

电压生成电路511生成用于使输出电路501动作的电压V12、V14。电压生成电路511构成为包含NPN晶体管530、531、电阻231、232和三个二极管D6～D8。另外，电压生成电路511相当于“第二电压生成电路”。

在NPN晶体管530中，电压V10被施加到基极电极，并且NPN晶体管531连接到发射极电极。因此，NPN晶体管530作为发射极跟随器进行动作。因此，从NPN晶体管530的发射极电极输出由下式(8)表示的电压V12。另外，以下，NPN晶体管530、531的基极-发射极间电压被设为“Vbe”。

V12＝V10－Vbe···(8)

此外，由于在NPN晶体管531中，电压V11被施加到基极电极，并且二极管D6～D8经由电阻231、232连接到发射极电极，因此，NPN晶体管531也用作发射极跟随器。因此，从NPN晶体管531的发射极电极输出由下式(9)表示的电压V13。

V13＝V11－Vbe＝Vz+4×Vf－Vbe···(9)

此外，在电压生成电路511中，三个二极管D6～D8的正向电压“3×Vf”与电压V13之差的电压被由电阻231、232所构成的分压电路分压。因此，来自连接有电阻231、232的节点的偏置电压V14由下式(10)表示。

V14＝3×Vf+(V13－3×Vf)×(R2/(R1+R2))

＝3×Vf+(Vz+Vf－Vbe)×(R2/(R1+R2))···(10)

另外，NPN晶体管530相当于“第二晶体管”，并且NPN晶体管531相当于“第三晶体管”。

另外，虽然电压生成电路510的二极管的个数为四个，但是当二极管的个数减少时，电压V10、V11的电压下降，因此，结果是，NPN晶体管530的集电极-发射极间的电压Vce1和NPN晶体管531的集电极-发射极间的电压Vce2变大。

另外，电压生成电路510的二极管的个数(x个)必须满足以下条件，使得电压Vce1、Vce2不超过各自的耐压。

Vcc≦Vz+x×Vf+(Vce1m+Vce2m)－Vbe···(11)

这里，式(11)中的电压Vce1m、Vce2m分别是表示电压Vce1、Vce2的耐压的电压值。

输出电路501是用于基于偏置电压V14输出规定的电源电压Vreg3的电路，并且构成为包含耐压电路540、NPN晶体管241、242和电阻243。

耐压电路540是用于保护NPN晶体管241、242免受过电压影响的电路，并且包含NPN晶体管550和串联连接的两个二极管D9、D10。在NPN晶体管550中，电压V12被施加到基极电极，并且二极管D9、10连接到发射极电极。因此，NPN晶体管550作为发射极跟随器进行动作。另外，NPN晶体管550相当于“第一晶体管”。

以达林顿方式连接的NPN晶体管241、242和电阻243的结构与图6相同，因此，可以驱动大负载。此外，如上所述，由于电压V14被施加到第一级的NPN晶体管241的基极电极，所以从NPN晶体管242的发射极电极输出下式(12)所示的电源电压Vreg3。

Vreg3＝V14－2×Vbe＝(3×Vf+(Vz+Vf－Vbe)×(R2/(R1+R2)))－2×Vbe···(12)

另外，由于电阻243是用于稳定地生成电源电压Vreg3的元件，所以与电源电路40a同样，电源电路40c能够固定地生成规定的电源电压Vreg3，而与负载的状态无关。

在本实施方式中，例如，基于式(12)调整二极管D1～D4、D6～D8的个数，使得电源电压Vreg3被温度补偿。由此，电源电压Vreg3的电平变得恒定，而与温度无关。此外，例如，通过变更电阻231、232的电阻比，能够将电源电压Vreg3设为期望的电平。

如此，由于电源电路40c与电源电路40a同样地包含以达林顿方式连接的NPN晶体管241、242，因此输出电流能力高，并且能够输出经温度补偿后的规定电平的电源电压Vreg3(例如，“5V”)。

此外，当NPN晶体管550的发射极-集电极间的耐压设为电压Vce3m，NPN晶体管242的发射极-集电极间的耐压设为电压Vce4m，并且包含在耐压电路540中的二极管的个数设为y个时，在本实施方式中需要满足以下条件。

Vcc≦Vf×y+Vce3m+Vce4m+Vreg3···(13)

如此，在本实施方式中，例如，通过调整耐压电路540的二极管的个数，从而即使当电源Vcc的电平高时，也能适当地保护以达林顿方式连接的NPN晶体管241、242。

＝＝＝总结＝＝＝

以上，对本实施方式的功率模块10进行了说明。开关控制IC20的电源电路40a包含以达林顿方式连接的两个NPN晶体管241、242。因此，即使当电压Vs变为负电压时，开关控制IC20也能够稳定地动作。

此外，开关控制IC20例如形成在图5所示的半导体基板100上。于是，在这样的半导体基板100中，当电压Vs变为负电压时，二极管190、191导通，从而产生“漏电流”。然而，由于电源电路40a具有高的输出稳定性，因此即使当产生“漏电流”并且信号输出电路42的电流增加时，也能够使信号输出电路42稳定地动作。

此外，例如通过高侧驱动电路45的NMOS晶体管70产生“漏电流”。

此外，由于与电源电压Vreg1相对应的电流流过电阻243，所以电源电路40a可以固定地生成稳定的电源电压Vreg1，而与电源电路40a的负载的状态无关。

此外，耐压电路240设置在以达林顿方式连接的NPN晶体管241、242的电源侧。因此，即使当电源电压Vcc高到例如“20V”时，也能使用低耐压用NPN晶体管241、242。

此外，耐压电路240包含n个(这里，n＝4)二极管D9～D12。如此，通过使用串联连接的多个二极管，可以适当地保护NPN晶体管241、242免受过电压的影响。

此外，耐压电路540包含串联连接到两个二极管D9、D10的NPN晶体管550。通过使用这种结构的电路，可以适当地保护NPN晶体管241、242免受过电压的影响。

此外，偏置电路200将用于补偿电源电压Vreg1的温度变化的偏置电压V3施加到NPN晶体管241的基极电极。由此，可以提高电源电压Vreg1的温度特性。

此外，为了进行电源电压Vreg1的温度补偿，偏置电路200包含例如具有正温度系数的齐纳二极管221和具有负温度系数的m个(这里，m＝5)二极管D1～D5。

此外，由于电压生成电路511包含串联连接的NPN晶体管530、531，因此可以生成不同电平的电压V12、14。这里，电压V12是用于使用于保护以达林顿方式连接的晶体管的NPN晶体管550进行动作的电压。此外，电压V14是用于使以达林顿方式连接的两级晶体管中的第一级NPN晶体管241进行动作的电压。

此外，电压生成电路211能通过使用NPN晶体管230、i个(这里，i＝3)二极管D6～D8、以及由电阻231、232构成的“分压电阻电路”，将电压V1的电平偏移到期望的电压V3。因此，在本实施方式中，能容易地调整电源电压Vreg1的电平。

此外，即使当使用包含串联连接的NPN晶体管530、531的电路时，电压生成电路511也能调整电压V14的电平。即使当使用这样的电路时，电源电路40c也能输出期望电平的电源电压Vreg3。

此外，在开关控制IC20中，低侧驱动电路44控制IGBT31的开关。

此外，在本实施方式中，虽然将以达林顿方式连接的两级晶体管中的每一个设为NPN晶体管241、242，但例如也可以使用PNP晶体管。另外，电源电路40a例如即使包含以达林顿方式连接三级以上的晶体管的结构，也能够获得与本实施方式相同的效果。

上述的实施方式用于方便理解本发明，而并不用于限定并解释本发明。此外，本发明在不脱离其主旨的前提下，可进行变更或改良，并且其等效内容当然也包含在本发明中。

标号说明

10 功率模块

20 开关控制IC

21 半桥电路

22 电容器

30、31 IGBT

40、400 电源电路

41 电荷泵电路

42 信号输出电路

43 电平移位电路

44、45 驱动电路

50 输入检测电路

51 滤波电路

52 脉冲生成电路

60 逻辑电路

61、62 反相器

70、72、410 NMOS晶体管

71、73 PMOS晶体管

100 半导体基板

110 栅极电极

111 源极电极

112 漏极电极

113 基板电极

120 半导体区域

130、140 阱区域

150、160、161 接触区域

170 源极区域

171 漏极区域

190、191 二极管

200、500 偏置电路

201、501 输出电流

210、211、510、511 电压生成电路

220、231、232、243、520、521 电阻

221 齐纳二极管

230、241、242、530、531、550 NPN晶体管

240、540 耐压电路

411 电流源

D1～D12 二极管。

Claims (17)

1.一种开关控制电路，

该开关控制电路对电源侧的第一开关元件和与所述第一开关元件一起对负载进行驱动的接地侧的第二开关元件的开关进行控制，该开关控制电路的特征在于，包含：

信号输出电路，该信号输出电路基于输入信号来输出用于导通所述第一开关元件的置位信号和用于关断所述第一开关元件的复位信号；

电平移位电路，该电平移位电路对所述置位信号和所述复位信号各自的电平进行移位；

第一驱动电路，该第一驱动电路基于来自所述电平移位电路的输出来驱动所述第一开关元件；以及

电源电路，该电源电路包括用于生成所述信号输出电路的电源电压的以达林顿方式连接的多个晶体管。

2.如权利要求1所述的开关控制电路，其特征在于，

所述开关控制电路是形成在半导体基板上的集成电路，所述半导体基板至少具有p型第一区域、形成在所述第一区域内的n型第二区域、形成在所述第二区域内的p型第三区域以及形成在所述第三区域内的n型第四区域，

作为所述信号输出电路的基准的第一端子电连接到所述第一区域，

连接到所述第一开关元件和所述第二开关元件并且作为所述第一驱动电路的基准的第二端子电连接到所述第四区域。

3.如权利要求2所述的开关控制电路，其特征在于，

所述第一驱动电路的源极电极电连接到所述第四区域，并且所述第一驱动电路包含形成在所述第三区域内的NMOS晶体管。

4.如权利要求1至3中任一项所述的开关控制电路，其特征在于，

所述电源电路在所述多个晶体管中生成所述电源电压的节点与接地之间具有电阻。

5.如权利要求1至4中任一项所述的开关控制电路，其特征在于，

所述电源电路包括用于保护所述多个晶体管免受过电压影响的耐压电路。

6.如权利要求5所述的开关控制电路，其特征在于，

所述耐压电路包含串联连接的n个(n是变量)二极管。

7.如权利要求1至6中任一项所述的开关控制电路，其特征在于，

所述电源电路包括偏置电路，该偏置电路将用于补偿所述电源电压的温度变化的偏置电压施加到所述多个晶体管中的第一级晶体管的基极电极。

8.如权利要求7所述的开关控制电路，其特征在于，

所述偏置电路包括：

第一电压生成电路，该第一电压生成电路包含齐纳二极管和与所述齐纳二极管串联连接的m个(m是变量)二极管，并生成规定电平的电压；以及

第二电压生成电路，该第二电压生成电路基于所述规定电平的电压向所述第一级晶体管的基极电极施加所述偏置电压。

9.如权利要求8所述的开关控制电路，其特征在于，

所述第二电压生成电路包括：

分压电阻电路，该分压电阻电路生成与所述规定电平的电压与i(i是变量)个二极管的正向电压之差相对应的电压作为所述偏置电压。

10.如权利要求6所述的开关控制电路，其特征在于，

所述耐压电路包含串联连接到所述n个二极管的第一晶体管。

11.如权利要求10所述的开关控制电路，其特征在于，

所述电源电路包括偏置电路，该偏置电路将用于对所述电源电压的温度变化进行补偿的偏置电压施加到所述多个晶体管中的第一级晶体管的基极电极。

12.如权利要求11所述的开关控制电路，其特征在于，

所述偏置电路包括：

第一电压生成电路，该第一电压生成电路包含齐纳二极管和与所述齐纳二极管串联连接的m个(m是变量)二极管，并生成规定电平的电压；以及

第二电压生成电路，该第二电压生成电路基于所述规定电平的电压向所述第一级晶体管的基极电极施加所述偏置电压。

13.如权利要求12所述的开关控制电路，其特征在于，

所述第二电压生成电路包括：

第二晶体管，该第二晶体管输出用于使所述第一晶体管进行动作的电压；以及

第三晶体管，该第三晶体管设置在所述第二晶体管的接地侧，并输出用于使所述第一级晶体管进行动作的电压。

14.如权利要求12所述的开关控制电路，其特征在于，

所述第二电压生成电路包括：

分压电阻电路，该分压电阻电路生成与所述规定电平的电压与i(i是变量)个二极管的正向电压之差相对应的电压作为所述偏置电压。

15.如权利要求1至14中任一项所述的开关控制电路，其特征在于，

包括第二驱动电路，该第二驱动电路基于用于对所述第二开关元件的开关进行控制的控制信号来驱动所述第二开关元件，

所述信号输出电路基于所述输入信号来输出所述控制信号。

16.如权利要求1至15中任一项所述的开关控制电路，其特征在于，

所述多个晶体管分别是NPN晶体管。

17.一种半导体装置，

该半导体装置包含电源侧的第一开关元件、与所述第一开关元件一起对负载进行驱动的接地侧的第二开关元件、以及对所述第一开关元件和所述第二开关元件的开关进行控制的开关控制电路，该半导体装置的特征在于，

所述开关控制电路包括：

信号输出电路，该信号输出电路基于输入信号来输出用于导通所述第一开关元件的置位信号和用于关断所述第一开关元件的复位信号；

电平移位电路，该电平移位电路对所述置位信号和所述复位信号各自的电平进行移位；

第一驱动电路，该第一驱动电路基于来自所述电平移位电路的输出来驱动所述第一开关元件；以及

电源电路，该电源电路包括用于生成所述信号输出电路的电源电压的以达林顿方式连接的多个晶体管。

Images