CN105914294A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN105914294A
CN105914294A CN201510563362.6A CN201510563362A CN105914294A CN 105914294 A CN105914294 A CN 105914294A CN 201510563362 A CN201510563362 A CN 201510563362A CN 105914294 A CN105914294 A CN 105914294A
Authority
CN
China
Prior art keywords
electrode
material layer
sub
layer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510563362.6A
Other languages
English (en)
Inventor
金范庸
李起正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105914294A publication Critical patent/CN105914294A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Human Computer Interaction (AREA)

Abstract

一种电子设备包括半导体单元。半导体单元包括：第一电极和第二电极，在第一方向上彼此间隔开；以及第一材料层，插入在第一电极与第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极或第二电极或第一电极和第二电极二者包括：第一子电极和第二子电极，在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使第二材料层能够在半导体单元的操作电流处对流入其中的电流呈现类似欧姆的行为。

Description

电子设备
相关申请的交叉引用
本申请要求2015年2月23日提交的发明名称为“电子设备”的韩国专利申请No.10-2015-0024951的优先权，其全部内容通过引用合并于此。
技术领域
本专利文献涉及存储电路或器件及其在电子设备或系统中的应用。
背景技术
近来，随着电子设备或装置趋于小型化、低功耗、高性能、多功能等，需要能够在各种电子设备或装置(诸如，计算机、便携式通信设备等)中储存信息的电子设备，并且已经对此类电子设备进行研究和开发。此类电子设备的示例包括能够使用根据施加的电压或电流而在不同的电阻状态之间切换的特性来储存数据并且能够以各种配置(例如，电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、E熔丝等)实施的电子设备。
发明内容
本专利文献中公开的技术包括存储电路或器件及其在电子设备或系统中的应用以及电子设备的各种实施方式，其中电子设备能够包括具有改善的操作特性和可靠性的半导体单元。
在一个实施例中，一种电子设备包括半导体单元，所述半导体单元包括：第一电极和第二电极，在第一方向上彼此间隔开；以及第一材料层，插入在第一电极与第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极或第二电极或第一电极和第二电极二者包括：第一子电极和第二子电极，在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使第二材料层能够在半导体单元的操作电流处对流入其中的电流呈现类似欧姆(ohmic-like)的行为。
上述设备的实施例可以包括以下内容的一个或更多个。
第二材料层在操作电流处没有被击穿。第二材料层包括绝缘材料或半导体材料。第二材料层包括HfO2层。第一材料层具有根据导电路径在第一层材料层中是产生还是消失而改变的电阻值。第一材料层具有包括金属氧化物、相变材料、铁电材料和铁磁材料中的至少一种的单层结构或多层结构。第一材料层具有单层结构或多层结构，第一材料层包括二极管、双向阈值切换(OTS)材料、混合离子电子导电(MIEC)材料、金属绝缘体转变(MIT)材料、隧道绝缘材料中的至少一种。第一材料层包括其中缺氧金属氧化物层和富氧金属氧化物层沿第一方向布置的层叠结构。第一电极包括第一子电极、第二材料层和第二子电极；以及，其中富氧金属氧化物层与第一电极相邻。第一材料层包括沿第一方向布置的多个层；以及，其中所述多个层中的至少一个是隧道绝缘层。第一电极包括第一子电极、第二材料层和第二子电极；以及，其中隧道绝缘层与第一电极相邻。
在另一个实施例中，一种电子设备包括半导体存储单元，所述半导体单元包括多个存储单元，所述多个存储单元中的每个包括：第一电极和第二电极，在第一方向上彼此间隔开；可变电阻元件，插入在第一电极与第二电极之间；以及阈值切换元件，插入在可变电阻元件与第二电极之间；其中，第一电极或第二电极或第一电极和第二电极二者包括：第一子电极和第二子电极，在第一方向上彼此间隔开；以及材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使材料层能够在存储单元的操作电流处呈现类似欧姆的行为。
上述设备的实施例可以包括以下内容的一个或更多个。
所述多个存储单元中的每个进一步包括：第三电极，插入在可变电阻元件与阈值切换元件之间。第三电极包括第一子电极、材料层和第二子电极。材料层包括绝缘材料或半导体材料。半导体存储单元进一步包括：第一线，沿与第一方向相交的第二方向延伸；以及第二线，沿与第一方向和第二方向相交的第三方向延伸；其中第一线与第二线在第一方向上间隔开；以及其中，所述多个存储单元分别位于第一线和第二线的交点处。
电子设备可以进一步包括微处理器，其包括：控制单元，被配置成从微处理器的外部接收包括命令的信号，并且执行命令的提取、命令的译码或微处理器的信号的控制输入或输出；操作单元，被配置成基于控制单元对命令译码的结果来执行操作；以及存储单元，被配置成储存用于执行操作的数据、与执行操作的结果对应的数据或对其执行操作的数据的地址，其中半导体单元是微处理器中的存储单元的一部分。
电子设备可以进一步包括处理器，其包括：核心单元，被配置成基于从处理器的外部输入的命令，通过使用数据来执行与命令对应的操作；高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果对应的数据或对其执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传输数据，其中半导体单元是处理器中的高速缓冲存储单元的一部分。
电子设备可以进一步包括处理系统，其包括：处理器，被配置成对处理器接收到的命令译码并且基于对命令译码的结果来控制对信息的操作；辅助存储器件，被配置成储存用于对命令译码的程序和信息；主存储器件，被配置成在执行程序时调用并储存来自辅助存储器件的程序和信息，使得处理器能够使用程序和信息来执行操作；以及接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，其中半导体单元是处理系统中的辅助存储器件或主存储器件的一部分。
电子设备可以进一步包括数据储存系统，其包括：储存器件，被配置成储存数据并且无论电源如何都保存储存的数据；控制器，被配置成根据从外部输入的命令来控制数据到储存器件的输入以及数据从储存器件的输出；暂时储存器件，被配置成暂时储存在储存器件与外部之间交换的数据；以及接口，被配置成执行储存器件、控制器和暂时储存器件中的至少一个与外部之间的通信，其中半导体单元是数据储存系统中的储存器件或暂时储存器件的一部分。
电子设备可以进一步包括存储系统，其包括：存储器，被配置成储存数据并且无论电源如何都保存储存的数据；存储器控制器，被配置成根据从外部输入的命令来控制数据到存储器的输入以及数据从存储器的输出；缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及接口，被配置成执行存储器、存储器控制器和缓冲存储器中的至少一个与外部之间的通信，其中半导体存储单元是存储系统中的存储器或缓冲存储器的一部分。
根据本文提供的附图和实施例的描述，所描述的这些和其他方面、实施方式以及相关优点将变得明显，本文提供的附图和实施例的描述旨在对所要保护的发明提供进一步解释。
附图说明
图1A是示出根据一个比较示例的半导体器件的剖视图。
图1B是用于解释在图1A的半导体器件包括可变电阻元件的情况下的操作方法的示图。
图1C是用于解释在图1A的半导体器件包括阈值切换元件的情况下的操作方法的示图。
图1D是用于解释图1A的半导体器件中出现的问题的示图。
图2A是示出根据一个实施方式的半导体器件的剖视图。
图2B是用于解释在图2A的半导体器件包括可变电阻元件的情况下的操作方法的示图。
图2C是用于解释在图2A的半导体器件包括阈值切换元件的情况下的操作方法的示图。
图2D是示出在图2A的半导体器件的形成操作期间的电流流动的示图。
图2E是用于解释图2A的半导体器件的第二材料层的特性的示图。
图3A是示出根据另一个比较示例的半导体器件的剖视图。
图3B是示出根据另一个实施方式的半导体器件的剖视图。
图3C是示出在图3A和3B的半导体器件的操作期间的电流电压特性的示图。
图4A是示出根据又一个比较示例的半导体器件的剖视图。
图4B是示出在图4A的操作期间的电流电压特性的示图。
图4C是示出根据又一个实施方式的半导体器件的剖视图。
图4D是示出在图4C的半导体器件的操作期间的电流电压特性的示图。
图5A是示出根据又一个比较示例的半导体器件的剖视图。
图5B是示出在图5A的操作期间的电流电压特性的示图。
图5C是示出根据又一个实施方式的半导体器件的剖视图。
图5D是示出在图5C的半导体器件的操作期间的电流电压特性的示图。
图6是示出根据一个实施方式的存储单元阵列的透视图。
图7示出基于所公开的技术的实现存储电路的微处理器。
图8示出基于所公开的技术的实现存储电路的处理器。
图9示出基于所公开的技术的实现存储电路的系统。
图10示出基于所公开的技术的实现存储电路的数据储存系统。
图11示出基于所公开的技术的实现存储电路的存储系统。
具体实施方式
以下将参照附图描述本公开的各种实施例。
附图可能不一定按比例绘制，并且在一些实例中，附图中的至少一些结构的比例可能被放大以便清楚地示出实施例的某些特征。在呈现在多层结构中具有两个或更多个层的附图或描述的实施例中，这些层的相对位置关系或者布置层的顺序反映实施例的特定实施方式，并且不同的相对位置关系或者布置的层的不同顺序是可能的。此外，多层结构的实施例的描述和说明可能没有反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可能存在一个或更多个额外的层)。作为具体示例，当描述或示出的多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但是也可以表示在第一层和第二层或衬底之间存在一个或更多个其他中间层的结构。
在描述实施方式之前，将描述根据比较示例的半导体器件、其操作方法和其问题。
图1A是示出根据一个比较示例的半导体器件的剖视图，图1B是用于解释在图1A的半导体器件包括可变电阻元件的情况下的操作方法的示图，图1C是用于解释在图1A的半导体器件包括阈值切换元件的情况下的操作方法的示图，以及图1D是用于解释图1A的半导体器件中出现的问题的示图。
参见图1A，比较示例的半导体器件可以包括第一电极11、位于第一电极11之上且与第一电极11间隔开的第二电极13以及插入在第一电极11与第二电极13之间的材料层12。
第一电极11和第二电极13可以用来将电压或电流施加到材料层12的两端，并且可以由导电材料形成。
材料层12可以具有根据通过第一电极11和第二电极13施加到其的电压或电流而在不同的电阻状态之间切换的可变电阻特性。具有可变电阻特性的材料层12可以被称为可变电阻元件。在图1B中示例性示出可变电阻元件的电流电压特性。
参见图1B，在初始状态中，可变电阻元件可以处在高电阻状态HRS。当施加到可变电阻元件的电压达到特定正电压时，可以执行设置操作，使得可变电阻元件从高电阻状态HRS改变成低电阻状态LRS。在设置操作期间施加到可变电阻元件的电压可以被称为设置电压Vset。
在完成设置操作之后，施加到可变电阻元件的电压降低，并且可变电阻元件的低电阻状态LRS可以被保持，直到电压达到特定负电压。当施加到可变电阻元件的电压达到特定负电压时，可以执行重置操作，使得可变电阻元件从低电阻状态LRS改变成高电阻状态HRS。在重置操作期间施加到可变电阻元件的电压可以被称为重置电压Vreset。
以这种方式，可变电阻元件可以在低电阻状态LRS与高电阻状态HRS之间重复切换。
同时，多个设置操作的初始设置操作可以被称为形成操作。在形成操作期间施加到可变电阻元件的形成电压可以高于设置电压Vset。这是因为在材料层12中首次产生导电路径所需的电压大于执行形成操作之后的设置操作的电压。设置电压Vset在形成操作之后的设置操作期间可以是基本不变的。类似的，重置电压Vreset在重置操作期间可以是基本不变的。
在任何情况下，可变电阻元件可以具有通过设置操作设置的低电阻状态LRS和通过重置操作设置的高电阻状态HRS中的一个，并且保持其之前的电阻状态直到向其施加了重置电压Vreset或设置电压Vset。因此，可变电阻元件可以用作非易失性存储器件，非易失性存储器件根据其电阻状态来储存不同数据且即使电源关断也保持储存的数据。
当执行读取操作以读取储存在可变电阻元件中的数据时，设置电压Vset和重置电压Vreset之间的范围中的读取电压Vread可以被施加到可变电阻元件。由于可变电阻元件的电阻状态可以通过在之前的写入操作中已经被写入在可变电阻元件中的数据来确定，因此如果可变电阻元件储存1比特数据，则可以根据储存在可变电阻元件中的数据是对应于第一数据(例如，设置数据)还是对应于第二数据(例如，重置数据)来利用读取电压Vread读取不同的数据。
再参见图1A，可变电阻元件的材料层12可以具有包括用在RRAM、PRAM、FRAM、MRAM等中的各种可变电阻材料中的一种或更多种的单层结构或多层结构。可变电阻材料可以包括金属氧化物(诸如，过渡金属氧化物)、基于钙铁矿的材料、相变材料(诸如，基于硫族化物的材料)、铁电材料、铁磁材料等。在此，材料层12的电阻值可以根据导电路径CP在材料层12中是产生还是消失而改变。即，当电连接第一电极11和第二电极13的导电路径CP在材料层12中产生时，材料层12可以具有低电阻状态。另一方面，当导电路径CP消失时，材料层12可以具有高电阻状态。例如，材料层12可以包括包含大量氧空位的缺氧金属氧化物。在这种情况下，可以通过氧空位的移动来形成导电路径CP。然而，在其他示例中，可以根据材料层12的类型、膜结构、操作特性等通过各种方式来形成导电路径CP。
可替换地，材料层12可以具有阈值切换特性，其能够在小于具有特定量值的阈值电压的电压处阻止或几乎不允许电流流动，而在等于或大于阈值电压的电压处允许快速的电流流动。具有阈值切换特性的材料层12可以被称为阈值切换元件。在图1C中示例性示出阈值切换元件的电流电压特性。
参见图1C，当施加到阈值切换元件的电压的量值小于阈值电压Vth的量值时，阈值切换元件可以处于高电阻状态。当施加到阈值切换元件的电压达到阈值电压Vth时，阈值切换元件的高电阻状态可以被改变成低电阻状态。即，阈值切换元件可以处于基于阈值电压Vth而确定的接通状态(低电阻状态)或关断状态(高电阻状态)。阈值切换元件的电阻值可以根据导电路径在阈值切换元件中是产生还是消失而改变。
阈值切换元件的电阻状态首次变为低电阻状态的操作可以被称为形成操作。在形成操作期间施加到阈值切换元件的形成电压Vforming的量值可以大于阈值电压Vth的量值。这是因为首次产生导电路径所需的电压大于执行形成操作之后的操作的电压。阈值电压Vth在形成操作之后的后续操作期间可以是基本不变的。
在任何情况下，阈值切换元件可以具有基于阈值电压Vth而检测的电阻变化。阈值切换元件可以根据施加到其的电压是大于阈值电压Vth还是小于阈值电压Vth而分别接通或关断。与可变电阻元件不同，阈值切换元件不能在电源关断时保持其电阻状态，并且不能在同一电压处具有两个或更多个电阻状态。阈值切换元件可以用作耦接到上述可变电阻元件并且控制对可变电阻元件的访问的选择元件。在这种情况下，可变电阻元件和耦接到其的阈值切换元件可以形成存储单元。可替换地，阈值切换元件可以用于易失性存储器件。
再参见图1A，阈值切换元件的材料层12可以包括下列项中的一种或更多种：二极管、双向阈值切换(OTS)材料(诸如，基于硫族化物的材料)、混合离子电子导电(MIEC)材料(诸如，包含金属的基于硫族化物的材料)、金属绝缘体转变(MIT)材料(诸如，NbO2或VO2)、具有相对宽的带隙的隧道绝缘层(诸如，SiO2或Al2O3)等。阈值切换元件的材料层12可以根据导电路径CP在材料层12中是产生还是消失来接通或关断。例如，当材料层12包括选择性允许电子隧穿的隧道绝缘层时，导电路径CP可以通过电子的移动而形成。然而，在其他示例中，可以根据材料层12的类型、膜结构、操作特性等通过各种方式来形成导电路径CP。
然而，在上述的比较示例的半导体器件中，在材料层12的电阻状态改变成低电阻状态的操作(例如，形成操作和/或设置操作)期间，可能出现过多的过冲电流(overshooting current)。图1D示出在形成操作中出现的过冲电流。过冲电流远大于合规电流(compliance current)CC。例如，过冲电流可以是合规电流CC的数百倍。
过冲电流增大了材料层12中形成的导电路径CP的尺寸。当导电路径CP的尺寸大时，半导体器件的关断电流增大，由此增大半导体器件中的泄漏电流。另外，当关断电流增大时，关断电流和接通电流之间的差减小。因此，当图1A中示出的材料层12用于存储单元时，可以减小数据读取裕度。结果，图1A的半导体器件的操作特性可能恶化。
根据本公开的实施方式，半导体器件能够通过在操作期间控制过冲电流来产生具有少尺寸的导电路径，并且，因此减小关断电流。此后，将参考图2A至2E更详细地描述根据一个实施方式的半导体器件。
图2A是示出根据一个实施方式的半导体器件的剖视图，图2B是用于解释在图2A的半导体器件包括可变电阻元件的情况下的操作方法的示图，图2C是用于解释在图2A的半导体器件包括阈值切换元件的情况下的操作方法的示图，图2D是示出在图2A的半导体器件的形成操作期间的电流流动的示图，以及图2E是用于解释图2A的半导体器件的第二材料层的特性的示图。
参见图2A，实施方式的半导体器件可以包括第一电极110、位于第一电极110之上并且与第一电极110间隔开的第二电极130、以及插入在第一电极110和第二电极130之间的第一材料层120。
第一电极110和第二电极130可以用来将电压或电流施加到第一材料层120的两端，并且第一电极110和第二电极130中的每个均具有包括各种导电材料(例如，金属(诸如W、Al、Ti等)、金属氮化物(诸如，TiN等)、掺有杂质的半导体材料或它们的组合)中的一种或更多种的单层结构或多层结构。
在该实施方式中，第一电极110可以包括第一子电极110A、位于第一子电极110A之上且与第一子电极110A间隔开的第二子电极110C以及具有小厚度且插入在第一子电极110A和第二子电极110C之间的第二材料层110B。第一子电极110A、第二材料层110B和第二子电极110C布置的方向与第一电极110、第一材料层120和第二电极130布置的方向相同。
第一子电极110A和第二子电极110C可以由各种导电材料(诸如，金属、金属氮化物和掺有杂质的半导体材料)中的至少一种形成。
第二材料层110B可以由各种绝缘材料(诸如，金属氧化物、氧化硅和氮化硅)中的至少一种形成。可替换地，第二材料层110B可以由具有相对小的带隙的半导体材料形成。在一个实施方式中，第二材料层110B可以具有足够小的厚度，以使第二材料层110B能够在半导体器件的操作电流处呈现类似欧姆的行为(其中，流入第二材料层110B中的电流与施加到第二材料层110B的电压成比例地增大)。这是因为，第二材料层110B的电阻值随着第二材料层110B的厚度减小而减小，而不管第二材料层110B的类型如何。即，薄的第二材料层110B可以呈现泄露特性。在一个实施方式中，第二材料层110B的厚度可以是3nm或更少。如果第二材料层110B的厚度大于特定值，则第二材料层110B可以被击穿并且因此不能用作绝缘层。即，当第二材料层110B厚时，第二材料层110B可能造成其击穿。这在图2E中示例性示出。
参见图2，可以通过Imax来表示能够在半导体器件中使用的最大电流。当特定电压被施加到薄绝缘层的两端时，在最大电流Imax或更小的电流(即，在操作电流(见曲线①))处示出类似欧姆的行为。另一方面，当特定电压被施加到厚绝缘层的两端时，在操作电流(见曲线②)处示出厚绝缘层的击穿。在本实施方式中，第二材料层110B的厚度可以被控制成小于特定阈值，使得第二材料层110B能够在曲线①中示出的操作电流处呈现类似欧姆的行为。结果，第二材料层110B在操作电流处没有被击穿。
再次参见图2A，在本实施方式中，第一电极110具有第一子电极110A、第二材料层110B和第二子电极110C的层叠结构。然而，在另一个实施方式中，是第二电极130而不是第一电极110可以具有第一子电极/绝缘层(或半导体层)/第二子电极的层叠结构。可替换地，第一电极110和第二电极130均可以具有第一子电极/绝缘层(或半导体层)/第二子电极的层叠结构。
第一材料层120可以与图1A的材料层12基本上相同。即，第一材料层120可以具有可变电阻特性或阈值切换特性。第一材料层120的电阻值也可以根据导电路径CP在第一材料层120中是产生还是消失而改变。当第一材料层120具有可变电阻特性时，在图2B中示例性示出半导体器件的电流电压特性。当第一材料层120具有阈值切换特性时，在图2C中示例性示出半导体器件的电流电压特性。
参见图2B，本实施方式的半导体器件的电流电压曲线可以类似于图1B的电流电压曲线。在图2B中，图1B的电流电压曲线通过虚线来表示以用于比较。与图1B的电流电压曲线相比，图2B中示出的本实施方式的半导体器件的电流电压曲线可以降低到0V与设置电压Vset之间的电压范围中以及0V与形成电压Vforming之间的电压范围中的特定电平(见向下箭头)。这示出在高电阻状态HRS下流动的电流(即，关断电流)在本实施方式中被进一步减小。
而且，参见图2C，本实施方式的半导体器件的电流电压曲线类似于图1C的电流电压曲线。在图2C中，图1C的电流电压曲线通过虚线来表示以用于比较。与图1C的电流电压曲线相比，图2C中示出的本实施方式的半导体器件的电流电压曲线可以被降低到在0V与阈值电压Vth之间的电压范围中以及在0V与形成电压Vforming之间的电压范围中的特定电平(见向下箭头)。这示出在高电阻状态HRS下流动的电流(即，关断电流)在本实施方式中被进一步减小。
上述本实施方式的半导体器件的关断电流的减小是由于在第一材料层120的电阻状态改变成低电阻状态的操作(例如，形成操作和/或设置操作)期间出现的过冲电流的大量减小。过冲电流的减小是因为：通过在电极中插入是一种电阻组件的薄绝缘层或薄半导体层，减小了第一材料层120的两端的寄生电容。图2D示出根据一个实施方式的在形成操作期间出现的过冲电流。过冲电流被显著减小，因此具有与合规电流CC相似的电平。
由于过冲电流减小，与图1A的材料层12中形成的导电路径CP的尺寸相比，可以显著减小第一材料层120中形成的导电路径CP的尺寸。导电路径CP的尺寸的减小造成关断电流的减小。结果，可以改善半导体器件的操作特性(诸如，泄漏电流、数据读取裕度等)。实验上也证实了关断电流的减小。例如，图3C图示示出关断电流的减小的实验结果。这将随后描述。而且，过冲电流的减小可以减少第一材料层120的物理缺陷，由此改善半导体器件的切换操作的可靠性，例如，耐久特性和保持特性。
同时，如已经提及的，材料层12或第一材料层120可以具有多层结构。这将参考图3A至4D示例性描述。
图3A是示出根据另一个比较示例的半导体器件的剖视图，图3B是示出根据另一个实施方式的半导体器件的剖视图，以及图3C是示出在图3A和3B的半导体器件的操作期间的电流电压特性的示图。在此，图3A和3B的半导体器件均可以包括插入在两个电极之间的阈值切换元件。
参见图3A，比较示例的半导体器件可以包括第一电极31、阈值切换元件和第二电极34。
在此，阈值切换元件可以具有其中层叠第一层32和第二层33的双层结构，并且可以通过第一层32和第二层33的组合示出阈值切换特性。可替换地，第一层32和第二层33均可以示出阈值切换特性。例如，第一层32可以是隧道绝缘层，而第二层33可以是OTS材料层、MIEC材料层和MIT材料层中的一个。在这种情况下，当特定正电压被施加到第一电极31而特定负电压被施加到第二电极34时，通过电子的隧穿可以在第一层32中形成导电路径CP。因此，阈值切换元件可以被切换成处于接通状态。此后，当特定负电压被施加到第一电极31而特定正电压被施加到第二电极34时，因为电子反向移动，所以在第一层32中已经产生的导电路径CP可以消失。因此，阈值切换元件可以切换成处于关断状态。
参见图3B，本实施方式的半导体器件可以包括第一电极310、阈值切换元件和第二电极340。阈值切换元件可以具有其中层叠第一层320和第二层330的双层结构。在此，阈值切换元件、第二电极340和半导体器件的操作方法可以与图3A的比较示例的阈值切换元件、第二电极和半导体器件的操作方法基本相同。然而，第一电极310的结构与图3A的第一电极31的结构不同。
具体来说，第一电极310可以包括第一子电极310A、薄绝缘层310B和第二子电极310C。可以使用薄半导体层来代替薄绝缘层310B。因此，可以在与第一电极310相邻且用作隧道绝缘层的第一层320中形成导电路径CP，所述导电路径CP通过电子的隧穿来形成并且与图3A的比较示例的导电路径CP相比具有较小的尺寸。结果，可以减小阈值切换元件的关断电流。这也由图3C示出的实验结果确认。
参见图3C，曲线②示出比较示例的阈值切换元件的示例的电流电压特性。在该示例中，半导体器件通过顺序层叠TiN层、Al2O3层、NbO2层和TiN层而形成。TiN层可以分别对应于第一电极31和第二电极34。Al2O3层可以对应于隧道绝缘层32，以及NbO2层可以对应于MIT材料层33。
曲线③示出本实施方式的阈值切换元件的示例的电流电压特性。在这个示例中，半导体器件包括作为第一电极310的TiN层、HfO2层和TiN层的层叠结构，并且包括与图3A中示出的比较示例的阈值切换元件32和33以及第二电极34相同的组件。第一电极310的两个TiN层可以分别对应于第一子电极310A和第二子电极310C。HfO2层可以对应于绝缘层310B。
当比较曲线②与曲线③时，与曲线②相比，曲线③的高阻状态中的电流可以降低。因此，具有曲线③的电流电压特性的阈值切换元件可以具有比具有曲线②的电流电压特性的阈值切换元件的关断电流小的关断电流。此外，示出电流电压曲线③的阈值切换元件可以在约0.7V的电压处具有约89nA的关断电流，由此满足关断电流目标。另一方面，示出电流电压曲线②的阈值切换元件具有不满足关断电流目标的较高的关断电流。结果，示出电流电压曲线③的阈值切换元件的泄漏电流可以减小。此外，由于HfO2层具有造成热绝缘效应的低热导率，因此实现以低功率工作的阈值切换元件是可能的。
作为参考，曲线①示出包括TiN/HfO2/TiN层的层叠结构的第一电极310的电流电压特性。曲线①示出在数μA或更少的操作电流处的类似欧姆的行为。
图4A是示出根据又一个比较示例的半导体器件的剖视图，图4B是示出在图4A的半导体器件的操作期间的电流电压特性的示图，图4C是示出根据又一个实施方式的半导体器件的剖视图，以及图4D是示出在图4C的半导体器件的操作期间的电流电压特性的示图。在此，图4A和4C的半导体器件均可以包括插入在两个电极之间的可变电阻元件。
参见图4A，比较示例的半导体器件可以包括第一电极45、可变电阻元件和第二电极48。
在此，可变电阻元件可以具有其中层叠第一层46和第二层47的双层结构，并且可以通过第一层46和第二层47的组合来示出可变电阻特性。可替换地，第一层46和第二层47均可以示出可变电阻特性。例如，第二层47可以是包含大量氧空位的缺氧金属氧化物层，而第一层46与第二层47相比可以是包含大量氧的富氧金属氧化物层。缺氧金属氧化物层可以由与满足化学计量比的材料相比缺少氧的材料形成。例如，缺氧金属氧化物层可以包括：TiOx，其中x小于2；TaOy，其中y小于2.5；或HfOz，其中z小于2。富氧金属氧化物层可以由满足化学计量比的材料形成。例如，富氧金属氧化物层可以包括TiO2、Ta2O5、HfO2等中的一个或更多个。在这种情况下，当特定负电压被施加到第一电极45而特定正电压被施加到第二电极48时，因为缺氧金属氧化物层47的氧空位被注入到富氧金属氧化物层46中，所以可以通过氧空位在富氧金属氧化物层46中形成导电路径CP。因此，可变电阻元件可以被切换成处于低电阻状态。此后，当特定正电压被施加到第一电极45而特定负电压被施加到第二电极48时，因为氧空位朝着缺氧金属氧化物层47移动，所以在富氧金属氧化物层46中已经产生的导电路径CP可以消失。因此，可变电阻元件可以切换成处于高电阻状态。
参见图4C，本实施方式的半导体器件可以包括第一电极450、可变电阻元件460和470以及第二电极480。在此，可变电阻元件460和470、第二电极480以及半导体器件的操作方法可以与图4A的比较示例的可变电阻元件、第二电极以及半导体器件的操作方法基本相同。然而，第一电极450的结构与图4A的比较示例的第一电极的结构不同。
具体来说，第一电极450可以包括第一子电极450A、薄绝缘层450B以及第二子电极450C。可以使用薄半导体层来代替薄绝缘层450B。因此，可以在与第一电极450相邻且由富氧金属氧化物形成的第一层460中形成导电路径CP，所述导电路径CP由氧空位形成并且与图4A的比较示例的导电路径相比具有更小的尺寸。结果，可以减小可变电阻元件的关断电流。这也由图4B和4D中示出的实验结果证实。
当比较图4B与图4D时，与图4B中示出的高电阻状态中的电流相比，图4D的高电阻状态中的电流可以降低。因此，图4D的可变电阻元件可以具有比图4B的可变电阻元件的关断电流小的关断电流。因此，也可以减小关断状态中的可变电阻元件的泄漏电流。而且，与图4B的可变电阻元件的接通电流和关断电流之间的差相比，图4D的可变电阻元件的接通电流和关断电流之间的差可以增大。因此，可以增大读取裕度。
同时，彼此耦接的可变电阻元件和阈值切换元件可以形成存储单元。这将参考图5A至5D来示例性地描述。
图5A是示出根据又一个比较示例的半导体器件的剖视图，图5B是示出在图5A的半导体器件的操作期间的电流电压特性的示图，图5C是示出根据又一个实施方式的半导体器件的剖视图，以及图5D是示出在图5C的半导体器件的操作期间的电流电压特性的示图。在此，图5A和5C的半导体器件均可以包括其中可变电阻元件和阈值切换元件彼此串联耦接的存储单元。
参见图5A，比较示例的存储单元可以包括：第一电极至第三电极55、58和54，沿例如层叠方向的方向布置以彼此间隔开；可变电阻元件，插入在第一电极55和第二电极58之间；以及阈值切换元件，插入在第二电极58和第三电极54之间。
可变电阻元件可以具有其中层叠第一层56和第二层57的双层结构，并且可以通过第一层56和第二层57的组合来示出可变电阻特性。可替换地，第一层56和第二层57均可以示出可变电阻特性。例如，第二层57可以是包含大量氧空位的缺氧金属氧化物层，而第一层56与第二层57相比可以是包含大量氧的富氧金属氧化物层。在此，在是富氧金属氧化物层的第一层56中可以出现导电路径CP的产生或消失。
阈值切换元件可以具有其中层叠第一层52和第二层53的双层结构，并且可以通过第一层52和第二层53的组合来示出阈值切换特性。可替换地，第一层52和第二层53均可以示出阈值切换特性。例如，第一层52可以是隧道绝缘层，而第二层53可以是与隧道绝缘层不同的阈值切换材料层。在此，在是隧道绝缘层的第一层52中可以出现导电路径CP的产生或消失。
参见图5C，本实施方式的存储单元可以包括：第一电极至第三电极550、580和540，沿例如层叠方向的方向布置以彼此间隔开；可变电阻元件，插入在第一电极550和第二电极580之间；以及阈值切换元件，插入在第二电极580和第三电极540之间。
图5C的可变电阻元件可以与图5A的可变电阻元件基本相同。即，图5C的可变电阻元件可以具有其中层叠第一层560和第二层570的双层结构，并且可以通过第一层560和第二层570的组合来示出可变电阻特性。然而，由于第一电极550具有第一子电极550A、薄绝缘层550B和第二子电极550C的层叠结构，因此与图5A的可变电阻元件相比，第一层560中产生的导电路径CP的尺寸可以减小。
而且，图5C的阈值切换元件可以与图5A的阈值切换元件基本相同。即，图5C的阈值切换元件可以具有其中层叠第一层520和第二层530的双层结构，并且可以通过第一层520和第二层530的组合来示出阈值切换特性。然而，由于第二电极580具有第一子电极580A、薄绝缘层580B和第二子电极580C的层叠结构，因此与图5A的阈值切换元件相比，第一层520中产生的导电路径CP的尺寸可以减小。
结果，与图5A的存储单元相比，图5C的存储单元可以具有减小的关断电流和增大的数据读取裕度。这也由图5B和5D的实验结果证实。
当比较图5B与5D时，与图5B示出的高电阻状态中的电流相比，图5D的高电阻状态中的电流可以降低。因此，图5D的存储单元可以具有比图5B的存储单元的关断电流小的关断电流。因此，关断状态中的存储单元的泄漏电流可以减小。而且，与图5B的存储单元中的接通电流和关断电流之间的差相比，图5D的存储单元中的接通电流和关断电流之间的差可以增大。因此，可以增大读取裕度。
在本实施方式中，第一电极550和第二电极580均具有第一子电极/薄绝缘层/第二子电极的层叠结构。在另一个实施方式中，第一电极至第三电极550、580和540中的至少一个可以具有第一子电极/薄绝缘层/第二子电极的层叠结构。在又一个实施方式中，第二电极580可以省略，因此可变电阻元件可以与阈值切换元件直接接触。
由于上述半导体器件具有低的关断电流特性，因此容易实现图6的交叉点单元阵列。
图6是用于解释根据一个实施方式的存储单元阵列的透视图。
参见图6，本实施方式的存储单元阵列可以具有交叉点结构，该交叉点结构包括：多个第一线L1，沿第一方向延伸；多个第二线L2，布置在第一线L1之上且沿与第一方向相交的第二方向延伸；以及多个存储单元MC，分别布置在第一线L1和第二线L2之间且布置在第一线L1和第二线L2的交点处。
在此，存储单元MC中的每个可以包括图2A、3B、4C和5C中示出的结构中的一个。具体来说，当存储单元MC包括图5C的结构时，由于图5C的半导体器件具有最低的关断电流，因此将在交叉点结构中出现的泄漏电流最小化是可能的。
基于所公开的技术的以上和其他存储电路或半导体器件能够用在一系列设备或系统中。图7至图11提供能够实现根据本文公开的实施例的存储电路的设备或系统的一些示例。
图7示出基于所公开的技术的实现存储电路的微处理器。
参照图7，微处理器1000可以执行用于控制和调节下面一系列过程的任务：从各种外部设备接收数据、处理数据、以及将处理结果输出到外部设备。微处理器1000可以包括存储单元1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元(诸如，中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP))。
存储单元1010是储存微处理器1000中的数据的部件，如处理器寄存器、寄存器等。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010可以包括各种寄存器。存储单元1010可以执行以下功能：暂时储存要由操作单元1020对其执行操作的数据、执行操作的结果数据以及储存用于操作的执行的数据的地址。
存储单元1010可以包括根据实施例的上述半导体器件中的一个或更多个。例如，存储单元1010可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善存储单元1010的操作特性和可靠性。结果，可以改善微处理器1000的操作特性和可靠性。
操作单元1020可以根据控制单元1030对命令译码的结果来执行四则算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以从存储单元1010、操作单元1020和微处理器1000的外部设备接收信号，执行命令的提取、命令的译码以及微处理器1000的信号的控制输入和输出，以及执行由程序表示的处理。
根据该实施例的微处理器1000可以额外地包括高速缓冲存储单元1040，其能够暂时储存要从除了存储单元1010以外的外部设备输入或者要输出到外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图8示出基于所公开的技术的实现存储电路的处理器。
参照图8，处理器1100可以通过包括除了微处理器的功能之外的各种功能来改进性能并且实现多功能，所述微处理器执行用于控制和调节下面一系列过程的任务：从各种外部设备接收数据，处理数据，以及将处理结果输出到外部设备。处理器1100可以包括用作微处理器的核心单元1110、用于暂时储存数据的高速缓冲存储单元1120以及用于在内部设备和外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)(诸如，多核处理器、图形处理单元(GPU)和应用处理器(AP))。
该实施例的核心单元1110是对从外部设备输入的数据执行算术逻辑运算的部件，并且可以包括存储单元1111、操作单元1112和控制单元1113。
存储单元1111是储存处理器1100中的数据的部件，如处理器寄存器、寄存器等。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111可以包括各种寄存器。存储单元1111可以执行以下功能：暂时储存要由操作单元1112对其执行操作的数据、执行操作的结果数据以及储存用于操作的执行的数据的地址。操作单元1112是执行处理器1100中的操作的部件。操作单元1112可以根据控制单元1113对命令译码的结果等来执行四则算术运算、逻辑运算。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以从存储单元1111、操作单元1112和处理器1100的外部设备接收信号，执行命令的提取、命令的译码以及处理器1100的信号的控制输入和输出，以及执行由程序表示的处理。
高速缓冲存储单元1120是暂时储存数据以补偿以高速操作的核心单元1110和以低速操作的外部设备之间的数据处理速度的差的部件。高速缓冲存储单元1120可以包括主储存部1121、次级储存部1122和三级储存部1123。通常，高速缓冲存储单元1120包括主储存部1121和次级储存部1122，并且在需要高储存容量的情况下可以包括三级储存部1123。根据场合需要，高速缓冲存储单元1120可以包括增加数目的储存部。也就是说，高速缓冲存储单元1120中包括的储存部的数目可以根据设计而改变。主储存部1121、次级储存部1122和三级储存部1123储存和鉴别数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，主储存部1121的速度可以是最大的。高速缓冲存储单元1120的主储存部1121、次级储存部1122和三级储存部1123中的至少一个储存部可以包括根据实施例的上述半导体器件中的一个或更多个。例如，高速缓冲存储单元1120可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善高速缓冲存储单元1120的操作特性和可靠性。结果，可以改善处理器1100的操作特性和可靠性。
尽管在图8中示出所有的主储存部1121、次级储存部1122和三级储存部1123都配置在高速缓冲存储单元1120的内部，但要注意，高速缓冲存储单元1120的所有的主储存部1121、次级储存部1122和三级储存部1123都可以配置在核心单元1110的外部并且可以补偿核心单元1110和外部设备之间的数据处理速度的差。同时，要注意，高速缓冲存储单元1120的主储存部1121可以设置在核心单元1110的内部，而次级储存部1122和三级储存部1123可以配置在核心单元1110的外部以加强补偿数据处理速度的差的功能。在另一实施例中，主储存部1121和次级储存部1122可以设置在核心单元1110的内部，而三级储存部1123可以设置在核心单元1110的外部。
总线接口1130是连接核心单元1110、高速缓冲存储单元1120和外部设备并且允许高效地传输数据的部件。
根据该实施例的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接连接或者通过总线接口1130连接。多个核心单元1110可以以与核心单元1110的上述配置相同的方式进行配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的主储存部1121可以与多个核心单元1110的数目对应地配置在每个核心单元1110中，而次级储存部1122和三级储存部1123可以配置在多个核心单元1110的外部，以便通过总线接口1130被共享。主储存部1121的处理速度可以大于次级储存部1122和三级储存部1123的处理速度。在另一个实施例中，主储存部1121和次级储存部1122可以与多个核心单元1110的数目对应地配置在每个核心单元1110中，而三级储存部1123可以配置在多个核心单元1110的外部，以便通过总线接口1130被共享。
根据该实施例的处理器1100可以进一步包括：嵌入式存储单元1140，储存数据；通信模块单元1150，能够以有线或无线方式将数据传输到外部设备以及从外部设备接收数据；存储器控制单元1160，驱动外部存储器件；以及媒介处理单元1170，对处理器1100中处理的数据或者从外部输入设备输入的数据进行处理并且将处理后的数据输出到外部接口设备；等。此外，处理器1100可以包括多个不同模块和器件。在这种情况下，被添加的多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据并且彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，而且可以包括非易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)和具有与上述存储器相似的功能的存储器等。非易失性存储器可以包括只读存储器(ROM)、或非(NOR)闪速存储器、与非(NAND)闪速存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有相似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及这两种模块。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如通过传输线路来发送和接收数据的各种设备，等。无线网络模块可以包括红外数据协议(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、无线个域网(Zigbee)、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如不通过传输线路来发送和接收数据的各种设备，等。
存储器控制单元1160管理和处理在处理器1100和根据不同通信标准操作的外部储存器件之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制集成设备电子(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、独立磁盘冗余阵列(RAID)、固态盘(SSD)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等的设备。
媒介处理单元1170可以对处理器1100中处理的数据或以图像、语音和其他形式从外部输入设备输入的数据进行处理并且将数据输出到外部接口设备。媒介处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高保真音频器件(HD audio)、高保真多媒体接口(HDMI)控制器等。
图9示出基于所公开的技术的实现存储电路的系统。
参照图9，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等以进行数据的一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。该实施例的系统1200可以是使用处理器进行操作的各种电子系统(诸如，计算机、服务器、个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、智能电话、数字音乐播放器、便携式媒体播放器(PMP)、相机、全球定位系统(GPS)、视频相机、语音记录器、远程信息处理装置、音频视觉(AV)系统、智能电视等)。
处理器1210可以对输入的命令译码，并且处理储存在系统1200中的数据的操作、比较等，并且控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是能够在执行程序时暂时储存、调用和执行来自辅助存储器件1230的程序代码或数据并且即使在电源切断时仍能够保存存储的内容的储存器件。主存储器件1220可以包括根据实施例的上述半导体器件中的一个或更多个。例如，主存储器件1220可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善主存储器件1220的操作特性和可靠性。结果，可以改善系统1200的操作特性和可靠性。
而且，主存储器件1220可以进一步包括在电源切断时擦除所有内容的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。与此不同，主存储器件1220可以不包括根据实施例的半导体器件，但是可以包括在电源切断时擦除所有内容的易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
辅助存储器件1230是用于储存程序代码或数据的存储器件。尽管辅助存储器件1230的速度慢于主存储器件1220，但是辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善辅助存储器件1230的操作特性和可靠性。结果，可以改善系统1200的操作特性和可靠性。
而且，辅助存储器件1230可以进一步包括数据储存系统(参见图10的附图标记1300)(诸如，使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)。与此不同，辅助存储器件1230可以不包括根据实施例的半导体器件，但是可以包括数据储存系统(参见图10的附图标记1300)(诸如，使用磁性的磁带、磁盘、使用光学的激光盘、使用磁性和光学二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mircoSD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)。
接口设备1240可以执行该实施例的系统1200和外部设备之间的命令和数据的交换。接口设备1240可以是小键盘(keypad)、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及这两种模块。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如通过传输线路来发送和接收数据的各种设备，等。无线网络模块可以包括红外数据协议(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、无线个域网(Zigbee)、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如不通过传输线路来发送和接收数据的各种设备，等。
图10示出基于所公开的技术的实现存储电路的数据储存系统。
参照图10，数据储存系统1300可以包括作为用于储存数据的组件的具有非易失特性的储存器件1310、控制储存器件1310的控制器1320、用于与外部设备连接的接口1330、以及用于暂时储存数据的暂时储存器件1340。数据储存系统1300可以是盘类型(诸如，硬盘驱动器(HDD)、紧凑盘只读存储器(CDROM)、数字化通用磁盘(DVD)、固态盘(SSD)等)，以及卡类型(诸如，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)。
储存器件1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括只读存储器(ROM)、NOR闪速存储器、NAND闪速存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器1320可以控制储存器件1310和接口1330之间的数据交换。为了此目的，控制器1320可以包括用于执行操作的处理器1321，所述操作用于处理通过接口1330从数据储存系统1300的外部输入的命令等。
接口1330执行数据储存系统1300与外部设备之间的命令和数据的交换。在数据储存系统1300是卡类型的情况下，接口1330可以与设备(诸如，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)中使用的接口兼容，或者可以与类似于上述设备的设备中使用的接口兼容。在数据储存系统1300是盘类型的情况下，接口1330可以与诸如集成设备电子(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)等的接口兼容，或者可以与类似于上述接口的接口兼容。接口1330可以与彼此具有不同类型的一个或更多个接口兼容。
暂时储存器件1340能够暂时储存数据，以用于根据与外部设备、控制器和系统的接口的多样性和高性能而在接口1330和储存器件1310之间高效地传送数据。用于暂时储存数据的暂时储存器件1340可以包括根据实施例的上述半导体器件中的一个或更多个。暂时储存器件1340可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善暂时储存器件1340的操作特性和可靠性。结果，可以改善数据储存系统1300的操作特性和可靠性。
图11示出基于所公开的技术的实现存储电路的存储系统。
参照图11，存储系统1400可以包括作为用于储存数据的组件的具有非易失特性的存储器1410、控制存储器1410的存储器控制器1420、用于与外部设备连接的接口1430等。存储系统1400可以是卡类型(诸如，固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)。
用于储存数据的存储器1410可以包括根据实施例的上述半导体器件中的一个或更多个。例如，存储器1410可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善存储器1410的操作特性和可靠性。结果，可以改善存储系统1400的操作特性和可靠性。
而且，根据该实施例的存储器1410可以进一步包括具有非易失特性的只读存储器(ROM)、NOR闪速存储器、NAND闪速存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、磁随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410和接口1430之间的数据交换。为了此目的，存储器控制器1420可以包括用于执行操作的处理器1421，所述操作用于处理通过接口1430从存储系统1400的外部输入的命令。
接口1430执行存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与设备(诸如，USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(mirco SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑闪存(CF)卡等)中使用的接口兼容，或者可以与类似于上述设备的设备中使用的接口兼容。接口1430可以与彼此具有不同类型的一个或更多个接口兼容。
根据该实施例的存储系统1400可以进一步包括缓冲存储器1440，用于根据与外部设备、存储器控制器和存储系统的接口的多样性和高性能而在接口1430和存储器1410之间高效地传送数据。例如，用于暂时存储数据的缓冲存储器1440可以包括根据实施例的上述半导体器件中的一个或更多个。缓冲存储器1440可以包括：第一电极和第二电极，被布置为在第一方向上彼此间隔开；以及第一材料层，插入在第一电极和第二电极之间且具有可变电阻特性或阈值切换特性，其中，第一电极和第二电极中的至少一个包括：第一子电极和第二子电极，被布置为在第一方向上彼此间隔开；以及第二材料层，插入在第一子电极和第二子电极之间且具有在操作电流下示出类似欧姆的行为的厚度。由此，可以改善缓冲存储器1440的操作特性和可靠性。结果，可以改善存储系统1400的操作特性和可靠性。
此外，根据该实施例的缓冲存储器1440可以进一步包括具有易失特性的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施例的半导体器件，但是可以包括具有易失特性的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于根据本文中公开的实施例的存储器件的图7至图11中的电子设备或系统的以上示例中的特征可以在各种设备、系统或应用中实现。一些示例包括移动电话或其他便携式通信设备、平板计算机、笔记本型或膝上型计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数字相机、具有无线通信能力的腕表或其他可穿戴设备。
尽管本专利文献包含许多细节，但是这些细节不应被解释为对任何发明的范围或可以要求保护的范围的限制，而是应被解释为可以针对特定发明的特定实施例的特征的描述。在分离的实施例的背景下在本公开中描述的某些特征也能够在单个实施例中以组合实现。相反地，在单个实施例的背景下描述的各种特征也能够分离地在多个实施例中实现或者以任何适当的子组合实现。另外，尽管上文将特征描述为以某些组合发挥作用并且甚至因而在最初时要求保护，但是来自要求保护的组合的一个或更多个特征能够在一些情况下从该组合去除，并且要求保护的组合可以涉及子组合或者子组合的变型。
相似地，尽管操作在附图中以特定顺序示出，但是这不应被理解为需要以所示的特定顺序或者以相继顺序执行这些操作，或者执行所有示出的操作，以实现期望的结果。另外，本专利文献中描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中都需要这种分离。
仅描述了若干实现方案和示例。基于本公开中描述和图示的内容能够做出其他实现、增强和变型。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种电子设备，包括半导体单元，所述半导体单元包括：
第一电极和第二电极，在第一方向上彼此间隔开；以及
第一材料层，插入在第一电极与第二电极之间且具有可变电阻特性或阈值切换特性，
其中，第一电极或第二电极或第一电极和第二电极二者包括：
第一子电极和第二子电极，在第一方向上彼此间隔开；以及
第二材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使第二材料层能够在半导体单元的操作电流处对流入其中的电流呈现类似欧姆的行为。
技术方案2.根据技术方案1所述的电子设备，其中第二材料层在操作电流处没有被击穿。
技术方案3.根据技术方案1所述的电子设备，其中第二材料层包括绝缘材料或半导体材料。
技术方案4.根据技术方案1所述的电子设备，其中第二材料层包括HfO2层。
技术方案5.根据技术方案1所述的电子设备，其中第一材料层具有根据导电路径在第一层材料层中是产生还是消失而改变的电阻值。
技术方案6.根据技术方案1所述的电子设备，其中第一材料层具有包括金属氧化物、相变材料、铁电材料和铁磁材料中的至少一种的单层结构或多层结构。
技术方案7.根据技术方案1所述的电子设备，其中第一材料层具有单层结构或多层结构，第一材料层包括二极管、双向阈值切换OTS材料、混合离子电子导电MIEC材料、金属绝缘体转变MIT材料、隧道绝缘材料中的至少一个。
技术方案8.根据技术方案1所述的电子设备，其中第一材料层包括其中缺氧金属氧化物层和富氧金属氧化物层沿第一方向布置的层叠结构。
技术方案9.根据技术方案8所述的电子设备，其中第一电极包括第一子电极、第二材料层和第二子电极；以及
其中富氧金属氧化物层与第一电极相邻。
技术方案10.根据技术方案1所述的电子设备，其中第一材料层包括沿第一方向布置的多个层；以及
其中所述多个层中的至少一个是隧道绝缘层。
技术方案11.根据技术方案10所述的电子设备，其中第一电极包括第一子电极、第二材料层和第二子电极；以及
其中隧道绝缘层与第一电极相邻。
技术方案12.一种电子设备，包括半导体存储单元，所述半导体单元包括多个存储单元，所述多个存储单元中的每个包括：
第一电极和第二电极，在第一方向上彼此间隔开；
可变电阻元件，插入在第一电极与第二电极之间；以及
阈值切换元件，插入在可变电阻元件与第二电极之间；
其中，第一电极或第二电极或第一电极和第二电极二者包括：
第一子电极和第二子电极，在第一方向上彼此间隔开；以及
材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使材料层能够在存储单元的操作电流处呈现类似欧姆的行为。
技术方案13.根据技术方案12所述的电子设备，其中所述多个存储单元中的每个进一步包括：
第三电极，插入在可变电阻元件与阈值切换元件之间。
技术方案14.根据技术方案13所述的电子设备，其中第三电极包括第一子电极、材料层和第二子电极。
技术方案15.根据技术方案12所述的电子设备，其中材料层包括绝缘材料或半导体材料。
技术方案16.根据技术方案12所述的电子设备，其中半导体存储单元进一步包括：
第一线，沿与第一方向相交的第二方向延伸；以及
第二线，沿与第一方向和第二方向相交的第三方向延伸；
其中第一线与第二线在第一方向上间隔开；以及
其中，所述多个存储单元分别位于第一线和第二线的交点处。
技术方案17.根据技术方案1所述的电子设备，进一步包括微处理器，其包括：
控制单元，被配置成从微处理器的外部接收包括命令的信号，并且执行命令的提取、命令的译码或微处理器的信号的控制输入或输出；
操作单元，被配置成基于控制单元对命令译码的结果来执行操作；以及
存储单元，被配置成储存用于执行操作的数据、与执行操作的结果对应的数据或对其执行操作的数据的地址，
其中半导体单元是微处理器中的存储单元的一部分。
技术方案18.根据技术方案1所述的电子设备，进一步包括处理器，其包括：
核心单元，被配置成基于从处理器的外部输入的命令，通过使用数据来执行与命令对应的操作；
高速缓冲存储单元，被配置成储存用于执行操作的数据、与执行操作的结果对应的数据或对其执行操作的数据的地址；以及
总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置成在核心单元与高速缓冲存储单元之间传输数据，
其中半导体单元是处理器中的高速缓冲存储单元的一部分。
技术方案19.根据技术方案1所述的电子设备，进一步包括处理系统，其包括：
处理器，被配置成对处理器接收到的命令译码并且基于对命令译码的结果来控制对信息的操作；
辅助存储器件，被配置成储存用于对命令译码的程序和信息；
主存储器件，被配置成在执行程序时调用并储存来自辅助存储器件的程序和信息，使得处理器能够使用程序和信息来执行操作；以及
接口设备，被配置成执行处理器、辅助存储器件和主存储器件中的至少一个与外部之间的通信，
其中半导体单元是处理系统中的辅助存储器件或主存储器件的一部分。
技术方案20.根据技术方案1所述的电子设备，进一步包括数据储存系统，其包括：
储存器件，被配置成储存数据并且无论电源如何都保存储存的数据；
控制器，被配置成根据从外部输入的命令来控制数据到储存器件的输入以及数据从储存器件的输出；
暂时储存器件，被配置成暂时储存在储存器件与外部之间交换的数据；以及
接口，被配置成执行储存器件、控制器和暂时储存器件中的至少一个与外部之间的通信，
其中半导体单元是数据储存系统中的储存器件或暂时储存器件的一部分。
技术方案21.根据技术方案1所述的电子设备，进一步包括存储系统，其包括：
存储器，被配置成储存数据并且无论电源如何都保存储存的数据；
存储器控制器，被配置成根据从外部输入的命令来控制数据到存储器的输入以及数据从存储器的输出；
缓冲存储器，被配置成缓冲在存储器与外部之间交换的数据；以及
接口，被配置成执行存储器、存储器控制器和缓冲存储器中的至少一个与外部之间的通信，
其中半导体单元是存储系统中的存储器或缓冲存储器的一部分。

Claims (10)

1.一种电子设备，包括半导体单元，所述半导体单元包括：
第一电极和第二电极，在第一方向上彼此间隔开；以及
第一材料层，插入在第一电极与第二电极之间且具有可变电阻特性或阈值切换特性，
其中，第一电极或第二电极或第一电极和第二电极二者包括：
第一子电极和第二子电极，在第一方向上彼此间隔开；以及
第二材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使第二材料层能够在半导体单元的操作电流处对流入其中的电流呈现类似欧姆的行为。
2.根据权利要求1所述的电子设备，其中第二材料层在操作电流处没有被击穿。
3.根据权利要求1所述的电子设备，其中第二材料层包括绝缘材料或半导体材料。
4.根据权利要求1所述的电子设备，其中第二材料层包括HfO2层。
5.根据权利要求1所述的电子设备，其中第一材料层具有根据导电路径在第一层材料层中是产生还是消失而改变的电阻值。
6.根据权利要求1所述的电子设备，其中第一材料层具有包括金属氧化物、相变材料、铁电材料和铁磁材料中的至少一种的单层结构或多层结构。
7.根据权利要求1所述的电子设备，其中第一材料层具有单层结构或多层结构，第一材料层包括二极管、双向阈值切换OTS材料、混合离子电子导电MIEC材料、金属绝缘体转变MIT材料、隧道绝缘材料中的至少一个。
8.根据权利要求1所述的电子设备，其中第一材料层包括其中缺氧金属氧化物层和富氧金属氧化物层沿第一方向布置的层叠结构。
9.根据权利要求8所述的电子设备，其中第一电极包括第一子电极、第二材料层和第二子电极；以及
其中富氧金属氧化物层与第一电极相邻。
10.一种电子设备，包括半导体存储单元，所述半导体单元包括多个存储单元，所述多个存储单元中的每个包括：
第一电极和第二电极，在第一方向上彼此间隔开；
可变电阻元件，插入在第一电极与第二电极之间；以及
阈值切换元件，插入在可变电阻元件与第二电极之间；
其中，第一电极或第二电极或第一电极和第二电极二者包括：
第一子电极和第二子电极，在第一方向上彼此间隔开；以及
材料层，插入在第一子电极与第二子电极之间，并且具有足够小的厚度以使材料层能够在存储单元的操作电流处呈现类似欧姆的行为。
CN201510563362.6A 2015-02-23 2015-09-07 电子设备 Pending CN105914294A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0024951 2015-02-23
KR1020150024951A KR20160102642A (ko) 2015-02-23 2015-02-23 전자 장치

Publications (1)

Publication Number Publication Date
CN105914294A true CN105914294A (zh) 2016-08-31

Family

ID=56690541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510563362.6A Pending CN105914294A (zh) 2015-02-23 2015-09-07 电子设备

Country Status (3)

Country Link
US (1) US20160247858A1 (zh)
KR (1) KR20160102642A (zh)
CN (1) CN105914294A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108123036A (zh) * 2017-12-26 2018-06-05 德淮半导体有限公司 利用后端制程实现的器件及其制造方法
CN109426010A (zh) * 2017-09-05 2019-03-05 三星电子株式会社 光调制器件和包括其的电子装置
CN110676375A (zh) * 2019-08-25 2020-01-10 湖北大学 一种双阻变层忆阻器及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102641A (ko) 2015-02-23 2016-08-31 에스케이하이닉스 주식회사 전자 장치
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network
US10600961B2 (en) * 2017-07-27 2020-03-24 Hrl Laboratories, Llc Scalable and low-voltage electroforming-free nanoscale vanadium dioxide threshold switch devices and relaxation oscillators with current controlled negative differential resistance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US8866121B2 (en) * 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
KR101423930B1 (ko) * 2012-04-17 2014-07-28 광주과학기술원 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이
US9246094B2 (en) * 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
US20150207071A1 (en) * 2014-01-22 2015-07-23 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method of resistive element film
KR20160102641A (ko) * 2015-02-23 2016-08-31 에스케이하이닉스 주식회사 전자 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109426010A (zh) * 2017-09-05 2019-03-05 三星电子株式会社 光调制器件和包括其的电子装置
CN109426010B (zh) * 2017-09-05 2024-04-05 三星电子株式会社 光调制器件和包括其的电子装置
CN108123036A (zh) * 2017-12-26 2018-06-05 德淮半导体有限公司 利用后端制程实现的器件及其制造方法
CN110676375A (zh) * 2019-08-25 2020-01-10 湖北大学 一种双阻变层忆阻器及制备方法

Also Published As

Publication number Publication date
US20160247858A1 (en) 2016-08-25
KR20160102642A (ko) 2016-08-31

Similar Documents

Publication Publication Date Title
US9385311B2 (en) Semiconductor device and electronic device including the same
US9923026B2 (en) Electronic device including a semiconductor memory having a barrier layer
CN106128502B (zh) 电子设备及其操作方法
CN105914294A (zh) 电子设备
CN104465694B (zh) 电子设备
CN106206939B (zh) 电子装置及其制造方法
CN106611767A (zh) 电子设备及其制造方法
CN105720187A (zh) 电子器件
US9196659B2 (en) Method for fabricating an electronic device with anti-oxidation layers
KR20160022046A (ko) 전자 장치
CN112993155B (zh) 电子器件及其制造方法
KR20170078299A (ko) 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
CN110047871A (zh) 电子设备
US9620711B2 (en) Electronic device
CN105093999B (zh) 电子器件
CN106374038A (zh) 电子设备
CN106816527A (zh) 电子设备
US9842882B1 (en) Electronic device
KR102532018B1 (ko) 전자 장치 및 그 제조 방법
KR20160027708A (ko) 전자 장치
US9455401B2 (en) Memory device having a tunnel barrier layer in a memory cell, and electronic device including the same
US11804263B2 (en) Semiconductor device and method of operating the same
KR20170002799A (ko) 전자 장치
CN105374841A (zh) 电子器件
CN114300614A (zh) 电子设备及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160831