CN105895747A - 倒装芯片发光二极管及其制造方法 - Google Patents

倒装芯片发光二极管及其制造方法 Download PDF

Info

Publication number
CN105895747A
CN105895747A CN201610064896.9A CN201610064896A CN105895747A CN 105895747 A CN105895747 A CN 105895747A CN 201610064896 A CN201610064896 A CN 201610064896A CN 105895747 A CN105895747 A CN 105895747A
Authority
CN
China
Prior art keywords
layer
flip
chip led
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610064896.9A
Other languages
English (en)
Other versions
CN105895747B (zh
Inventor
黄秀璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN105895747A publication Critical patent/CN105895747A/zh
Application granted granted Critical
Publication of CN105895747B publication Critical patent/CN105895747B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Abstract

本发明涉及一种倒装芯片发光二极管及其制造方法。该倒装芯片发光二极管包括封装体以及导体层。封装体中封装有至少一发光二极管芯片。发光二极管芯片具有从封装体的一侧面暴露出来的正极与负极。导体层设置在封装体的侧面上且直接接触发光二极管芯片的正极与负极。导体层具有电路图案以及使发光二极管芯片的正极与负极相互绝缘的绝缘部。本发明提供的倒装芯片发光二极管及其制造方法可降低成本并提升散热效率。

Description

倒装芯片发光二极管及其制造方法
技术领域
本发明是关于一种倒装芯片发光二极管及其制造方法，特别是关于一种可降低成本并提升散热效率的倒装芯片发光二极管及其制造方法。
背景技术
与传统光源相比，由于发光二极管(LED)具有高的发光效率和低的能源损耗，其已被广泛地使用来作为光源。在实际的应用上，发光二极管装置是由多个发光二极管以串联或并联的方式被组装于同一基板上所形成，以达到发光的效果。然而，在多个发光二极管产生光的同时，还产生了大量的热，特别是当多个发光二极管以高密度被组装在同一基板上时，若热聚积在基板上而无法被有效地被发散出去，将对发光二极管装置造成不良的影响。
目前已知有被称作倒装芯片(flip-chip)的发光二极管结构。此种倒装芯片发光二极管结构主要是将发光二极管芯片的正极和负极设置在其面向电路基板的表面，并透过焊接的方式使发光二极管芯片的正极和负极分别直接与电路基板接触，此时，发光二极管芯片发光所产生的热将透过其正极和负极经由焊料、导线铜箔、绝缘油墨、金属或陶瓷的基板本体所形成的导热路径，传导至散热结构后发散出去，此导热路径所形成的热阻较高，无法达到最佳的散热效果。此外，由于上述这种电路基板的构造包含许多组件，其制造的过程较为复杂，成本亦难以减少。
发明内容
为了解决上述的问题，本发明的目的在于提供一种可降低成本并提升散热效率的倒装芯片发光二极管及其制造方法。
根据本发明的第一方面是提供一种制造倒装芯片发光二极管的方法，该方法包括：提供封装体，封装体中包括多个发光二极管芯片，每一个发光二极管芯片的正极与负极是从封装体的一侧面暴露出来；以及在封装体的侧面形成导体，其中，每一个发光二极管芯片的正极与负极是相互绝缘。
根据本发明的一个实施例，形成该导体的步骤包括：
在该封装体的该侧面上形成导电层；
在该导电层的外表面上形成具有图案化开口的屏蔽部；以及
透过该屏蔽部的该图案化开口对该导电层进行蚀刻以形成电路图案以及位于该发光二极管芯片的该正极与该负极之间的绝缘部。
根据本发明的一个实施例，该屏蔽部为借由网印法或光刻法形成在该导电层的该外表面上的感光胶层，且其中，形成该导体的步骤还包括在形成该绝缘部之后移除该感光胶层。
根据本发明的一个实施例，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该导电层的该外表面上。
根据本发明的一个实施例，该屏蔽部为借由网印法形成在该导电层的该外表面上的导热绝缘胶层。
根据本发明的一个实施例，形成该导体的步骤还包括将额外的导热绝缘胶施加到该绝缘部中。
根据本发明的一个实施例，该导电层包括形成在该封装体的该侧面上的第一金属层及形成在该第一金属层的外表面上的第二金属层，且其中，该第二金属层的外表面是为该导电层的该外表面。
根据本发明的一个实施例，该第一金属层的厚度较该第二金属层的厚度更薄。
根据本发明的一个实施例，该第一金属层借由选自蒸镀法、溅镀法及化学镀法中的一种方法所制成，且该第二金属层借由电镀法所制成。
根据本发明的一个实施例，该屏蔽部为借由网印法或光刻法形成在该第二金属层的该外表面上的感光胶层，且其中，形成该导体的步骤还包括在形成该绝缘部之后移除该感光胶层。
根据本发明的一个实施例，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该第二金属层的该外表面上。
根据本发明的一个实施例，该屏蔽部为借由网印法形成在该第二金属层的该外表面上的导热绝缘胶层。
根据本发明的一个实施例，形成该导体的步骤还包括将额外的导热绝缘胶施加到该绝缘部中。
根据本发明的一个实施例，形成该导体的步骤包括：
将导体层网印到该封装体的该侧面上以形成电路图案；以及使该导体层固化。
根据本发明的一个实施例，还包括在使该导体层固化之后，将导热绝缘胶施加到该封装体上以覆盖该电路图案。
根据本发明的一个实施例，该导体层为导电银浆，且该导电银浆借由烧结法被固化。
根据本发明的一个实施例，该导体层为包含高分子材料与导电材料的导电胶，且该导电胶借由热固化法被固化。
根据本发明的一个实施例，形成该导体的步骤包括：
在该封装体的该侧面上形成分隔部，该分隔部至少位于该发光二极管芯片的该正极与该负极之间；以及
在该封装体的该侧面上除了该分隔部以外的位置形成具有电路图案的导电层。
根据本发明的一个实施例，该分隔部为借由网印法或光刻法所形成的感光胶层，且其中，形成该导体的步骤还包括在形成该导电层之后，将该感光胶层移除以在该导电层中形成绝缘部。
根据本发明的一个实施例，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该导电层的外表面上。
根据本发明的一个实施例，该分隔部为借由网印法所形成的导热绝缘胶层。
根据本发明的一个实施例，形成该导体的步骤还包括将额外的导热绝缘胶施加到该导电层的外表面上。
根据本发明的一个实施例，该导电层包括形成在该封装体的该侧面上除了该分隔部以外的位置的第一金属层、以及形成在该第一金属层的外表面上的第二金属层。
根据本发明的一个实施例，该第一金属层的厚度较该第二金属层的厚度更薄。
根据本发明的一个实施例，该第一金属层借由选自蒸镀法、溅镀法及化学镀法中的一种方法所形成，且该第二金属层借由电镀法所形成。
根据本发明的一个实施例，该分隔部为借由网印法或光刻法所形成的感光胶层，且其中，形成该导体的步骤还包括在形成该第一金属层及该第二金属层之后，将该感光胶层移除以在该第一金属层及该第二金属层中形成绝缘部。
根据本发明的一个实施例，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该第二金属层的外表面上。
根据本发明的一个实施例，该分隔部为借由网印法所形成的导热绝缘胶层。
根据本发明的一个实施例，形成该导体的步骤还包括将额外的导热绝缘胶施加到该第二金属层的外表面上。
根据本发明的第二方面是提供一种倒装芯片发光二极管，其包括封装体及导体层。封装体封装有具有正极与负极的发光二极管芯片，正极与负极从封装体的一侧面暴露出来，导体层设置在封装体的侧面上且直接接触发光二极管芯片的正极与负极，导体层具有电路图案以及使正极与负极相互绝缘的绝缘部。
根据本发明的一个实施例，还包括覆盖该导体层的外表面的导热绝缘层，且该导热绝缘层延伸到该绝缘部中。
根据本发明的一个实施例，该导体层包括形成在该封装体的该侧面上的第一金属层以及形成在该第一金属层的外表面上的第二金属层。
根据本发明的一个实施例，该第一金属层是借由选自蒸镀法、溅镀法及化学镀法中的一种方法所形成，且该第二金属层是借由电镀法所形成。
根据本发明的一个实施例，该倒装芯片发光二极管具有可挠性。
根据本发明的一个实施例，还包括覆盖该第二金属层的外表面的导热绝缘层，且该导热绝缘层延伸到该绝缘部中。
本发明提供的倒装芯片发光二极管及其制造方法可降低成本并提升散热效率。
关于本发明更详细的说明与优点，请参照以下的实施方式及图式。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1为根据本发明的第一实施例的倒装芯片发光二极管的立体示意图；
图2为沿着图1的线A-A所取的剖面示意图；
图3为根据本发明的封装体的立体示意图；
图4A至4G为用于说明制造根据本发明的第一实施例的倒装芯片发光二极管的第一种方法的步骤的示意图；
图5为说明切割路径的示意图；
图6A至6F为用于说明制造根据本发明的第一实施例的倒装芯片发光二极管的第二种方法的步骤的示意图；
图7为图6C的立体示意图；
图8为根据本发明的第二实施例的倒装芯片发光二极管的立体示意图；
图9为沿着图8的线C-C所取的剖面示意图；
图10A及10B为用于说明制造根据本发明的第二实施例的倒装芯片发光二极管的第一种方法的步骤的示意图；以及
图11A至11D为用于说明制造根据本发明的第二实施例的倒装芯片发光二极管的第二种方法的步骤的示意图。
符号说明：
3、4：倒装芯片发光二极管
30、40：封装体
31、41：第一金属层
32、42：第二金属层
33、43：绝缘部
35、45：发光二极管芯片
39、49：封装材料
47、47A：导热绝缘层
47B：额外的导热绝缘胶
300、400：封装体
301、401：封装体的侧面
330、340：感光胶层
331：屏蔽
332：感光胶层的图案化开口
341：分隔部
351、451：正极
352、452：负极
470：导热绝缘层的图案化开口
具体实施方式
第一实施例
图1及图2显示根据本发明的第一实施例的倒装芯片发光二极管。图1为根据本发明的第一实施例的倒装芯片发光二极管的立体示意图，且图2为沿着图1的线A-A所取的剖面示意图。
参阅图1及图2，根据本发明的第一实施例的倒装芯片发光二极管3包括封装体30、第一金属层31、第二金属层32、以及绝缘部33。封装体30包括被封装在封装材料39中的发光二极管芯片35，发光二极管芯片35具有正极351和负极352，其分别从封装体30的侧面暴露出来。第一金属层31形成在封装体30的侧面上且分别与正极351和负极352接触，第二金属层32形成在第一金属层31上。绝缘部33为形成在第一金属层31和第二金属层32中的间隙，用以使发光二极管芯片35的正极351和负极352相互绝缘。
注意，虽然在本实施例中的倒装芯片发光二极管3包括两层金属层(第一金属层31及第二金属层32)，但熟知本领域人士应可理解此两层金属层可由单一层或更多层的金属层来取代，并且，形成在封装体30的侧面上的单一层或更多层的金属层可具有电路图案。此外，虽然在本实施例中仅显示出封装体30内包含封装在封装材料39中的发光二极管芯片35，但实际上，根据发光二极管设计上的需求，封装材料39中亦可能封装有与发光二极管芯片35一起运作的其他电子组件，例如，限流电阻、过电流保护组件、静电保护电路等等。
接下来，将说明用于制造根据本发明的第一实施例的倒装芯片发光二极管的两种不同的方法。
参阅图3、图4A至4G及图5说明制造根据本发明的第一实施例的倒装芯片发光二极管的第一种方法。图3为封装体300的立体示意图。图4A至4G为用于说明制造根据本发明的第一实施例的倒装芯片发光二极管的第一种方法的步骤的示意图。
首先，如图3及4A所示，提供封装体300，封装体300包括呈矩阵状排列的多个发光二极管芯片35，每一个发光二极管芯片35的正极351和负极352从封装体300的侧面301暴露出来。较佳地，发光二极管芯片35可为倒装芯片的发光二极管芯片或表面粘着型(SMD)的发光二极管芯片，只要其正极与负极可从封装体的侧面暴露出来即可。
接着，如图4B及4C所示，作为导电层的第一金属层31(导电薄层)和第二金属层32(导电厚层)依序被形成在封装体300的侧面301上。具体而言，第一金属层31为借由蒸镀法(Deposition)、溅镀法(Sputtering)、离子束溅镀法(Ion Beam Sputtering)、或化学镀法(Chemical Plating)等的方式被直接形成在封装体300的侧面301上，并直接与每一个发光二极管芯片35的正极351和负极352接触。第二金属层32为借由电镀法以第一金属层31为导电层而形成在第一金属层31上。据此，相较于已知技术所采用的借由焊料使发光二极管芯片的正极与负极连接到电路基板，由于本实施例所使用的第一金属层及第二金属层是由上述的制造方法直接形成在封装体的侧面上并直接与发光二极管芯片的正极与负极接触而未使用任何焊料，其具备有结合性较佳、厚度较薄等的优点，进而可使得经由后续步骤所形成的倒装芯片发光二极管具备可挠性及较低的热阻。
需注意的是，虽然在本实施例中是以由两层金属层(第一金属层31及第二金属层32)所组成的导电层为例，但并不局限于此。例如，也可以仅在封装体的侧面上形成单一的金属层来作为导电层。
参照图4D至4G说明在作为导电层的第一金属层31和第二金属层32中形成绝缘部33及电路图案(未示)的方法。首先，如图4D所示，在第二金属层32的外表面上形成感光胶层330，并且，如图4E所示，借由屏蔽331以光刻法(photolithography)在感光胶层330中形成图案化开口332。接着，如图4F所示，透过感光胶层330中的图案化开口332对第一金属层31和第二金属层32进行蚀刻，以在第一金属层31和第二金属层32中形成绝缘部33以及电路图案(未示)，其中，绝缘部33是使得发光二极管芯片35的正极351和负极352相互绝缘。换言之，在此步骤中，具有图案化开口332的感光胶层330是作为蚀刻屏蔽而被使用。最后，如图4G所示，将感光胶层330从第二金属层32的外表面上移除。至此，在封装体300的侧面301上是形成了具有绝缘部及电路图案的导体。
注意，虽然本实施例乃是借由光刻法在感光胶层中形成图案化开口来作为蚀刻屏蔽，但本发明并不局限于此。例如，为了形成蚀刻屏蔽供后续的蚀刻步骤使用，可借由网印法直接将具有图案化开口的感光胶层网印到第二金属层的外表面上，并接着透过此图案化开口对第一金属层及第二金属层进行蚀刻，亦可达到相同的效果。
此外，为了后续制程上的方便，透过感光胶层的图案化开口对金属层进行蚀刻的步骤，除了在第一金属层和第二金属层中形成绝缘部与电路图案之外，如图5所示，较佳还在第一金属层和第二金属层中形成了切割路径，如图式中的箭头C和D所示，用于沿着此切割路径切割封装体，以形成倒装芯片发光二极管3(参阅图1及图2)。然而，本实施例的方法并不一定需要形成切割路径，事实上，在金属层中形成切割路径主要是为了使后续的切割制程更为容易(亦即，若在金属层中形成有切割路径，则仅需对封装体进行切割)，但若未在金属层中形成切割路径，仍然可借由适当的切割方式(例如，激光切割、线割等)对封装体及金属层进行切割，以形成倒装芯片发光二极管3。
注意，上述的切割步骤除了可形成如图1及图2所示的单一颗式的倒装芯片发光二极管3外，亦可形成包括多颗倒装芯片发光二极管3的倒装芯片发光二极管的一维串联数组(未示)，视应用上的需求而定。
另一方面，作为形成在封装体的侧面上的导体，除了利用如上所述的透过蚀刻屏蔽将导电层蚀刻的方式来形成之外，也可以借由网印法将导电材料(例如，银浆)、导电胶(由高分子材料加上银粉、镀银铜粉、石墨烯、纳米碳管等的导电材料所形成)等直接网印到封装体的侧面上，并借由适当的固化方式(例如，高或低温烧结法、热固化法等)来形成具有电路图案的导体。
接下来，参照图3、图5、图6A至6F及图7说明制造根据本发明的第一实施例的倒装芯片发光二极管的第二种方法。图6A至6F为显示制造根据本发明的第一实施例的倒装芯片发光二极管的步骤的示意图，且图7为图6C的立体示意图。
首先，如图3及6A所示，提供封装体300，封装体300包括呈矩阵状排列的多个发光二极管芯片35，每一个发光二极管芯片35的正极351和负极352是从封装体300的侧面301暴露出来。
接着，如图6B所示，在封装体300的侧面301上形成感光胶层340，并借由光刻法使得在封装体300的侧面301上的感光胶层340形成分隔部341，如图6C所示，其中，分隔部341至少形成在每一个发光二极管芯片35的正极351和负极352之间的位置。较佳地，分隔部341还形成在封装体300要被切割的切割路径上。具体而言，形成在封装体300的侧面301上的分隔部341的范例是如图7所示。
接下来，如图6D及6E所示，在封装体300的侧面301上于分隔部341所形成的位置以外的位置处依序形成作为导电层的第一金属层31(导电薄层)和第二金属层32(导电厚层)。注意，第一金属层31和第二金属层32是借由与上述制造根据本发明的第一实施例的倒装芯片发光二极管的第一种方法中用于形成第一金属层31和第二金属层32的方法的相同的方法来形成，此处不再赘述。此外，如同上述制造根据本发明的第一实施例的倒装芯片发光二极管的第一种方法中所述，不一定需要形成第一金属层和第二金属层，亦可仅形成单一层的金属层来作为导电层。
如图6F所示，接着将分隔部341从封装体300上移除，进而在第一金属层31和第二金属层32中形成绝缘部33，其中，绝缘部33是使得发光二极管芯片35的正极351和负极352相互绝缘。到此步骤为止，制造根据本发明的第一实施例的倒装芯片发光二极管的第二种方法已制造出与第一种方法的图4G相同的构造。最后，类似于第一种方法，此处的第二种方法亦可沿着如图5所示的切割路径(如箭头C和箭头D所示)进行切割步骤，以形成倒装芯片发光二极管3(参阅图1及图2)。
注意，虽然在此分隔部341被说明为是由感光胶层340借由光刻法形成在封装体300的侧面301上，但分隔部341形成的方法并不以此为限。例如，亦可借由网印法直接将感光胶或导热绝缘胶网印到封装体300的侧面301上来形成分隔部341。然而，在借由网印法直接将导热绝缘胶网印到封装体300的侧面301上来形成分隔部341的情况下，由于导热绝缘胶的存在将有助于排除发光二极管芯片35所产生的热，因此，在形成金属层的步骤之后，不需要执行如图6F所示的移除步骤。
第二实施例
图8及图9显示根据本发明的第二实施例的倒装芯片发光二极管。图8为根据本发明的第二实施例的倒装芯片发光二极管的立体示意图，且图9为沿着图8的线C-C所取的剖面示意图。
参阅图8及图9，根据本发明的第二实施例的倒装芯片发光二极管4包括封装体40、第一金属层41、第二金属层42、绝缘部43以及导热绝缘层47。封装体40包括被封装在封装材料49中的发光二极管芯片45，发光二极管芯片45具有正极451和负极452，其分别从封装体40的一侧面暴露出来。第一金属层41形成在封装体40的侧面上且分别与发光二极管芯片45的正极451和负极452接触，且第二金属层42形成在第一金属层41上。绝缘部43为形成在第一金属层41和第二金属层42中的间隙，用以使发光二极管芯片45的正极451和负极452相互绝缘。导热绝缘层47覆盖第二金属层42的外表面且延伸到绝缘部43中。
类似于第一实施例，虽然在第二实施例中的倒装芯片发光二极管4包括两层金属层(第一金属层41及第二金属层42)，但熟知本领域人士应可理解此两层金属层可由单一层或更多层的金属层来取代，并且，形成在封装体40的侧面上的单一层或更多层的金属层可具有电路图案。此外，虽然在第二实施例中仅显示出封装体40内包含封装在封装材料49中的发光二极管芯片45，但实际上，根据发光二极管设计上的需求，封装材料49中亦可封装有与发光二极管芯片45一起运作的其他电子组件，例如，限流电阻、过电流保护组件、静电保护电路等等。
接下来，将说明用于制造根据本发明的第二实施例的倒装芯片发光二极管的两种不同的方法。
首先，由于本发明的第二实施例的倒装芯片发光二极管4与本发明的第一实施例的倒装芯片发光二极管3之间的差异仅在于第二实施例的倒装芯片发光二极管4具有导热绝缘层47，因此，制造本发明的第二实施例的倒装芯片发光二极管4的第一种方法为先使用与制造本发明的第一实施例的倒装芯片发光二极管的如图4A至4G所示或如图6A至6F所示的相同的步骤，制造出与图4G或图6F所示的结构相同的结构，如图10A所示。
详而言之，图10A所示的结构包括封装体400及其中的多个发光二极管芯片45、形成在封装体400的侧面401上第一金属层41、形成在第一金属层41上的第二金属层42、以及形成在第一金属层41和第二金属层42中的绝缘部43。
接着，将导热绝缘胶施加到第二金属层42的外表面上以及施加到绝缘部43中，以形成导热绝缘层47，如图10B所示。
最后，在形成如图10B所示的结构之后，即可以如图5所示的类似的方式进行切割作业，以得到如图8及图9所示的倒装芯片发光二极管4。
接着，图11A至11D显示制造根据本发明的第二实施例的倒装芯片发光二极管的第二种方法。
首先，使用与制造本发明的第一实施例的倒装芯片发光二极管的如图4A至4C所示的相同的步骤，先制造出与图4C所示的结构相同的结构，如图11A所示。图11A所示的结构包括封装体400及其中的多个发光二极管芯片45、形成在封装体400的侧面401上第一金属层41、以及形成在第一金属层41上的第二金属层42。
接着，借由网印法将导热绝缘胶网印在第二金属层42的外表面上，以形成具有图案化开口470的导热绝缘层47A，如图11B所示。下一步，透过导热绝缘层47A中的图案化开口470对第一金属层41和第二金属层42进行蚀刻，以在第一金属层41和第二金属层42中形成绝缘部43以及电路图案(未示)，如图11C所示，其中，绝缘部43是使得发光二极管芯片45的正极451和负极452相互绝缘。
接下来，如图11D所示，将额外的导热绝缘胶47B施加到绝缘部43和导热绝缘层47A的图案化开口470中。较佳地，导热绝缘胶层47A的材料是与额外的导热绝缘胶47B相同，但并不以此为限。
最后，在完成如图11D所示的步骤后，即可以如图5所示的类似的方式进行切割作业，以得到如图8及图9所示的倒装芯片发光二极管4。
从以上所述的数个实施例中可理解到，本发明所提出的倒装芯片发光二极管只须具备与直接发光二极管芯片的正极和负极连接而未使用任何焊料的导体(例如，金属片、金属层等)，而不需像传统的倒装芯片发光二极管还必须具备基板或其他的组件并借由焊料使其与发光二极管芯片的正极和负极连接，故能够有效地降低倒装芯片发光二极管整体的热阻，达到更佳的散热效果。此外，由于本发明所提出的倒装芯片发光二极管及其制造方法相较于传统的倒装芯片发光二极管及其制造方法显得简单许多，故本发明所提出的倒装芯片发光二极管及其制造方法还具有能大幅降低发光二极管的制造成本的优势。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (35)

1.一种制造倒装芯片发光二极管的方法，该方法包括以下的步骤：
提供封装体，该封装体中包括至少一发光二极管芯片，该发光二极管芯片的正极与负极是从该封装体的一侧面暴露出来；以及
在该封装体的该侧面形成导体，其中，该发光二极管芯片的该正极与该负极是相互绝缘。
2.如权利要求1的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤包括：
在该封装体的该侧面上形成导电层；
在该导电层的外表面上形成具有图案化开口的屏蔽部；以及
透过该屏蔽部的该图案化开口对该导电层进行蚀刻以形成电路图案以及位于该发光二极管芯片的该正极与该负极之间的绝缘部。
3.如权利要求2的制造倒装芯片发光二极管的方法，其特征在于，该屏蔽部为借由网印法或光刻法形成在该导电层的该外表面上的感光胶层，且其中，形成该导体的步骤还包括在形成该绝缘部之后移除该感光胶层。
4.如权利要求3的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该导电层的该外表面上。
5.如权利要求2的制造倒装芯片发光二极管的方法，其特征在于，该屏蔽部为借由网印法形成在该导电层的该外表面上的导热绝缘胶层。
6.如权利要求5的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括将额外的导热绝缘胶施加到该绝缘部中。
7.如权利要求2的制造倒装芯片发光二极管的方法，其特征在于，该导电层包括形成在该封装体的该侧面上的第一金属层及形成在该第一金属层的外表面上的第二金属层，且其中，该第二金属层的外表面是为该导电层的该外表面。
8.如权利要求7的制造倒装芯片发光二极管的方法，其特征在于，该第一金属层的厚度较该第二金属层的厚度更薄。
9.如权利要求8的制造倒装芯片发光二极管的方法，其特征在于，该第一金属层借由选自蒸镀法、溅镀法及化学镀法中的一种方法所制成，且该第二金属层借由电镀法所制成。
10.如权利要求7的制造倒装芯片发光二极管的方法，其特征在于，该屏蔽部为借由网印法或光刻法形成在该第二金属层的该外表面上的感光胶层，且其中，形成该导体的步骤还包括在形成该绝缘部之后移除该感光胶层。
11.如权利要求10的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该第二金属层的该外表面上。
12.如权利要求7的制造倒装芯片发光二极管的方法，其特征在于，该屏蔽部为借由网印法形成在该第二金属层的该外表面上的导热绝缘胶层。
13.如权利要求12的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括将额外的导热绝缘胶施加到该绝缘部中。
14.如权利要求1的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤包括：
将导体层网印到该封装体的该侧面上以形成电路图案；以及使该导体层固化。
15.如权利要求14的制造倒装芯片发光二极管的方法，其特征在于，还包括在使该导体层固化之后，将导热绝缘胶施加到该封装体上以覆盖该电路图案。
16.如权利要求14的制造倒装芯片发光二极管的方法，其特征在于，该导体层为导电银浆，且该导电银浆借由烧结法被固化。
17.如权利要求14的制造倒装芯片发光二极管的方法，其特征在于，该导体层为包含高分子材料与导电材料的导电胶，且该导电胶借由热固化法被固化。
18.如权利要求1的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤包括：
在该封装体的该侧面上形成分隔部，该分隔部至少位于该发光二极管芯片的该正极与该负极之间；以及
在该封装体的该侧面上除了该分隔部以外的位置形成具有电路图案的导电层。
19.如权利要求18的制造倒装芯片发光二极管的方法，其特征在于，该分隔部为借由网印法或光刻法所形成的感光胶层，且其中，形成该导体的步骤还包括在形成该导电层之后，将该感光胶层移除以在该导电层中形成绝缘部。
20.如权利要求19的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该导电层的外表面上。
21.如权利要求18的制造倒装芯片发光二极管的方法，其特征在于，该分隔部为借由网印法所形成的导热绝缘胶层。
22.如权利要求21的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括将额外的导热绝缘胶施加到该导电层的外表面上。
23.如权利要求18的制造倒装芯片发光二极管的方法，其特征在于，该导电层包括形成在该封装体的该侧面上除了该分隔部以外的位置的第一金属层、以及形成在该第一金属层的外表面上的第二金属层。
24.如权利要求23的制造倒装芯片发光二极管的方法，其特征在于，该第一金属层的厚度较该第二金属层的厚度更薄。
25.如权利要求24的制造倒装芯片发光二极管的方法，其特征在于，该第一金属层借由选自蒸镀法、溅镀法及化学镀法中的一种方法所形成，且该第二金属层借由电镀法所形成。
26.如权利要求23的制造倒装芯片发光二极管的方法，其特征在于，该分隔部为借由网印法或光刻法所形成的感光胶层，且其中，形成该导体的步骤还包括在形成该第一金属层及该第二金属层之后，将该感光胶层移除以在该第一金属层及该第二金属层中形成绝缘部。
27.如权利要求26的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括在移除该感光胶层之后，将导热绝缘胶施加到该绝缘部中以及施加到该第二金属层的外表面上。
28.如权利要求23的制造倒装芯片发光二极管的方法，其特征在于，该分隔部为借由网印法所形成的导热绝缘胶层。
29.如权利要求28的制造倒装芯片发光二极管的方法，其特征在于，形成该导体的步骤还包括将额外的导热绝缘胶施加到该第二金属层的外表面上。
30.一种倒装芯片发光二极管，包括：
封装体，封装有至少一发光二极管芯片，该发光二极管芯片具有正极与负极，该正极与该负极从该封装体的一侧面暴露出来；以及
导体层，设置在该封装体的该侧面上且直接接触该发光二极管芯片的该正极与该负极，该导体层具有电路图案以及使该发光二极管芯片的该正极与该负极相互绝缘的绝缘部。
31.如权利要求30的倒装芯片发光二极管，其特征在于，还包括覆盖该导体层的外表面的导热绝缘层，且该导热绝缘层延伸到该绝缘部中。
32.如权利要求30的倒装芯片发光二极管，其特征在于，该导体层包括形成在该封装体的该侧面上的第一金属层以及形成在该第一金属层的外表面上的第二金属层。
33.如权利要求32的倒装芯片发光二极管，其特征在于，该第一金属层是借由选自蒸镀法、溅镀法及化学镀法中的一种方法所形成，且该第二金属层是借由电镀法所形成。
34.如权利要求33的倒装芯片发光二极管，其特征在于，该倒装芯片发光二极管具有可挠性。
35.如权利要求32的倒装芯片发光二极管，其特征在于，还包括覆盖该第二金属层的外表面的导热绝缘层，且该导热绝缘层延伸到该绝缘部中。
CN201610064896.9A 2015-02-17 2016-01-29 倒装芯片发光二极管及其制造方法 Expired - Fee Related CN105895747B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW104105474A TW201526315A (zh) 2015-02-17 2015-02-17 覆晶式發光二極體及其製造方法
TW104105474 2015-02-17
TW104129927A TWI543407B (zh) 2015-02-17 2015-09-10 A flip chip type light emitting diode and a method for manufacturing the same
TW104129927 2015-09-10

Publications (2)

Publication Number Publication Date
CN105895747A true CN105895747A (zh) 2016-08-24
CN105895747B CN105895747B (zh) 2019-01-15

Family

ID=54197809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610064896.9A Expired - Fee Related CN105895747B (zh) 2015-02-17 2016-01-29 倒装芯片发光二极管及其制造方法

Country Status (5)

Country Link
US (1) US9859483B2 (zh)
EP (1) EP3059769A1 (zh)
JP (1) JP2016152415A (zh)
CN (1) CN105895747B (zh)
TW (2) TW201526315A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712967A (zh) * 2017-10-25 2019-05-03 隆达电子股份有限公司 一种发光二极管装置及其制造方法
CN113594323A (zh) * 2020-04-30 2021-11-02 隆达电子股份有限公司 发光二极管封装体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610469B (zh) * 2017-05-26 2018-01-01 Huang xiu zhang 覆晶式發光二極體及其製造方法
KR102417584B1 (ko) 2018-10-31 2022-07-05 니치아 카가쿠 고교 가부시키가이샤 발광 장치, 발광 모듈, 발광 장치 및 발광 모듈의 제조 방법
JP6806218B2 (ja) 2018-10-31 2021-01-06 日亜化学工業株式会社 発光装置、発光モジュール、発光装置及び発光モジュールの製造方法
CN111129259A (zh) * 2018-10-31 2020-05-08 日亚化学工业株式会社 发光装置、发光模块、发光装置以及发光模块的制造方法
CN115700916A (zh) * 2019-01-15 2023-02-07 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
JP7402706B2 (ja) 2020-02-10 2023-12-21 アオイ電子株式会社 発光装置の製造方法、および発光装置
JP7256946B2 (ja) * 2020-08-25 2023-04-13 日亜化学工業株式会社 発光モジュール
JP7174269B2 (ja) * 2020-08-25 2022-11-17 日亜化学工業株式会社 発光モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245614A1 (en) * 2003-06-03 2004-12-09 Casio Computer Co., Ltd. Semiconductor package having semiconductor constructing body and method of manufacturing the same
US20050051886A1 (en) * 2003-01-16 2005-03-10 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US20110018019A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving flip-chip type electrical connection without using wire-bonding process and method for making the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005276A (en) * 1997-11-12 1999-12-21 Advanced Photonix, Inc. Solid state photodetector with light-responsive rear face
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
EP2365539B1 (en) * 2003-05-26 2018-05-02 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device
US20040238836A1 (en) 2003-05-28 2004-12-02 Para Light Electronics Co., Ltd. Flip chip structure for light emitting diode
TWI236103B (en) 2003-10-28 2005-07-11 South Epitaxy Corp Flip-chip LED package structure
US20050199899A1 (en) 2004-03-11 2005-09-15 Ming-Der Lin Package array and package unit of flip chip LED
JP4747726B2 (ja) * 2004-09-09 2011-08-17 豊田合成株式会社 発光装置
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
KR100593937B1 (ko) * 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
US20070200119A1 (en) 2006-02-26 2007-08-30 Yun-Li Li Flip-chip led package and led chip
TW200950128A (en) 2008-05-16 2009-12-01 Yu-Nung Shen Light-emitting diode chip packaging body and its packaging method
CN103190204B (zh) 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
TWI546916B (zh) * 2011-03-09 2016-08-21 聯京光電股份有限公司 半導體封裝結構與其製造方法
TWI557953B (zh) 2011-03-25 2016-11-11 鴻海精密工業股份有限公司 發光二極體覆晶封裝結構及其製造方法
CN203055978U (zh) * 2012-11-29 2013-07-10 芜湖德豪润达光电科技有限公司 倒装基板及基于该倒装基板的led封装结构
CN203059978U (zh) * 2012-12-28 2013-07-17 上海交通大学 一种骨连接装置
TWI493760B (zh) 2013-02-04 2015-07-21 發光二極體及其晶片板上封裝結構
DE102013207611A1 (de) 2013-04-25 2014-10-30 Osram Gmbh Beleuchtungsvorrichtung mit optoelektronischem Bauelement
TWI499092B (zh) 2013-09-26 2015-09-01 Tekcore Co Ltd A kind of flip chip type light emitting diode structure
CN203721757U (zh) * 2013-12-18 2014-07-16 深圳市斯迈得光电子有限公司 高散热性的led封装结构
TWI555233B (zh) * 2014-03-28 2016-10-21 Built-in regulator chip of the flip-chip LED components
JP6661890B2 (ja) * 2014-05-21 2020-03-11 日亜化学工業株式会社 発光装置
CN203932106U (zh) * 2014-06-26 2014-11-05 深圳市迈克光电子科技有限公司 倒装芯片的锡膏共晶结构
TW201628217A (zh) * 2015-01-30 2016-08-01 聯京光電股份有限公司 改良之發光二極體封裝結構與方法
CN104821369A (zh) * 2015-05-25 2015-08-05 叶志伟 一种倒装led的封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051886A1 (en) * 2003-01-16 2005-03-10 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US20040245614A1 (en) * 2003-06-03 2004-12-09 Casio Computer Co., Ltd. Semiconductor package having semiconductor constructing body and method of manufacturing the same
US20110018019A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving flip-chip type electrical connection without using wire-bonding process and method for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712967A (zh) * 2017-10-25 2019-05-03 隆达电子股份有限公司 一种发光二极管装置及其制造方法
US10720559B2 (en) 2017-10-25 2020-07-21 Lextar Electronics Corporation Light-emitting diode device and manufacturing method thereof
CN113594323A (zh) * 2020-04-30 2021-11-02 隆达电子股份有限公司 发光二极管封装体

Also Published As

Publication number Publication date
EP3059769A1 (en) 2016-08-24
US9859483B2 (en) 2018-01-02
TW201526315A (zh) 2015-07-01
CN105895747B (zh) 2019-01-15
TWI543407B (zh) 2016-07-21
US20160240760A1 (en) 2016-08-18
TW201614873A (en) 2016-04-16
JP2016152415A (ja) 2016-08-22

Similar Documents

Publication Publication Date Title
CN105895747A (zh) 倒装芯片发光二极管及其制造方法
CN102769076B (zh) 封装载板的制作方法
JP3127195B2 (ja) 発光デバイスおよびその製造方法
CN102610709B (zh) 封装载板及其制作方法
CN102176504B (zh) 发光器件封装件及制造其方法
CN103227275A (zh) 布线基板、发光器件以及制造布线基板的方法
CN105409017B (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
CN103531686A (zh) 发光元件及其制作方法
EP2124265A2 (en) Light-emitting diode chip package body and method for manufacturing the same
CN103165795A (zh) 发光元件安装用封装及发光元件封装、以及其制造方法
JP2013236005A (ja) Ｌｅｄ用リードフレーム及び当該ｌｅｄ用リードフレームを用いた半導体装置
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP2006278766A (ja) 発光素子の実装構造及び実装方法
CN110993777B (zh) 一种显示驱动板及其制备方法和显示装置
KR100853963B1 (ko) 회로기판을 이용한 대전류 표면실장형 발광다이오드 램프
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
JP2012109352A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2009188005A (ja) 表面実装型半導体装置
JP2008159671A (ja) プリント配線基板および電子装置
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
KR101846364B1 (ko) 광소자 패키지 및 그 제조 방법
CN108963054B (zh) 覆晶式发光二极管及其制造方法
KR101815963B1 (ko) 칩 패키지 및 칩 패키지 제조방법
KR101523664B1 (ko) 금속 기판 제조 방법 및 이 방법으로 제조된 금속 기판을 포함하는 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190115

Termination date: 20210129

CF01 Termination of patent right due to non-payment of annual fee