CN105874544B - 透明导电膜及其制造方法 - Google Patents

透明导电膜及其制造方法 Download PDF

Info

Publication number
CN105874544B
CN105874544B CN201580003746.0A CN201580003746A CN105874544B CN 105874544 B CN105874544 B CN 105874544B CN 201580003746 A CN201580003746 A CN 201580003746A CN 105874544 B CN105874544 B CN 105874544B
Authority
CN
China
Prior art keywords
electrode layer
transparent electrode
nesa coating
max
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580003746.0A
Other languages
English (en)
Other versions
CN105874544A (zh
Inventor
早川弘毅
口山崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN105874544A publication Critical patent/CN105874544A/zh
Application granted granted Critical
Publication of CN105874544B publication Critical patent/CN105874544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种在透明膜基板上具有非晶质的透明电极层的透明导电膜。透明电极层由铟·锡复合氧化物构成，氧化锡的含量为3～12质量％，膜厚为15～30nm。透明电极层中，通过X射线光电子能谱测定求出的锡3d5/2的结合能ESn和铟3d5/2的结合能EIn在下述分析范围中满足下述(1)和(2)。分析范围：在包含40原子％以上铟的区域中，除去膜厚方向上的与透明电极层的表面的距离d为0～3nm的区域后的区域；(1)结合能ESn与EIn的结合能差ESn－EIn的最小值Emin与结合能差ESn－EIn的最大值Emax相比，存在于透明电极层的表面侧；(2)最大值Emax与最小值Emin之差Emax－Emin为0.1eV以上。

Description

透明导电膜及其制造方法
技术领域
本发明涉及在透明膜基板上形成有透明电极层的透明导电膜、及其制造方法。
背景技术
在透明膜、玻璃等透明基板上形成有铟·锡复合氧化物(ITO)等导电性氧化物薄膜的带有透明电极的基板被广泛用作显示器、触控面板等的透明电极。决定带有透明电极的基板的性能的主要因素是电阻和透光率，市场上需要电阻低、透光率高的基板。
作为形成这种电阻低且透明性高的ITO膜的方法，广泛使用了下述方法：通过溅射法在透明膜上形成非晶质的ITO膜后，在大气中等氧气氛下进行加热，使非晶质的ITO结晶化。
从生产率的方面出发，优选加热(退火)所致的结晶化所需要的时间短，以往追求容易结晶化的ITO。在专利文献1和2中公开了一种容易以短时间的加热而结晶化的透明导电膜的制造方法。另一方面，根据透明导电膜的用途的不同，有时期待非晶质的导电性氧化物薄膜，在专利文献3中公开了一种不容易发生结晶化的透明导电膜的制造方法。
在专利文献4中公开了一种透明导电膜的制造方法，该制造方法不需要在高温下加热，可通过室温或低温加热而结晶化。
现有技术文献
专利文献
专利文献1：日本特开2012-134085号公报
专利文献2：日本特开2004-149884号公报
专利文献3：日本特开2003-100152号公报
专利文献4：国际公开第2013/111681号
发明内容
发明要解决的问题
专利文献4中记载了：在室温环境下长时间保存带有透明电极的基板时，ITO有时会发生结晶化。在室温环境下发生结晶化的ITO难以进行蚀刻等以形成电极图案，有时会对器件的制造工艺产生不良影响。
鉴于上述课题，本发明的目的在于提供一种透明导电膜，该透明导电膜在室温环境下难以发生结晶化，是稳定的，能够以短时间的加热而发生结晶化，并且结晶化后的电阻低。
用于解决问题的手段
本发明人进行了深入研究，结果发现，在由非晶质的铟·锡复合氧化物构成的透明电极层中，由X射线光电子能谱光谱计算出的锡3d5/2的结合能ESn与铟3d5/2的结合能EIn的结合能差ESn－EIn在透明电极层的膜厚方向满足特定关系时，透明导电膜满足上述特性。
即，本发明涉及一种在透明膜基板上具有非晶质透明电极层的透明导电膜。上述透明电极层由铟·锡复合氧化物构成，氧化锡的含量为3～12质量％，膜厚为15～30nm。
对于上述透明电极层来说，通过X射线光电子能谱测定求出的锡3d5/2的结合能ESn和铟3d5/2的结合能EIn在下述分析范围中优选满足下述(1)和(2)。
分析范围：在包含40原子％以上铟的区域中，除去膜厚方向上与透明电极层的表面的距离d为0～3nm的区域后的区域；
(1)上述结合能ESn与上述结合能EIn的结合能差ESn－EIn的最小值Emin与上述结合能差ESn－EIn的最大值Emax相比，存在于透明电极层的表面侧；
(2)上述最大值Emax与上述最小值Emin之差Emax－Emin为0.1eV以上。
在上述分析范围中，通过最小二乘法对以结合能差ESn－EIn为纵轴、以距离d为横轴的标绘点(plot)进行近似而得到的直线的斜率优选为0.005eV/nm以上。
在上述分析范围中，结合能差ESn－EIn的最大值Emax优选为41.92eV以上，并且，结合能差ESn－EIn的最小值Emin优选为41.95eV以下。
本发明的透明导电膜可以使在140℃加热30分钟后的透明电极层的电阻率成为3.2×10-4Ωcm以下。
本发明涉及上述透明导电膜的制造方法。非晶质的透明电极层是在具有下述第1条件和第2条件的2阶段以上的制膜条件下进行制膜的，第1条件：在透明膜基板上对第1电极层进行制膜，第2条件：在上述第1电极层上对第2电极层进行制膜。上述第1电极层的膜厚优选为1～4nm。
对第1电极层进行制膜时的氧分压优选大于对第2电极层进行制膜时的氧分压。另外，对第1电极层进行制膜时的电功率优选小于对第2电极层进行制膜时的电功率。
对第1电极层进行制膜时使用的靶材的氧化锡含量优选与对第2电极层进行制膜时使用的靶材的氧化锡含量相同。
发明的效果
根据本发明，可得到抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。此外，通过对所得到的透明导电膜进行加热，可以形成低电阻的透明导电膜。
附图说明
图1是示出透明导电膜的一例的截面示意图。
图2是示出退火中的透明电极层的电阻值的时间变化的曲线图。
图3是安装有平行电极的透明导电膜的示意图。
图4是示出通过XPS测定得到的Sn3d5/2的峰位置的图。
图5是示出通过XPS测定得到的In3d5/2的峰位置的图。
图6是通过XPS深度分布图测定得到的元素分布(element profile)。
图7是示出结合能差ESn－EIn和与透明电极层的表面的距离的关系的曲线图。
图8是示出氧原子比和与透明电极层的表面的距离的关系的曲线图。
具体实施方式
下面，对本发明的优选实施方式进行说明。需要说明的是，关于厚度等尺寸关系，为了附图的明确和简化而适当变更，并不表示实际的尺寸关系。
[透明导电膜]
图1示出了在透明膜基板11上具有非晶质透明电极层22的透明导电膜100。
作为透明膜基板11，优选使用在可见光区域为无色透明的透明膜基板。例如，可以举出聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二醇酯(PEN)等聚酯树脂、环烯烃系树脂、聚碳酸酯树脂、纤维素系树脂等。其中，优选聚酯树脂、环烯烃系树脂，特别优选使用聚对苯二甲酸乙二醇酯。通用的透明膜基板的玻璃化转变温度为50℃～150℃。另一方面，透明聚酰亚胺等具有200℃以上的高玻璃化转变温度的膜基板非常昂贵，因而从成本方面出发并不优选。
透明膜基板11的厚度没有特别限定，优选为0.01～4mm，更优选为0.02～0.3mm。透明膜基板越厚则越不易受到制膜所引起的变形，但若过厚则会失去柔软性，难以利用卷对卷(roll to roll)方式进行制膜。若透明膜基板的厚度在上述范围内，则可以抑制热所致的膜基板变形，能够以良好的生产率通过卷对卷方式进行制膜。
为了提高基板与透明电极层的附着性，可以对透明膜基板11实施表面处理。作为表面处理的手段，例如有通过使基板表面带有电极性而提高附着力的方法等。具体地说，可以举出电晕放电、等离子体法等。
透明电极层22由铟·锡复合氧化物(ITO)构成。氧化铟的含量优选为87.5～99.0质量％，更优选为90～95质量％。氧化锡的含量优选为3～12质量％，更优选为6～10质量％。若氧化铟和氧化锡的含量在上述范围，可良好地得到本发明的效果。需要说明的是，只要不损害本发明的功能，则透明电极层中也可以含有氧化铟和氧化锡以外的成分。
已知：氧化铟即便为氧缺陷也比较容易发生结晶化。氧化铟的氧缺陷会产生载流子电子，低温区域的ITO的稳定性提高，因而认为与铟结合的氧发生缺陷会对ITO的膜质产生好的影响。因此，ITO中的氧化铟包含的氧原子的比例优选小于化学计量的氧化铟包含的氧原子的比例。
从使透明电极层为低电阻且高透明性的方面出发，透明电极层22的膜厚优选为15～30nm，更优选为18～25nm。此外，本发明中，从容易使非晶质透明电极层以短时间的加热发生结晶化、并且抑制室温环境下的结晶化的方面出发，透明电极层的膜厚也优选为上述范围。
图1示出了透明电极层22为包括形成于透明膜基板11上的第1电极层22a、和形成于第1电极层22a上的第2电极层22b的2层结构的示例，但透明电极层22也可以为1层结构，还可以为3层以上的结构。
对透明电极层22来说，通过在膜厚方向进行X射线光电子能谱(XPS)测定，可以计算出锡3d5/2的结合能ESn、铟3d5/2的结合能EIn等结合能。此外，通过在元素间比较测定对象物的峰最大值，也可以计算出锡、铟、氧等的元素比(原子比)。关于XPS测定的方法、各元素的结合能和原子比的详细计算方法，在后述实施例中进行说明。需要说明的是，在透明电极层的膜厚方向进行XPS测定的情况下，测定间隔没有特别限定，例如在膜厚方向可以以1～2nm间隔进行测定。
上述3d5/2是指构成原子的电子轨道之一，3d5/2的结合能是指为了从原子中除去占有该电子轨道的电子所需要的能量的大小。已知：结合能的大小不仅因元素的种类或电子轨道的种类而不同，而且还因该元素的化学状态而变化。相反地，规定相同元素的相同电子轨道的结合能变化量就是规定了该元素的化学状态。例如，已知ITO中的铟或锡的结合能会因金属原子的价数、即所结合的氧的数量而变化。
在测定透明电极层的膜厚方向的结合能的变化时，由于该测定是从样品表面除去电子的分析方法，因而随着测定进行，样品表面带电。若样品表面带电，则所检测出的电子的结合能包括因带电而产生的电场的影响。因此，即便对铟或锡的结合能自身进行评价，也不一定能正确反映出各元素与氧的结合状态的变化。这种带电所致的结合能值的偏差不依赖于元素的种类，以相同量产生贡献。因此，通过对由Sn3d5/2的结合能ESn减去In3d5/2的结合能EIn所得到的结合能差ESn－EIn进行评价，可以从测定结果中除去带电的贡献。
关于透明电极层22，优选的是，由XPS测定求出的锡3d5/2的结合能ESn和铟3d5/2的结合能EIn在下述分析范围中满足下述(1)和(2)。
分析范围：在包含40原子％以上铟的区域中，除去膜厚方向上与透明电极层的表面的距离d为0～3nm的区域后的区域；
(1)上述结合能ESn与上述结合能EIn的结合能差ESn－EIn的最小值Emin与上述结合能差ESn－EIn的最大值Emax相比，存在于透明电极层的表面侧；
(2)上述最大值Emax与上述最小值Emin之差Emax－Emin为0.1eV以上。
此处，结合能差ESn－EIn大则表示，与铟相比，锡被强烈地氧化。通常认为氧化锡比氧化铟更难以形成结晶，这表示在锡原子周围难以发生原子的再排列。因此，在满足上述(1)的情况下，认为与透明膜基板的界面附近的结合能差ESn－EIn大，锡的周围元素形成了接近结晶质的状态。其结果是，认为能够使与ITO的结晶化相伴的锡元素周围的原子再排列为最小限度，能够利用短时间的加热而发生结晶化。
在满足上述(2)的情况下，表示结合能差ESn－EIn在透明电极层的膜厚方向发生了变化。即，意味着：锡与氧的结合状态以及铟与氧的结合状态一边在膜厚方向发生变化，一边在透明膜基板上形成透明电极层。由此，认为对结晶化速度和电阻稳定性产生了影响。
根据以上所述，认为：通过满足上述(1)和(2)的关系，可以形成抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。
在上述分析范围中，上述最大值Emax与上述最小值Emin之差Emax－Emin优选为0.1eV以上，更优选为0.2eV以上，优选为0.5eV以下，更优选为0.4eV以下。
在上述分析范围中，上述最大值Emax优选为41.92eV以上，更优选为42.00eV以上，优选为42.20eV以下，更优选为42.12eV以下。另外，上述最小值Emin优选为41.95eV以下，更优选为41.90eV以下，优选为41.50eV以上，更优选为41.60eV以上。
在上述分析范围中，通过最小二乘法对以上述结合能差ESn－EIn为纵轴、以上述距离d为横轴的标绘点进行近似而得到的直线的斜率优选为0.005eV/nm以上，更优选为0.010eV/nm以上，进一步优选为0.013eV/nm以上，优选为0.025eV/nm以下，更优选为0.020eV/nm以下。
上述直线的截距优选为41.50eV以上，更优选为41.65eV以上，优选为42.00eV以下，更优选为41.85eV以下。
上述的透明导电膜可以使在140℃加热30分钟后的透明电极层的电阻率为3.2×10-4Ωcm以下。
到目前为止，通过对锡3d5/2的结合能ESn与铟3d5/2的结合能EIn的结合能差ESn－EIn进行评价而规定了透明电极层，但如下所述，也可以代替结合能差ESn－EIn而通过对透明电极层中的氧原子比进行评价来规定透明电极层。
即，在透明膜基板上具有非晶质透明电极层的透明导电膜中，上述透明电极层由铟·锡复合氧化物构成，氧化锡的含量为3～12质量％，膜厚为15～30nm，对于上述透明电极层来说，通过X射线光电子能谱测定求出的氧原子比在下述分析范围中优选满足下述(3)和(4)。
分析范围：在包含40原子％以上铟的区域中，除去膜厚方向上与透明电极层的表面的距离d为0～3nm的区域后的区域；
(3)氧原子比的最小值Omin与氧原子比的最大值Omax相比，存在于透明电极层的表面侧；
(4)上述最大值Omax与上述最小值Omin之差Omax－Omin为1.8at％以上。
即便代替上述(1)和(2)而满足上述(3)和(4)的关系，认为也可以形成抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。
在上述分析范围中，上述最大值Omax由上述最小值Omin之差Omax－Omin优选为1.8at％以上，更优选为2.2at％以上，优选为4.0at％以下，更优选为3.7at％以下。
在上述分析范围中，上述最大值Omax优选为53.2at％以上，更优选为53.4at％以上，优选为54.8at％以下，更优选为54.4at％以下。另外，上述最小值Omin优选为51.9at％以下，更优选为51.7at％以下，优选为49.8at％以上，更优选为50.0at％以上。
在上述分析范围中，通过最小二乘法对以上述氧原子比为纵轴、以上述距离d为横轴的标绘点进行近似而得到的直线的斜率优选为0.048at％/nm以上，更优选为0.090at％/nm以上，进一步优选为0.10at％/nm以上，优选为0.20at％/nm以下，更优选为0.15at％/nm以下，进一步优选为0.13at％/nm以下。
上述直线的截距优选为50.5at％以上，更优选为50.9at％以上，优选为52.0at％以下，更优选为51.5at％以下。
作为透明导电膜，可以采用各种构成。例如，为了提高密合性，可以在透明膜基板与透明电极层之间设置无机绝缘层。特别是，从兼顾高透明性和附着性的方面出发，优选在透明膜基板与透明电极层之间设置SiOx(x＝1.8～2.0)层。作为透明导电膜的具体构成，例如可以举出：在透明膜基板上依次层叠了作为基底层的SiOx层、作为光学调整层的Nb2O5层、SiO2层、作为透明电极层的ITO层的构成；在透明膜基板上依次层叠了作为易粘接层的有机无机复合材料层、作为透明电极层的ITO层的构成；在透明膜基板上依次层叠了作为应力缓冲层的有机材料层、无机光学调整层、作为透明电极层的ITO层的构成；依次层叠了作为具有光学调整能力的硬涂层的有机无机复合材料层、作为透明电极层的ITO层的构成；等等。除了上述示例以外，也可以在透明电极层与透明膜基板之间、或者透明电极层的表面、与透明电极层相反一侧的透明膜基板的面等上设置光学调整层、防反射层、防眩光层、易粘接层、应力缓冲层、硬涂层、易滑层、抗静电层、结晶化促进层、耐久性提高层、其它功能层。这些功能层可以分别具有单一的功能，也可以具有多种功能。另外，这些功能层可以仅使用1种，也可以多种层叠而使用。这些功能层例如可以利用溅射或气溶胶沉积等干法工艺来形成，也可以利用将有机物作为粘结剂而分散无机粒子、或通过溶胶凝胶法形成无机膜等湿法工艺来形成。作为这些功能层的原料，除了丙烯酸系有机物、氨基甲酸酯系有机物、硅酮系化合物、硅烷化合物、酰亚胺化合物等以外，还可以优选使用镁、钙、钛、钇、锆、铌、锌、铝、铟、硅、锡、碳等元素、和包含这些元素的氧化物、氮化物、氟化物等化合物、以及由它们的组合得到的化合物等。
[透明导电膜的制造方法]
上述透明导电膜可以通过在透明膜基板上制膜形成非晶质透明电极层而制造。根据需要，也可以在透明膜基板与透明电极层之间制膜形成无机绝缘层。
作为透明电极层、无机绝缘层的制膜方法，从可以形成杂质少且均质的膜的方面、制膜快且生产率优异的方面出发，优选溅射法。在通过溅射法制膜时，优选一边向制膜室(腔室)内导入包含氩气或氮气等惰性气体和氧气的载气一边进行制膜。导入气体优选氩气与氧气的混合气体。
本发明中，通过在2阶段以上的不同制膜条件下进行制膜，可以形成满足上述特定关系(结合能差或氧原子比)的透明电极层。以下，对于在2阶段的制膜条件下对透明电极层进行制膜的示例进行说明，将透明膜基板侧的透明电极层(第1电极层22a)称为下部ITO层，将在其上部制膜而成的透明电极层(第2电极层22b)称为上部ITO层。
在下部ITO层的制膜中导入的氧量优选多于在之后制膜而成的上部ITO层的制膜中导入的氧量。首先，通过一边导入大量的氧一边对下部ITO层进行制膜，认为可形成锡比铟更强烈地被氧化的基底层，可以对基板界面附近的ITO赋予用于促进结晶生长的作为基底层的效果。之后，通过减少氧量而对上部ITO层进行制膜，认为能够在膜厚方向使锡与氧的结合状态及铟与氧的结合状态发生变化。其结果是，能够形成满足与结合能差有关的上述(1)和(2)的关系的透明电极层。另外，通过这样使制膜中导入的氧量在膜厚方向变化，能够形成满足与氧原子比有关的上述(3)和(4)的关系的透明电极层。通过上述方法，可得到抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。
以往，已知从透明膜基板侧朝向透明电极层的最表面侧地减小对透明电极层进行制膜时的氧分压的技术，在这种现有技术中，在ITO制膜中导入大量的氧，可以促进载流子的惰性化，同时增加中性杂质散射，由此使电阻增大，使作为透明电极的功能变差。另一方面，本发明中，通过将氧的大量导入限定为基板界面附近(距离基板表面为1～4nm的膜厚)，可以认为不会使透明电极的功能变差，并且可以使具有结晶生长控制功能的区域存在于ITO膜中。
下部ITO层的制膜时的氧分压优选为1.5×10-3～7×10-3Pa，更优选为2×10-3～5×10-3Pa。
为了形成满足上述关系的透明电极层，优选下部ITO层比上部ITO层更薄，具体地说，下部ITO层的膜厚优选为1nm以上4nm以下，更优选为2nm以上4nm以下。大量导入了氧的下部ITO层会难以发挥导电性，成为电阻增加的原因，因此，下部ITO层的膜厚优选为膜厚整体的50％以下，更优选为20％以下。
对下部ITO层进行制膜时的电功率优选高于对上部ITO层进行制膜时的电功率。下部ITO层的制膜时的电功率优选为2～8kW，更优选为2～5kW。
特别是，在对下部ITO层进行制膜时，与对上部ITO层进行制膜时相比导入更多的氧，同时较低地设定制膜电功率，从而可以使大量导入氧的效果增大。
上述ITO层的制膜条件没有特别限定，上部ITO层的制膜时的氧分压优选为3×10-4～10×10-4Pa，更优选为6×10-4～9×10-4Pa。另外，上部ITO层的制膜时的电功率优选为9～15kW，更优选为10～13kW。
上部ITO层的膜厚优选为14nm以上29nm以下，更优选为15nm以上20nm以下。下部ITO层和上部ITO层的总膜厚优选为15nm以上30nm以下，更优选为18nm以上25nm以下。
下部ITO层和上部ITO层可以通过分别对制膜条件进行时间变化而连续地制膜，也可以在相同的制膜腔室中一边变化制膜条件一边进行多次制膜，还可以使用设定为各自不同的条件的多个制膜腔室来进行制膜。
从下部ITO层向上部ITO层的制膜条件的转换可以是连续的，也可以是不连续的。另外，不限定于下部ITO层和上部ITO层的2阶段制膜，也可以在2阶段以上的制膜条件下对透明电极层进行制膜。
作为制膜时使用的靶材，例如可以使用金属、金属氧化物、金属碳化物。作为透明电极的靶材，优选使氧化锡固溶于氧化铟中而成的烧结体。
即便在转换制膜条件的情况下，也优选使用具有相同氧化锡含量的靶材来制膜形成透明电极层。靶材中的氧化锡含量没有特别限定，氧化锡含量过少时，结晶化后的载流子密度减少，从而使电阻增加；氧化锡含量过多时，氧化锡散射电子，使迁移率降低，从而使电阻增加。因此，在对期待表现出特别高的导电性的上部ITO层进行制膜时，靶材中的氧化锡含量优选为3质量％以上12质量％以下。另外，为了提高结晶化后的耐湿热性，在上部ITO层的制膜中使用的靶材中的氧化锡含量更优选为6质量％以上10质量％以下。关于在下部ITO层的制膜中使用的靶材中的氧化锡含量，由于结晶性控制功能很重要，因而未必需要期待导电性而设定为上述范围。从晶格匹配的方面出发，优选在下部ITO层的制膜中使用的靶材中的氧化锡含量与在上部ITO层的制膜中使用的靶材中的氧化锡含量之差为10质量％以下。
已知水会吸附至开放于大气的腔室中。水在透明电极层形成时进入膜，作为杂质发挥作用。因此，在透明电极层形成时，优选背压(工艺气体导入前的腔室内的压力)为10- 3Pa以下。需要说明的是，工艺气体导入后的腔室内的压力(总压)优选为0.1Pa～1.0Pa，更优选为0.2Pa～0.6Pa。
刚制膜后的透明电极层包含非晶质成分，也可以包含结晶成分。此时的结晶成分的含有比例小于50％。关于结晶成分的含有比例，基于由扫描透射电子显微镜(STEM)得到的透明电极层的平面观察照片，由视野内的晶粒所占的面积比可以求出。
对于如此得到的透明导电膜，通过进行加热(退火)，可以使非晶质透明电极层发生结晶化，可以形成低电阻的透明导电膜。通过利用上述方法对满足特定关系的透明电极层进行制膜，可以确保在室温环境下的电阻稳定性，即，将刚制膜后的透明导电膜在25℃放置1周的环境下，电阻也不变化，同时还可以实现将刚制膜后的透明导电膜在140℃加热30分钟后的电阻率为3.0×10-4Ωcm以下的低电阻。
加热温度和加热时间可以适当选择。加热温度优选为120～160℃，更优选为130～150℃。加热时间优选为60分钟以下，更优选为45分钟以下，进一步优选为30分钟以下。为了使透明电极层结晶化，加热时间优选为5分钟以上。
实施例
下面，通过实施例来具体说明本发明。需要说明的是，本发明并不限定于这些实施例。
[膜厚测定]
透明电极层的膜厚通过截面的透射型电子显微镜(TEM)观察而求出。需要说明的是，通过TEM观察求出透明电极层的总厚度，由制膜时间和制膜电功率之比计算出下部ITO层和上部ITO层的膜厚。
[电阻率测定]
关于电阻率，利用三菱化学社制造的Loresta GP，通过四探针法得到表面电阻的值，由该表面电阻的值和通过上述截面TEM观察求出的膜厚计算出电阻率。
[结晶化时间测定]
加热(退火)前的透明电极层大部分由非晶质形成，通过使非晶质变化为结晶从而形成低电阻的透明电极。即，电阻的变化量反映了变化为结晶的非晶质的量。因此，通过调查退火中的电阻的时间变化，可以调查结晶化过程的时间变化。根据上述，结晶化所需要的时间由退火中的电阻的时间变化来测定。结晶化完成后，电阻的时间变化结束。结晶化完成的判断是与电阻的时间变化消失时的电阻值之差达到1Ω/□以内的时间。图2是示出对退火中的电阻的时间变化进行测定的结果的一例的曲线图。由图2的曲线图可以读出，电阻的时间变化消失时的电阻值Rs1为120Ω/□，结晶化完成时间T1为15分钟。
图3中示出安装有平行电极的透明导电膜的示意图。关于退火中的电阻测定，在退火前的透明导电膜100的相对的2边安装平行电极110，将其放入热风循环烘箱中，利用电阻测定装置120测定电阻的时间变化，由此进行退火中的电阻测定。在安装平行电极时，使电极间距离与安装有电极的边的长度相等，从而在能够由电阻值计算表面电阻(sheetresistant)的状态下进行实验。
关于结晶化完成后的电阻测定，将电阻变化结束了的透明导电膜从烘箱中取出，拆下平行电极后，利用三菱化学社制造的Loresta GP通过四探针法进行测定。
[电阻稳定性评价]
为了评价室温环境下的电阻稳定性，对刚制膜后的透明导电膜的表面电阻进行测定，之后在25℃的环境下保存1周，测定电阻的变化。表面电阻的测定中，利用三菱化学社制造的Loresta GP通过四探针法进行。将刚制膜后的电阻设为R0，将在25℃经过1周后的电阻设为R1时，对由R1/R0表示的电阻变化率进行评价。
[结晶性评价]
关于刚制膜后的透明电极层的结晶性，在室温环境下在5％盐酸中浸渍10分钟，由此进行评价，在表面电阻增加为100倍以上的情况下，判断为非晶质。在下述所有的实施例和比较例中，确认了刚制膜后的透明电极层为非晶质。
[XPS测定]
XPS测定使用ULVAC-PHI制造的Quantum 2000进行，分析使用装置的附带程序Multipak进行。在测定中，对于在444eV附近观测到的铟的3d5/2轨道(In3d5/2)来源的信号、在486eV附近观测到的锡的3d5/2轨道(Sn3d5/2)来源的信号、在529eV附近观测到的氧的1s轨道(O1s)来源的信号、和碳的1s轨道(C1s)来源的信号、氮的1s轨道(N1s)来源的信号、硅的2p轨道(Si2p)来源的信号，分别按照每0.25eV的刻度进行测定，得到峰状的谱图。将该测定与从透明电极层的最表面的氩蚀刻交替地反复进行，反复进行到无法观测到铟为止。关于氩蚀刻，每一次进行1分钟，一次蚀刻1.3nm。对于如此得到的各峰，利用高斯函数进行拟合，计算出作为峰中心的结合能和峰的最大值。为了使峰的非对称性反映到峰位置，如下述式1所示，将背景设为常数，利用单一的高斯函数进行拟合。式1中，y为峰强度，x为能量值，e为表示自然对数的底的纳皮尔数，π为圆周率。关于拟合，使式1中的四个常数a、b、c、d变化，按照与实测值之差成为最小的方式来进行拟合。
[数学式1]
〔结合能差的计算〕
图4是通过利用高斯函数的拟合计算出结合能的Sn3d5/2的峰的一例。图5是通过利用高斯函数的拟合计算出结合能的In3d5/2的峰的一例。由图4可知，Sn3d5/2的结合能ESn为485.40eV，由图5可知，In3d5/2的结合能EIn为443.72eV。如上所述，为了从测定结果中除去带电的贡献，从Sn3d5/2的结合能ESn中减去In3d5/2的结合能EIn，由此评价锡与铟的结合能差ESn－EIn。
〔氧原子比的计算〕
如上所述，在元素间比较由XPS测定得到的测定对象物的峰最大值，从而求出试样中包含的元素比(原子比)。在实施例和比较例中，组成元素比利用在修正后除去背景的各峰的积分强度与灵敏度系数进行计算。一系列分析利用测定装置附带的Multipak进行。修正中使用Savitzky-Golay的3points，背景除去使用了Shirley。灵敏度系数还会因测定装置而变化，因此使用了测定装置附带的Multipak所内置的值。关于灵敏度系数的物理意义，例如在Physical Electronics公司的“X射线光电子能谱手册(Handbook of X-rayPhotoelectron Spectroscopy)”中有详细说明。将假设含有的元素In、Sn、O、C、N、Si的合计设为100％，计算出其中包含的各元素的比例。
图6是通过XPS深度分布图测定得到的元素分布图的一例。可以认为：在与透明电极层的表面的距离为0～1nm的区域中存在大气污染，在与表面的距离为0～3nm的区域中透明电极层的结晶化过程与层内不同，因此，将这些区域从分析中所用的数据中除去。另外，由于原子扩散的影响等，透明电极层与基板的界面难以明确地定义。因此，在实施例和比较例中，将In浓度为40原子％以上的区域作为分析范围，在该分析范围对结合能差和氧原子比进行评价。
[实施例1]
作为透明膜基板，使用了两面形成有具有折射率调节功能的硬涂层的PET膜(玻璃化转变温度80℃)。在透明电极层的制膜前，在真空中对透明膜基板进行加热，进行脱气。之后，通过溅射法，利用卷对卷方式在透明膜基板的硬涂层上制膜形成ITO。
ITO的制膜分成下部ITO层和上部ITO层这2个阶段来进行，在下部ITO层的情况下，在基板上以氧导入量多的条件进行制膜；在上部ITO层的情况下，在下部ITO层上以氧导入量少于下部ITO层、放电功率大的条件进行制膜。
在ITO的制膜中，使铟·锡复合氧化物(氧化锡含量7.0质量％)的靶材并列而作为双阴极(dual cathode)，利用MF电源进行溅射。首先，以电功率3kW、氧分压2.0×10-3Pa制膜了3nm的下部ITO层。接着，在下部ITO层上，以电功率12kW、氧分压8.0×10-4Pa制膜了17nm的上部ITO层。腔室内压力均为0.2Pa。
退火前(刚制膜后)的电阻率为7.2×10-4Ωcm，在140℃进行退火时的结晶化所需要的时间为20分钟，结晶化完成后的电阻率为2.8×10-4Ωcm。在25℃经过1周后的电阻变化率为1.0倍，未确认到电阻的变化。
结合能ESn与结合能EIn的结合能差ESn－EIn的最大值Emax为42.09eV、最小值Emin为41.85eV，最大值Emax与最小值Emin之差Emax－Emin为0.24eV。另外，氧原子比的最大值Omax为53.6at％，最小值Omin为50.1at％，最大值Omax与最小值Omin之差Omax－Omin为3.5at％。
[实施例2]
在ITO制膜前，在硬涂层上制膜了3nm的SiO2层，在SiO2层上制膜了下部ITO层，除此以外，与实施例1同样地进行ITO的制膜。
在SiO2层的制膜中，将Si用作靶材，以氧200sccm、氩1000sccm的流量进行供给，使腔室内压力为0.2Pa，利用MF电源以10kW的功率进行溅射。所得到的SiO2层的膜厚为3nm。
退火前的电阻率为4.8×10-4Ωcm，在140℃进行退火时的结晶化所需要的时间为10分钟，结晶化完成后的电阻率为2.8×10-4Ωcm。在25℃经过1周后的电阻变化率为1.0倍，未确认到电阻的变化。
结合能ESn与结合能EIn的结合能差ESn－EIn的最大值Emax为42.01eV，最小值Emin为41.67eV，最大值Emax与最小值Emin之差Emax－Emin为0.34eV。另外，氧原子比的最大值Omax为54.1at％，最小值Omin为51.5at％，最大值Omax与最小值Omin之差Omax－Omin为2.6at％。
[比较例1]
不进行下部ITO层的制膜，在上部ITO层的制膜条件、即电功率12kW、氧分压8.0×10-4Pa下进行23nm的制膜，除此以外，与实施例1同样地进行ITO的制膜。
退火前的电阻率为7.8×10-4Ωcm，在140℃进行退火时的结晶化所需要的时间为120分钟，在140℃退火30分钟后的电阻率为6.9×10-4Ωcm，结晶化完成后的电阻率为2.8×10-4Ωcm。在25℃经过1周后的电阻变化率为1.0倍，未确认到电阻的变化。
结合能ESn与结合能EIn的结合能差ESn－EIn的最大值Emax为41.86eV、最小值Emin为41.56eV，最大值Emax与最小值Emin之差Emax－Emin为0.30eV。另外，氧原子比的最大值Omax为52.8at％、最小值Omin为51.6at％，最大值Omax与最小值Omin之差Omax－Omin为1.2at％。
[比较例2]
代替下部ITO层的制膜，而在与实施例2同样的条件下在硬涂层上制膜3nm的SiO2层，之后在实施例1的上部ITO层的制膜条件、即电功率12kW、氧分压8.0×10-4Pa下进行20nm的制膜，除此以外，与实施例1同样地进行ITO的制膜。
退火前的电阻率为4.8×10-4Ωcm，在140℃进行退火时的结晶化所需要的时间为5分钟，结晶化完成后的电阻率为2.8×10-4Ωcm。在25℃经过1周后的电阻变化率为0.7倍，确认到电阻的降低。
结合能ESn与结合能EIn的结合能差ESn－EIn的最大值Emax为42.17eV、最小值Emin为42.08eV，最大值Emax与最小值Emin之差Emax－Emin为0.09eV。另外，氧原子比的最大值Omax为53.9at％、最小值Omin为52.6at％，最大值Omax与最小值Omin之差Omax－Omin为1.4at％。
[比较例3]
以电功率1kW、氧分压2.0×10-3Pa制膜了5nm的下部ITO层后，以电功率12kW、氧分压8.0×10-4Pa对15nm的上部ITO层进行制膜，除此以外，与实施例1同样地进行ITO的制膜。
退火前的电阻率为5.6×10-4Ωcm，在140℃进行退火时的结晶化所需要的时间为300分钟，在140℃退火30分钟后的电阻率为4.8×10-4Ωcm，结晶化完成后的电阻率为4.0×10-4Ωcm。在25℃经过1周后的电阻变化率为1.0倍，未确认到电阻的变化。
结合能ESn与结合能EIn的结合能差ESn－EIn的最大值Emax为42.15eV、最小值Emin为42.08eV，最大值Emax与最小值Emin之差Emax－Emin为0.07eV。另外，氧原子比的最大值Omax为54.4at％，最小值Omin为53.0at％，最大值Omax与最小值Omin之差Omax－Omin为1.5at％。
对于实施例和比较例，将结合能差ESn－EIn作为纵轴、将与透明电极层的表面的距离作为横轴来标绘作图，将所得到的曲线图示于图7；将氧原子比作为纵轴、将与透明电极层的表面的距离作为横轴来标绘作图，将所得到的曲线图示于图8。此外，实施例和比较例的结果归纳示于表1。
由表1可知，在实施例1和2中，在25℃经过1周后电阻也没有变化，并且在140℃下的结晶化所需要的时间为30分钟以内。
在实施例1和2中，如图7和表1所示，满足下述关系：结合能差ESn－EIn的最小值Emin与结合能差ESn－EIn的最大值Emax相比存在于透明电极层的表面侧，并且，上述最大值Emax与上述最小值Emin之差Emax－Emin为0.1eV以上。另外，如图8和表1所示，还满足下述关系：氧原子比的最小值Omin与氧原子比的最大值Omax相比存在于透明电极层的表面侧，并且，上述最大值Omax与上述最小值Omin之差Omax－Omin为1.8at％以上。通过满足这些关系，确认到可以形成抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。
在实施例1和2中，可知通过在制膜初期增加氧导入量，能够形成满足上述关系的透明电极层。需要说明的是，如比较例3那样，可知：即便在下部ITO层的制膜时的氧分压高的情况下，根据膜厚或制膜电功率的不同，也无法形成满足上述关系的透明电极层。
在比较例1中，虽然最大值Emax与最小值Emin之差Emax－Emin为0.1eV以上，但最小值Emin与最大值Emax相比不存在于透明电极层的表面侧。其结果是，结晶化所需要的时间变长为120分钟。由该结果可知，结合能差ESn－EIn在透明膜基板侧小的情况下，可能难以形成用于加热所致的结晶化的晶核。
在最大值Emax与最小值Emin之差Emax－Emin小于0.1eV的比较例2和比较例3中，或者在室温环境就可结晶化，结晶化变得过快(比较例2)；或者相反地，结晶化变得过慢(比较例3)。
可以认为：最大值Emax与最小值Emin之差Emax－Emin小于0.1eV表示透明电极层的膜厚方向的结合能差ESn－EIn的变化量小，锡与氧的结合状态及铟与氧的结合状态在膜厚方向基本上没有变化地形成了透明电极层。因此，在形成了如SiO2这样用于促进结晶化的基底层的比较例2中，认为在室温环境就可结晶化，透明电极层的结晶化变快。另外，在形成了如下部ITO层这样不具有促进结晶化的作用的基底层的比较例3中，认为透明电极层的结晶化时间变长。
由此可知，通过形成满足特定关系的透明电极层，可得到抑制了在室温环境下的结晶化、并且能够以短时间的加热而结晶化的透明导电膜。
符号说明
11 透明膜基板
22 透明电极层
22a 第1电极层
22b 第2电极层
100 透明导电膜

Claims (14)

1.一种透明导电膜，其为在透明膜基板上具有非晶质的透明电极层的透明导电膜，
所述透明电极层由铟·锡复合氧化物构成，氧化锡的含量为3～12质量％，膜厚为15～30nm，
所述透明电极层中，通过X射线光电子能谱测定求出的锡3d5/2的结合能ESn和铟3d5/2的结合能EIn在下述分析范围中满足下述(1)和(2)：
分析范围：在包含40原子％以上铟的区域中，除去膜厚方向上的与透明电极层的表面的距离d为0～3nm的区域后的区域；
(1)所述结合能ESn与所述结合能EIn的结合能差ESn－EIn的最小值Emin与所述结合能差ESn－EIn的最大值Emax相比，存在于透明电极层的表面侧；
(2)所述最大值Emax与所述最小值Emin之差Emax－Emin为0.1eV以上。
2.如权利要求1所述的透明导电膜，其中，在所述分析范围中，通过最小二乘法对以所述结合能差ESn－EIn为纵轴、以所述距离d为横轴的标绘点进行近似而得到的直线的斜率为0.005eV/nm以上。
3.如权利要求1或2所述的透明导电膜，其中，在所述分析范围中，所述结合能差ESn－EIn的最大值Emax为41.92eV以上。
4.如权利要求1或2所述的透明导电膜，其中，在所述分析范围中，所述结合能差ESn－EIn的最小值Emin为41.95eV以下。
5.如权利要求3所述的透明导电膜，其中，在所述分析范围中，所述结合能差ESn－EIn的最小值Emin为41.95eV以下。
6.如权利要求1或2所述的透明导电膜，其中，在140℃加热30分钟后的所述透明电极层的电阻率为3.2×10-4Ωcm以下。
7.如权利要求3所述的透明导电膜，其中，在140℃加热30分钟后的所述透明电极层的电阻率为3.2×10-4Ωcm以下。
8.如权利要求4所述的透明导电膜，其中，在140℃加热30分钟后的所述透明电极层的电阻率为3.2×10-4Ωcm以下。
9.如权利要求5所述的透明导电膜，其中，在140℃加热30分钟后的所述透明电极层的电阻率为3.2×10-4Ωcm以下。
10.一种透明导电膜的制造方法，其为权利要求1～9中任一项所述的透明导电膜的制造方法，其中，
非晶质的透明电极层在具有第1条件和第2条件的2阶段以上的制膜条件下进行制膜，
第1条件：在透明膜基板上对第1电极层进行制膜，
第2条件：在所述第1电极层上对第2电极层进行制膜，
所述第1电极层的膜厚为1～4nm。
11.如权利要求10所述的透明导电膜的制造方法，其中，对所述第1电极层进行制膜时的氧分压大于对所述第2电极层进行制膜时的氧分压。
12.如权利要求10或11所述的透明导电膜的制造方法，其中，对所述第1电极层进行制膜时的电功率小于对所述第2电极层进行制膜时的电功率。
13.如权利要求10或11所述的透明导电膜的制造方法，其中，对所述第1电极层进行制膜时使用的靶材的氧化锡含量与对所述第2电极层进行制膜时使用的靶材的氧化锡含量相同。
14.如权利要求12所述的透明导电膜的制造方法，其中，对所述第1电极层进行制膜时使用的靶材的氧化锡含量与对所述第2电极层进行制膜时使用的靶材的氧化锡含量相同。
CN201580003746.0A 2014-03-28 2015-02-03 透明导电膜及其制造方法 Active CN105874544B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014069113 2014-03-28
JP2014-069113 2014-03-28
PCT/JP2015/053008 WO2015146292A1 (ja) 2014-03-28 2015-02-03 透明導電フィルムおよびその製造方法

Publications (2)

Publication Number Publication Date
CN105874544A CN105874544A (zh) 2016-08-17
CN105874544B true CN105874544B (zh) 2017-08-11

Family

ID=54194831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580003746.0A Active CN105874544B (zh) 2014-03-28 2015-02-03 透明导电膜及其制造方法

Country Status (4)

Country Link
US (1) US9657386B2 (zh)
JP (1) JP6524068B2 (zh)
CN (1) CN105874544B (zh)
WO (1) WO2015146292A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6412539B2 (ja) * 2015-11-09 2018-10-24 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
JP6839581B2 (ja) 2016-04-01 2021-03-10 日東電工株式会社 エレクトロクロミック調光部材、光透過性導電フィルムおよびエレクトロクロミック調光素子
WO2017170757A1 (ja) * 2016-04-01 2017-10-05 日東電工株式会社 エレクトロクロミック調光部材、光透過性導電フィルムおよびエレクトロクロミック調光素子
KR102679040B1 (ko) * 2017-10-30 2024-06-27 나노가 에스아 디지털 필기구용 장치
JP7218296B2 (ja) * 2017-11-17 2023-02-06 リンテック株式会社 第１保護膜付き半導体チップ、第１保護膜付き半導体チップの製造方法、及び半導体チップ・第１保護膜積層体の評価方法
CN112513315B (zh) * 2018-08-01 2023-04-04 株式会社钟化 带有透明电极的基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067247A (zh) * 2008-06-25 2011-05-18 住友化学株式会社 透明导电膜和其制造方法
CN102324271A (zh) * 2011-10-14 2012-01-18 南昌欧菲光科技有限公司 一种结晶型ito透明导电薄膜及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP4515676B2 (ja) 2001-09-20 2010-08-04 帝人株式会社 透明導電積層体
US20030207093A1 (en) * 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
TWI254080B (en) * 2002-03-27 2006-05-01 Sumitomo Metal Mining Co Transparent conductive thin film, process for producing the same, sintered target for producing the same, and transparent, electroconductive substrate for display panel, and organic electroluminescence device
JP2004149884A (ja) 2002-10-31 2004-05-27 Bridgestone Corp Ｉｔｏ透明導電薄膜の成膜方法とｉｔｏ透明導電薄膜、透明導電性フィルム及びタッチパネル
KR101081871B1 (ko) * 2004-02-27 2011-11-09 스미토모 긴조쿠 고잔 가부시키가이샤 투명도전막 및 그것을 이용한 투명 도전성 기재
JP5543907B2 (ja) 2010-12-24 2014-07-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
JP5833863B2 (ja) * 2011-08-24 2015-12-16 日東電工株式会社 透明導電性フィルムおよびその製造方法
US9227224B2 (en) * 2011-09-15 2016-01-05 The Board Of Trustees Of The Leland Stanford Junior University Method of forming macro-structured high surface area transparent conductive oxide electrodes
JP5196001B2 (ja) * 2011-09-29 2013-05-15 東洋紡株式会社 透明導電性フィルム及びその製造方法
JP5190554B1 (ja) * 2011-10-05 2013-04-24 日東電工株式会社 透明導電性フィルム
JPWO2013081106A1 (ja) * 2011-11-30 2015-04-27 東洋紡株式会社 透明導電性フィルム
WO2013111681A1 (ja) 2012-01-27 2013-08-01 株式会社カネカ 透明電極付き基板およびその製造方法
JP5620967B2 (ja) * 2012-11-22 2014-11-05 日東電工株式会社 透明導電性フィルム
JP6261987B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6261988B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
CN104919541B (zh) * 2013-01-16 2017-05-17 日东电工株式会社 透明导电性薄膜及其制造方法
JP6215062B2 (ja) * 2013-01-16 2017-10-18 日東電工株式会社 透明導電フィルムの製造方法
US20160160345A1 (en) * 2014-05-20 2016-06-09 Nitto Denko Corporation Transparent conductive film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067247A (zh) * 2008-06-25 2011-05-18 住友化学株式会社 透明导电膜和其制造方法
CN102324271A (zh) * 2011-10-14 2012-01-18 南昌欧菲光科技有限公司 一种结晶型ito透明导电薄膜及其制备方法

Also Published As

Publication number Publication date
US9657386B2 (en) 2017-05-23
CN105874544A (zh) 2016-08-17
WO2015146292A1 (ja) 2015-10-01
JP6524068B2 (ja) 2019-06-05
JPWO2015146292A1 (ja) 2017-04-13
US20170081754A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN105874544B (zh) 透明导电膜及其制造方法
Windisch Jr et al. Infrared transparent spinel films with p-type conductivity
Hong et al. Studies on ZnO: Al thin films deposited by in-line reactive mid-frequency magnetron sputtering
CN108352217B (zh) 透光性导电薄膜和调光薄膜
TWI600627B (zh) 具有低片電阻、平滑表面及／或低熱發射之經塗覆玻璃
Tahar et al. Boron-doped zinc oxide thin films prepared by sol-gel technique
Ma et al. Influence of annealing temperature on the properties of transparent conductive and near-infrared reflective ZnO: Ga films
Lansåker et al. Thin sputter deposited gold films on In2O3: Sn, SnO2: In, TiO2 and glass: Optical, electrical and structural effects
CN111391427B (zh) 透光性导电薄膜和调光薄膜
US20100193351A1 (en) Method for preparing transparent conducting film coated with azo/ag/azo multilayer thin film
CN104871258B (zh) 带透明电极的基板及其制造方法
Gorrie et al. Effect of deposition distance and temperature on electrical, optical and structural properties of radio-frequency magnetron-sputtered gallium-doped zinc oxide
Guillén et al. Transparent electrodes based on metal and metal oxide stacked layers grown at room temperature on polymer substrate
TW201637027A (zh) 透明導電性膜
Zhang et al. Facile preparation of Zn2V2O7–VO2 composite films with enhanced thermochromic properties for smart windows
Duan et al. Structure, electrical and optical properties of TiNx films by atmospheric pressure chemical vapor deposition
CN105874545A (zh) 透明导电膜的制造方法
Chiang et al. Deposition of high-transmittance ITO thin films on polycarbonate substrates for capacitive-touch applications
Huang et al. Influence of deposition parameters and annealing treatment on the properties of GZO films grown using rf magnetron sputtering
Rydzek et al. Comparative study of sol–gel derived tin-doped indium-and aluminum-doped zinc-oxide coatings for electrical conducting and low-emitting surfaces
Kondratiev et al. Low temperature sol-gel technique for processing Al-doped Zinc Oxide films
Lei et al. Sputtered ITO/Ag/ITO films: growth windows and Ag/ITO interfacial properties
KR102164629B1 (ko) 복합체 투명 전극
Wang et al. Enhanced electrical conductivity and mechanical properties of Mo-interlayered ZnO multilayer nanofilms for NO sensor
Ríos-Ramírez et al. Electrical, optical, and topographical properties of RF magnetron sputtered aluminum-doped zinc oxide (AZO) thin films complemented by first-principles calculations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant