CN105810665A - Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法 - Google Patents

Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法 Download PDF

Info

Publication number
CN105810665A
CN105810665A CN201610307223.1A CN201610307223A CN105810665A CN 105810665 A CN105810665 A CN 105810665A CN 201610307223 A CN201610307223 A CN 201610307223A CN 105810665 A CN105810665 A CN 105810665A
Authority
CN
China
Prior art keywords
mos capacitor
conduction type
unit testing
trap
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610307223.1A
Other languages
English (en)
Other versions
CN105810665B (zh
Inventor
令海阳
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610307223.1A priority Critical patent/CN105810665B/zh
Publication of CN105810665A publication Critical patent/CN105810665A/zh
Application granted granted Critical
Publication of CN105810665B publication Critical patent/CN105810665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明提供了一种MOS电容器泄漏检测测试结构以及MOS电容器泄漏检测方法。根据本发明的MOS电容器泄漏检测测试结构包括:多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底、布置在衬底中的第二导电类型的第一阱布置在所述深阱中的第一导电类型的第二阱；其中第一阱和第二阱203通过各自表面的掺杂区域共同连接至第一电源电压，衬底通过衬底表面掺杂区域连接至第二电源电压；而且，所述多个单元测试结构中的每个单元测试结构的第二导电类型的第一阱通过与连接至第一电源电压的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘。

Description

MOS电容器泄漏检测测试结构以及MOS电容器泄漏检测方法
技术领域
本发明涉及半导体制造及测试领域，更具体地说，本发明涉及一种MOS(metal-oxidesemiconductor)电容器(MOSCapacitor，一般缩写为MOSCAP)泄漏检测测试结构，而且本发明还具体涉及采用该MOS电容器泄漏检测测试结构的MOS电容器泄漏检测方法。
背景技术
半导体芯片的制造的整个流程主要由设计、晶圆制造、封装测试几部分组成。
其中，WAT(waferacceptancetest，晶片可接受性测试)是指在整个晶圆制作完成后，但还未封装之前，对切割道里的测试键(testkey)进行测试。
半导体硅片在完成所有制程工艺后，针对硅片上的各种测试结构所进行的电性测试。通过对晶片可接受性测试数据的分析，设计人员可以发现半导体制程工艺中的问题，帮助制程工艺进行调整。
MOS电容器已经成为一种常用的半导体结构。图1示意性地示出了根据现有技术的MOS电容器泄漏检测测试结构的截面示意图。如图1所示，衬底100上的第一深N阱10和第二深N阱20，其中第一P阱2和第二P阱22被三个N阱11、12、13隔开，第一P阱2和第二P阱22中分别形成一个MOS电容器，两个MOS电容器的栅极31和32连接至第一电压V1，两个MOS电容器的源极和漏极统一连接至第二电压V2，衬底100通过衬底掺杂区101连接至第三电压V3。例如，第二电压V2是电源电压，第三电压V3是接地电压。
图2示意性地示出了沿图1的线A-A’截取的器件截面的显微示意图。在实际器件中，如果沿图1的线A-A’截取的器件截面，可以获得如图2所示的显微示意图，其中的两个箭头标示了可能发生的P阱至衬底的泄漏的情况。而在现有技术中，没有提出针对这种泄漏的测试结构。
图3示意性地示出了从晶圆中切割出MOS电容器之前的热点探测情况的显微示图。图4示意性地示出了从晶圆中切割出MOS电容器之后的热点探测情况(附图中虚线框区域)的显微示图。图5示意性地示出了从晶圆中切割出MOS电容器之前及之后的热点探测情况对比曲线。
希望能够提供一种能够有效地检测MOS电容器的P阱至衬底的泄漏的技术方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地检测MOS电容器的P阱至衬底的泄漏的MOS泄漏检测测试结构，而且本发明还提供了一种采用该MOS电容器泄漏检测测试结构的MOS电容器泄漏检测方法。
为了实现上述技术目的，根据本发明的第一方面，提供了一种MOS电容器泄漏检测测试结构，包括：多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底、布置在衬底中的第二导电类型的第一阱布置在所述深阱中的第一导电类型的第二阱；其中第一阱和第二阱203通过各自表面的掺杂区域共同连接至第一电源电压，衬底通过衬底表面掺杂区域连接至第二电源电压；而且，所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱通过与连接至第一电源电压的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘。
优选地，所述第一导电类型是P型，第二导电类型是N型。
优选地，所述第一导电类型是N型，第二导电类型是P型。
优选地，所述多个单元测试结构是并排布置的一排单元测试结构。
优选地，所述多个单元测试结构是成矩阵排布的多个单元测试结构。
此外，为了实现上述技术目的，根据本发明的第二方面，还提供了一种MOS电容器泄漏检测方法，包括：
在晶圆中形成多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底、布置在衬底中的第二导电类型的第一阱布置在所述深阱中的第一导电类型的第二阱；
将第一阱和第二阱通过各自表面的掺杂区域共同连接至第一电源电压，而且将衬底通过衬底表面掺杂区域连接至第二电源电压，由此得到第一测试结果；
在第一测试结果显示测试通过的情况下，判断MOS电容器总体通过测试；
在第一测试结果显示测试通过的情况下，将所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱通过与连接至第一电源电压的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘，并且利用各个测试焊盘分别测试各个MOS电容器。
优选地，所述第一导电类型是P型，第二导电类型是N型。
优选地，所述第一导电类型是N型，第二导电类型是P型。
优选地，所述多个单元测试结构是并排布置的一排单元测试结构。
优选地，所述多个单元测试结构是成矩阵排布的多个单元测试结构。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的MOS电容器泄漏检测测试结构的截面示意图。
图2示意性地示出了沿图1的线A-A’截取的器件截面的显微示意图。
图3示意性地示出了从晶圆中切割出MOS电容器之前的热点探测情况的显微示图。
图4示意性地示出了从晶圆中切割出MOS电容器之后的热点探测情况的显微示图。
图5示意性地示出了从晶圆中切割出MOS电容器之前及之后的热点探测情况对比曲线。
图6示意性地示出了根据本发明第一优选实施例的MOS电容器泄漏检测测试结构的单个单元测试结构的示意图。
图7示意性地示出了根据本发明第一优选实施例的MOS电容器泄漏检测测试结构的总体结构示意图。
图8示意性地示出了根据本发明第二优选实施例的MOS电容器泄漏检测方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
<MOS电容器泄漏检测测试结构>
图6示意性地示出了根据本发明第一优选实施例的MOS电容器泄漏检测测试结构的单个单元测试结构的示意图。图7示意性地示出了根据本发明第一优选实施例的MOS电容器泄漏检测测试结构的总体结构示意图。
具体地，如图6和图7所示，根据本发明第一优选实施例的MOS电容器泄漏检测测试结构包括多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底201、布置在衬底201中的第二导电类型的第一阱202布置在所述深阱中的第一导电类型的第二阱203；其中第一阱202和第二阱203通过各自表面的掺杂区域共同连接至第一电源电压VD1，衬底201通过衬底表面掺杂区域连接至第二电源电压VD2。
而且，所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱202通过与连接至第一电源电压VD1的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘(例如图7所示的第一测试焊盘1、第二测试焊盘2、和第三测试焊盘3)。
具体地，例如，所述第一导电类型是P型，第二导电类型是N型。或者，反过来，所述第一导电类型是N型，第二导电类型是P型。
需要说明的是，虽然图7示出了三个并排的单元测试结构的情况，但是本发明并不限于该布置结构。实际上，所述多个单元测试结构可以是并排布置的一排单元测试结构，也可以是成矩阵排布的多个单元测试结构。
采用根据本发明第一优选实施例的MOS电容器泄漏检测测试结构的单个单元测试结构，能够有效地检测MOS电容器的P阱至衬底的泄漏。
下面将结合图8来具体描述根据本发明第二优选实施例的MOS电容器泄漏检测方法。
<MOS电容器泄漏检测方法>
图8示意性地示出了根据本发明第二优选实施例的MOS电容器泄漏检测方法的流程图。
具体地，如图8所示，根据本发明第二优选实施例的MOS电容器泄漏检测方法包括：
第一步骤S1：在晶圆中形成多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底201、布置在衬底201中的第二导电类型的第一阱202布置在所述深阱中的第一导电类型的第二阱203；
第二步骤S2：将第一阱202和第二阱203通过各自表面的掺杂区域共同连接至第一电源电压VD1，而且将衬底201通过衬底表面掺杂区域连接至第二电源电压VD2，由此得到第一测试结果；
第三步骤S3：在第一测试结果显示测试通过的情况下，判断MOS电容器总体通过测试；
第四步骤S4：在第一测试结果显示测试通过的情况下，将所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱202通过与连接至第一电源电压VD1的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘，并且利用各个测试焊盘分别测试各个MOS电容器。
同样地，例如，所述第一导电类型是P型，第二导电类型是N型。或者，反过来，所述第一导电类型是N型，第二导电类型是P型。
而且，同样地，所述多个单元测试结构可以是并排布置的一排单元测试结构，也可以是成矩阵排布的多个单元测试结构。
通过采用根据本发明第二优选实施例的MOS电容器泄漏检测方法，能够有效地检测MOS电容器的P阱至衬底的泄漏。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种MOS电容器泄漏检测测试结构，其特征在于包括：多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底、布置在衬底中的第二导电类型的第一阱布置在所述深阱中的第一导电类型的第二阱；其中第一阱和第二阱203通过各自表面的掺杂区域共同连接至第一电源电压，衬底通过衬底表面掺杂区域连接至第二电源电压；而且，所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱通过与连接至第一电源电压的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘。
2.根据权利要求1所述的MOS电容器泄漏检测测试结构，其特征在于，所述第一导电类型是P型，第二导电类型是N型。
3.根据权利要求1所述的MOS电容器泄漏检测测试结构，其特征在于，所述第一导电类型是N型，第二导电类型是P型。
4.根据权利要求1至3之一所述的MOS电容器泄漏检测测试结构，其特征在于，所述多个单元测试结构是并排布置的一排单元测试结构。
5.根据权利要求1至3之一所述的MOS电容器泄漏检测测试结构，其特征在于，所述多个单元测试结构是成矩阵排布的多个单元测试结构。
6.一种MOS电容器泄漏检测方法，其特征在于包括：
在晶圆中形成多个单元测试结构，其中每个单元测试结构包括第一导电类型的衬底、布置在衬底中的第二导电类型的第一阱布置在所述深阱中的第一导电类型的第二阱；
将第一阱和第二阱通过各自表面的掺杂区域共同连接至第一电源电压，而且将衬底通过衬底表面掺杂区域连接至第二电源电压，由此得到第一测试结果；
在第一测试结果显示测试通过的情况下，判断MOS电容器总体通过测试；
在第一测试结果显示测试通过的情况下，将所述多个单元测试结构中的每个单元测试结构的的第二导电类型的第一阱通过与连接至第一电源电压的掺杂区域不同的表面掺杂区域连接至相应的测试焊盘，并且利用各个测试焊盘分别测试各个MOS电容器。
7.根据权利要求6所述的MOS电容器泄漏检测方法，其特征在于，所述第一导电类型是P型，第二导电类型是N型。
8.根据权利要求6所述的MOS电容器泄漏检测方法，其特征在于，所述第一导电类型是N型，第二导电类型是P型。
9.根据权利要求6或7所述的MOS电容器泄漏检测方法，其特征在于，所述多个单元测试结构是并排布置的一排单元测试结构。
10.根据权利要求6或7所述的MOS电容器泄漏检测方法，其特征在于，所述多个单元测试结构是成矩阵排布的多个单元测试结构。
CN201610307223.1A 2016-05-11 2016-05-11 Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法 Active CN105810665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610307223.1A CN105810665B (zh) 2016-05-11 2016-05-11 Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610307223.1A CN105810665B (zh) 2016-05-11 2016-05-11 Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法

Publications (2)

Publication Number Publication Date
CN105810665A true CN105810665A (zh) 2016-07-27
CN105810665B CN105810665B (zh) 2018-09-18

Family

ID=56456598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610307223.1A Active CN105810665B (zh) 2016-05-11 2016-05-11 Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法

Country Status (1)

Country Link
CN (1) CN105810665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192932A (zh) * 2021-04-28 2021-07-30 上海华力微电子有限公司 测试结构及测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246075B1 (en) * 1997-03-07 2001-06-12 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US20040188678A1 (en) * 2003-03-31 2004-09-30 Karsten Wieczorek Integrated semiconductor structure for reliability tests of dielectrics
CN103872016A (zh) * 2012-12-07 2014-06-18 中芯国际集成电路制造(上海)有限公司 半导体测试结构、其测试方法及其制造方法
CN103887194A (zh) * 2013-05-23 2014-06-25 上海华力微电子有限公司 并行测试器件
CN105336636A (zh) * 2014-08-11 2016-02-17 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246075B1 (en) * 1997-03-07 2001-06-12 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US20040188678A1 (en) * 2003-03-31 2004-09-30 Karsten Wieczorek Integrated semiconductor structure for reliability tests of dielectrics
CN103872016A (zh) * 2012-12-07 2014-06-18 中芯国际集成电路制造(上海)有限公司 半导体测试结构、其测试方法及其制造方法
CN103887194A (zh) * 2013-05-23 2014-06-25 上海华力微电子有限公司 并行测试器件
CN105336636A (zh) * 2014-08-11 2016-02-17 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192932A (zh) * 2021-04-28 2021-07-30 上海华力微电子有限公司 测试结构及测试方法
CN113192932B (zh) * 2021-04-28 2024-03-08 上海华力微电子有限公司 测试结构及测试方法

Also Published As

Publication number Publication date
CN105810665B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
US7939348B2 (en) E-beam inspection structure for leakage analysis
US9905487B1 (en) Process for making semiconductor dies, chips, and wafers using non-contact measurements obtained from DOEs of NCEM-enabled fill cells on test wafers that include multiple means/steps for enabling NC detection of V0 via opens
ITTO20100109A1 (it) Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias)
CN101364554B (zh) 半导体器件评估方法、半导体晶圆、半导体产品制造方法
KR102216891B1 (ko) 메모리 셀에서의 금속 절연 테스팅
CN101226934A (zh) 制备dram结构中的测试键结构的方法及相应结构
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN104201171A (zh) 一种检测缺陷残留的测试结构
CN104218027B (zh) 半导体测试结构及其测试方法
ITTO20120294A1 (it) Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione
CN103887283B (zh) 多晶硅残留监测结构
US7550990B2 (en) Method and apparatus for testing integrated circuits for susceptibility to latch-up
CN105118794A (zh) 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN105810665A (zh) Mos电容器泄漏检测测试结构以及mos电容器泄漏检测方法
KR101426486B1 (ko) 테스트 장치 및 반도체 집적 회로 장치
CN101752345B (zh) 半导体器件p2id和sm的测试结构
CN105336636B (zh) 测试结构及测试方法
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
US8674352B2 (en) Overvoltage testing apparatus
US10283425B2 (en) Test key and method for monitoring semiconductor wafer
CN218498072U (zh) 集成电路
US10622348B2 (en) Protection device and method for fabricating the protection device
US20230255012A1 (en) Metal isolation testing in the context of memory cells
Brozek et al. Contact chains for FinFET technology characterization
CN104916562A (zh) 闪存单元耦合比监测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant