CN105679755A - 保护环结构及其形成方法 - Google Patents

保护环结构及其形成方法 Download PDF

Info

Publication number
CN105679755A
CN105679755A CN201410655989.XA CN201410655989A CN105679755A CN 105679755 A CN105679755 A CN 105679755A CN 201410655989 A CN201410655989 A CN 201410655989A CN 105679755 A CN105679755 A CN 105679755A
Authority
CN
China
Prior art keywords
protection ring
group
fin structure
certain embodiments
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410655989.XA
Other languages
English (en)
Other versions
CN105679755B (zh
Inventor
林宛彦
林文杰
苏郁迪
陈柏廷
曾仁洲
陈国基
张胜杰
梁铭彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105679755A publication Critical patent/CN105679755A/zh
Application granted granted Critical
Publication of CN105679755B publication Critical patent/CN105679755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了电路器件。电路器件包括核心电路。该电路器件还包括具有第一掺杂剂类型的第一组保护环，第一组保护环围绕在核心电路的外围，第一组保护环包括第一保护环和第二保护环。该电路器件还包括具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围，并且第二组保护环包括第三保护环和第四保护环。

Description

保护环结构及其形成方法
技术领域
本发明涉及集成电路器件，更具体地，涉及保护环结构及其形成方法。
背景技术
保护环用作集成电路内的器件之间的隔离区。保护环围绕电路器件的周边以减小邻近的器件之间的干扰。在一些方法中，与鳍式场效应晶体管(FinFET)电路器件相关的保护环也包括鳍结构。
保护环也有助于在静电放电(ESD)事件期间使电路器件中的能量耗散。当较大电流从一个元件传输至另一元件时发生ESD事件。保护环用于帮助引导该较大电流以降低损坏电路器件的风险。保护环影响电路器件内的保持电压。保持电压与保护环在ESD事件期间使能量耗散的能力相关。在一些方法中，增大邻近的保护环之间的间隔以增大电路器件的保持电压。
发明内容
为了现有技术中存在的问题，本发明提供了一种电路器件，包括：核心电路；第一组保护环，具有第一掺杂剂类型，所述第一组保护环围绕在所述核心电路的外围，所述第一组保护环包括第一保护环和第二保护环；以及第二组保护环，具有第二掺杂剂类型，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第二组保护环的至少一个保护环围绕在所述第一组保护环的至少一个保护环的外围，并且所述第二组保护环包括第三保护环和第四保护环。
在上述电路器件中，其中，所述第三保护环位于所述第一保护环和所述第二保护环之间。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的邻近的鳍结构在第一方向上彼此间隔第一距离。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的邻近的鳍结构在第一方向上彼此间隔第一距离；其中，所述第一保护环中的邻近的鳍结构在第二方向上彼此间隔第二距离，所述第二距离小于所述第一距离，其中，所述第二方向垂直于所述第一方向。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的邻近的鳍结构在第一方向上彼此间隔第一距离；其中，所述第一保护环中的邻近的鳍结构在第二方向上彼此接触，其中，所述第二方向垂直于所述第一方向。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的邻近的鳍结构通过连接线彼此连接。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的邻近的鳍结构通过连接线彼此连接；其中，所述连接线连接至基准电压。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的鳍结构相对于所述第二保护环中的鳍结构偏移。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的鳍结构相对于所述第二保护环中的鳍结构偏移；其中，所述第一保护环中的鳍结构的部分在垂直于所述第一保护环中的邻近的鳍结构之间的间距的方向上与所述第二保护环中的鳍结构的部分重叠。
在上述电路器件中，其中，所述电路器件还包括位于所述第一保护环和所述第二保护环中的鳍结构；其中，所述第一保护环中的鳍结构相对于所述第二保护环中的鳍结构偏移；其中，所述第一保护环中的鳍结构的部分在垂直于所述第一保护环中的邻近的鳍结构之间的间距的方向上与所述第二保护环中的鳍结构的部分重叠；其中，与所述第二保护环中的鳍结构与所述第一保护环中的鳍结构的重叠部分在从30％至70％的范围内。
根据本发明的另一方面，提供了一种保护环结构，包括：第一保护环，具有第一掺杂剂类型；第二保护环，具有所述第一掺杂剂类型，所述第二保护环围绕在所述第一保护环的外围并且与所述第一保护环接触；第三保护环，具有第二掺杂剂类型，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第三保护环围绕在所述第二保护环的外围并且与所述第二保护环接触；以及第四保护环，具有所述第二掺杂剂类型，所述第四保护环围绕在所述第三保护环的外围并且与所述第三保护环接触。
在上述保护环结构中，其中，所述保护环结构还包括所述第二保护环中的鳍结构和所述第三保护环中的鳍结构。
在上述保护环结构中，其中，所述保护环结构还包括所述第二保护环中的鳍结构和所述第三保护环中的鳍结构；其中，所述第二保护环中的第一鳍结构在第一方向上与所述第三保护环中的第一鳍结构对准。
在上述保护环结构中，其中，所述保护环结构还包括所述第二保护环中的鳍结构和所述第三保护环中的鳍结构；其中，所述第二保护环中的第一鳍结构在第一方向上与所述第三保护环中的第一鳍结构对准；其中，所述第二保护环中的第二鳍结构在第二方向上相对于所述第三保护环中的第二鳍结构偏移，其中，所述第二方向垂直于所述第一方向。
在上述保护环结构中，其中，所述保护环结构还包括所述第二保护环中的鳍结构和所述第三保护环中的鳍结构；其中，所述第二保护环中的第一鳍结构在第一方向上与所述第三保护环中的第一鳍结构对准；其中，所述第二保护环中的邻近的鳍结构在所述第一方向上彼此接触。
在上述保护环结构中，其中，所述保护环结构还包括所述第二保护环中的鳍结构和所述第三保护环中的鳍结构；其中，所述第二保护环中的邻近的鳍结构在第一方向上彼此间隔第一距离，并且所述第三保护环中的邻近的鳍结构在所述第一方向上彼此间隔第二距离，所述第二距离不同于所述第一距离。
根据本发明的又一方面，提供了一种制造电路器件的方法，所述方法包括：形成核心电路；围绕所述核心电路的外围形成第一组保护环，其中，所述第一组保护环具有第一掺杂剂类型；以及形成具有第二掺杂剂类型的第二组保护环，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第二组保护环的至少一个保护环围绕在所述第一组保护环的至少一个保护环的外围。
在上述方法中，其中，所述方法还包括在所述第一组保护环或所述第二组保护环中形成鳍结构。
在上述方法中，其中，所述方法还包括将所述第一组保护环或所述第二组保护环连接至基准电压。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的包括保护环的电路器件的顶视图。
图2A是根据一些实施例的在第一方向上的保护环的一部分的顶视图。
图2B是根据一些实施例的在第二方向上的保护环的一部分的顶视图。
图3A至图3F是根据一些实施例的各种保护环布局的顶视图。
图4是根据一些实施例的制造保护环的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位之外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
图1是根据一些实施例的包括保护环的电路器件100的顶视图。电路器件100包括核心电路110。电路器件100还包括封闭核心电路110的周边的第一组保护环120。电路器件100还包括封闭第一组保护环120的周边的第二组保护环130。第一组保护环120具有与第二组保护环130相反的掺杂剂类型。第一组保护环120的外表面与第二组保护环130的内表面接触。
核心电路110包括用于执行期望的功能或任务的有源器件。在一些实施例中，核心电路110中的有源器件具有比电路的输入/输出(I/O)部分中的有源器件更小的栅极长度。在一些实施例中，核心电路110中的有源器件具有比电路的I/O部分中的有源器件更低的工作电压。在一些实施例中，该有源器件包括场效应晶体管(FET)、鳍式FET(FinFET)、双极晶体管(BJT)或其他类型的有源器件。在一些实施例中，核心电路110还包括无源器件，诸如电阻器、电容器或其他类型的无源器件。在一些实施例中，核心电路110包括衬底中的多个掺杂区，例如，源极区和漏极区。
第一组保护环120包括围绕在核心电路110的外围的第一保护环122。第一组保护环120的每个保护环均包括衬底内的掺杂区，衬底包括核心电路110。在一些实施例中，第一组保护环120的至少一个保护环包括诸如鳍结构的接触部件以提供能量耗散路径。在一些实施例中，第一保护环122与最接近的核心电路110的掺杂区直接接触。在一些实施例中，第一保护环122的掺杂类型与最接近的核心电路110的掺杂区的掺杂类型相反。在一些实施例中，第一保护环122与最接近的核心电路110的掺杂区分隔开。
第一组保护环120还包括第二保护环124。第二保护环124具有与第一保护环122相同的掺杂剂类型。第二保护环124与第一保护环122直接接触。在一些实施例中，第二保护环124的形状匹配第一保护环122的形状。在一些实施例中，第二保护环124的掺杂剂浓度等于第一保护环122的掺杂剂浓度。在一些实施例中，第二保护环124的掺杂剂浓度不同于第一保护环122的掺杂剂浓度。在一些实施例中，第二保护环124的宽度等于第一保护环122的宽度。在一些实施例中，第二保护环124的宽度不同于第一保护环122的宽度。
图1包括第一组保护环120中的两个保护环，即，第一保护环122和第二保护环124。在一些实施例中，第一组保护环120中包括两个以上的保护环。在一些实施例中，至少一个额外的保护环具有与第一保护环122或第二保护环124的至少一个相同的宽度。在一些实施例中，至少一个额外的保护环具有与第一保护环122或第二保护环124的至少一个不同的宽度。在一些实施例中，至少一个额外的保护环具有与第一保护环122或第二保护环124的至少一个不同的掺杂剂浓度。在一些实施例中，至少一个额外的保护环具有与第一保护环122或第二保护环124的至少一个相同的掺杂剂浓度。
第二组保护环130包括邻近第一组保护环120的第三保护环132。第三保护环132与最接近的第一组保护环120的保护环直接接触。第二组保护环130具有与第一组保护环120相反的掺杂剂类型。
第二组保护环130还包括第四保护环134。第四保护环134具有与第三保护环132相同的掺杂剂类型。第四保护环134与第三保护环132直接接触。在一些实施例中，第四保护环134的形状匹配第三保护环132的形状。在一些实施例中，第四保护环134的掺杂剂浓度等于第三保护环132的掺杂剂浓度。在一些实施例中，第四保护环134的掺杂剂浓度不同于第三保护环132的掺杂剂浓度。在一些实施例中，第四保护环134的宽度等于第三保护环132的宽度。在一些实施例中，第四保护环134的宽度不同于第三保护环132的宽度。
图1包括第二组保护环130中的两个保护环，即，第三保护环132和第四保护环134。在一些实施例中，第二组保护环130中保护两个以上的保护环。在一些实施例中，至少一个额外的保护环具有与第三保护环132或第四保护环134的至少一个相同的宽度。在一些实施例中，至少一个额外的保护环具有与第三保护环132或第四保护环134的至少一个不同的宽度。在一些实施例中，至少一个额外的保护环具有与第三保护环132或第四保护环134的至少一个不同的掺杂剂浓度。在一些实施例中，至少一个额外的保护环具有与第三保护环132或第四保护环134的至少一个相同的掺杂剂浓度。
图1包括围绕在第一组保护环120的外围的第二组保护环130。在一些实施例中，第一组保护环120和第二组保护环130以交互的方式布置。例如，第一保护环122最接近核心电路110；第三保护环132围绕在第一保护环的外围；第二保护环124围绕在第三保护环的外围；而第四保护环134围绕第二保护环的外围。
在一些实施例中，第一组保护环120包括p型掺杂剂，而第二组保护环130包括n型掺杂剂。在一些实施例中，第一组保护环120包括n型掺杂剂，而第二组保护环130包括p型掺杂剂。在一些实施例中，p型掺杂剂选自硼、BF2或其他合适的p型掺杂剂。在一些实施例中，n型掺杂剂选自磷、砷或其他合适的n型掺杂剂。
在一些实施例中，核心电路110包括FinFET有源器件。在一些实施例中，第一组保护环120或第二组保护环130的至少一个包括鳍结构。
与包括邻近的保护环之间的间隔的其他方法相比，由于第一组保护环120与第二组保护环130接触，电路器件100帮助减小芯片的面积。第一组保护环120与第二组保护环130的相反的掺杂剂类型也有助于增大电路器件100的保持电压，这帮助降低在静电放电(ESD)事件期间损坏电路器件的风险。相反的掺杂剂类型也有助于提供邻近的电路器件(例如，电路器件100)之间的增大的隔离，以帮助减小相邻的电路器件之间的干扰。
图2A是根据一些实施例的在第一方向上的保护环的部分的顶视图。第一组保护环220类似于第一组保护环120(图1)。第二组保护环230类似于第二组保护环130。第一组保护环220包括类似于第一保护环122的第一保护环222。第一组保护环220也包括类似于第二保护环124的第二保护环224。第一组保护环220也包括位于第一保护环222和第二保护环224中的多个鳍结构250。第二组保护环230包括类似于第三保护环132的第三保护环232。第二组保护环230还包括类似于第四保护环134的第四保护环234。第二组保护环230也包括位于第三保护环232和第四保护环234中的多个鳍结构260。
第一保护环222内的鳍结构250在平行于电路器件(例如，电路器件100)(图1)的衬底的顶面的方向上彼此间隔开距离S。基于用于形成第一保护环222的处理规则确定邻近的鳍结构250之间的距离S。处理规则包括在生产工艺期间使用的设计规则以提供足够的元件尺寸和间距，从而帮助确保电路器件的正常运行。在一些实施例中，每个鳍结构250均包括至少一个接触件。在一些实施例中，来自第一保护环222中的每个鳍结构250的接触件通过连接线连接在一起。在一些实施例中，连接线连接至基准电压，例如，接地电压。在一些实施例中，来自第一保护环222中的鳍结构250的至少一个接触件与第一保护环中的另一鳍结构250的接触件分隔开。
第二保护环224内的鳍结构250类似于第一保护环222中的鳍结构250。第二保护环224中的鳍结构250相对于第一保护环222中的鳍结构250偏移。偏移布置是指第二保护环224中的鳍结构250的一部分在垂直于第一保护环中的邻近的鳍结构之间的间距的方向上与第一保护环222中的鳍结构250重叠。在一些实施例中，与第一保护环222中的鳍结构重叠的第二保护环224中的鳍结构250的部分在从约30％至约70％的范围内。在一些实施例中，与第一保护环222中的鳍结构重叠的第二保护环224中的鳍结构250的部分在从约45％至约55％的范围内。如果重叠部分太小，则在邻近的各保护环中形成鳍结构250变得困难。如果重叠部分太大，则由于第一组保护环中的接触件的较低密度而降低了第一组保护环220在静电放电(ESD)事件期间耗散能量的能力。
在一些实施例中，第二保护环224中的至少一个鳍结构250的接触件电连接至第一保护环222中的至少一个鳍结构的接触件。在一些实施例中，第二保护环224中的所有鳍结构250的接触件与第一保护环222中的所有鳍结构的接触件分隔开。
第三保护环232内的鳍结构260在平行于电路器件(例如，电路器件100)(图1)的衬底的顶面的方向上彼此间隔开。基于用于形成第三保护环232的处理规则确定邻近的鳍结构260之间的间距。在一些实施例中，邻近的鳍结构260之间的间距等于邻近的鳍结构250之间的间距。在一些实施例中，邻近的鳍结构260之间的间距不同于邻近的鳍结构250之间的间距。每个鳍结构260均包括至少一个接触件。在一些实施例中，来自第三保护环232中的每个鳍结构260的接触件通过连接线连接在一起。在一些实施例中，连接线连接至基准电压，例如，接地电压。在一些实施例中，来自第三保护环232中的鳍结构260的至少一个接触件与第三保护环中的另一鳍结构260的接触件分隔开。
第四保护环234内的鳍结构260类似于第三保护环232中的鳍结构260。第四保护环234中的鳍结构260相对于第三保护环232中的鳍结构260偏移。在一些实施例中，与第三保护环232中的鳍结构重叠的第四保护环234中的鳍结构260的部分在从约30％至约70％的范围内。在一些实施例中，与第三保护环232中的鳍结构重叠的第四保护环234中的鳍结构260的部分为约50％。在一些实施例中，与第三保护环232中的鳍结构重叠的第四保护环234中的鳍结构260的部分等于与第一保护环222中的鳍结构重叠的第二保护环224中的鳍结构250的部分。在一些实施例中，与第三保护环232中的鳍结构重叠的第四保护环234中的鳍结构260的部分不同于与第一保护环222中的鳍结构重叠的第二保护环224中的鳍结构250的部分。如果重叠部分太小，则在邻近的保护环中形成鳍结构260变得困难。如果重叠部分太大，则由于第二组保护环中的接触件的较低密度而降低了第二组保护环230在ESD事件期间耗散能量的能力。
在一些实施例中，第三保护环232中的至少一个鳍结构260与第二保护环224中的至少一个鳍结构250对准。对准是指垂直于至少一个鳍结构260的方向的第一表面与至少一个鳍结构250的第一表面在一条线上，并且与第一表面相对的至少一个鳍结构260的第二表面和与第一表面相对的至少一个鳍结构250的第二表面在一条线上。在一些实施例中，第三保护环232中的所有鳍结构260相对于第二保护环224中的所有鳍结构250偏移。
在一些实施例中，第四保护环234中的至少一个鳍结构260的接触件电连接至第三保护环232中的至少一个鳍结构的接触件。在一些实施例中，第四保护环234中的所有鳍结构260的接触件与第三保护环232中的所有鳍结构的接触件分隔开。
图2B是根据一些实施例的在第二方向上的保护环的部分的顶视图。图2B包括与图2A类似的元件，并且类似的元件具有相同的参考标号。图2B的第二方向垂直于图2A中的第一方向。与第一方向上的鳍结构250(图2A)相比，第一组保护环220的邻近的鳍结构250之间的距离在第二方向上(图2B)更小。在一些实施例中，第一组保护环220中的邻近的鳍结构250在第二方向上接触。类似地，与第一方向上的鳍结构260相比，第二方向上的鳍结构260具有更小的分隔距离。在一些实施例中，第二方向上的邻近的鳍结构260彼此接触。
由于与第一方向相比的第二方向上的减小的处理变化，邻近的鳍结构250和邻近的鳍结构260能够更紧凑地形成在一起。在一些实施例中，在第二方向上延伸的第一保护环222中的至少一个鳍结构250与在第二方向上延伸的第二保护环224中的至少一个鳍结构250对准。在一些实施例中，在第二方向上延伸的第一保护环222中的所有鳍结构250与在第二方向上延伸的第二保护环224中的所有鳍结构250偏移。在一些实施例中，在第二方向上延伸的第三保护环232中的至少一个鳍结构260与在第二方向上延伸的第四保护环234中的至少一个鳍结构260对准。在一些实施例中，在第二方向上延伸的第三保护环232中的所有鳍结构260与在第二方向上延伸的第四保护环234中的所有鳍结构260偏移。在一些实施例中，在第二方向上延伸的第三保护环232中的至少一个鳍结构260与在第二方向上延伸的第二保护环224中的至少一个鳍结构250对准。在一些实施例中，在第二方向上延伸的第三保护环232中的所有鳍结构260与在第二方向上延伸的第二保护环224中的所有鳍结构250偏移。
在一些实施例中，图2A中的鳍结构250和鳍结构260的布置与图2B中的鳍结构250和鳍结构260的布置结合以形成保护环，该保护环封闭核心电路(例如，核心电路110)(图1)的整个周边。例如，在一些实施例中，第一方向是图1的垂直方向，而第二方向是图1的水平方向。
图3A至图3F是根据一些实施例的各种保护环布局的顶视图。图3A至图3F包括用于保护环的不同组件的形状和方位的各种不同布局选择。图3A至图3F包括与电路器件100(图1)类似的元件，并且类似的元件具有与图1相同的参考标号加上200后的参考标号。与图1至图2B中的矩形掺杂区相反，图3A至图3F中的保护环的形状和方位是用于掺杂区的可选几何尺寸的实例。图3A至图3F仅是实例，而不旨在限制当前描述的不同变化。
图3A包括布置为方格图案的保护环322至334的组件部分的一系列方形区域。图3A包括位于第一保护环322和第三保护环332之间的第二保护环324。在一些实施例中，核心电路(例如，核心电路110)(图1)最接近第一保护环322。在一些实施例中，核心电路最接近第四保护环334。
图3B包括保护环322至334的组件部分的圆形布置。图3B包括邻近核心电路(未示出)的第一部分的第一保护环322和邻近核心电路的第二部分的第三保护环332。第二保护环324围绕在第三保护环332的外围，第三保护环332围绕核心电路的第二部分。第四保护环334围绕第一保护环322的外围，第一保护环322围绕核心电路的第一部分。
图3C是保护环322至334的组件部分的梯形布置。图3C包括交互的第一保护环322和第二保护环324，其中，第一保护环的尺寸大于第二保护环的尺寸。类似地，第三保护环332和第四保护环334以交互的方式布置，第四保护环具有大于第三保护环的尺寸。第三保护环332与第一保护环322匹配，并且第四保护环334与第二保护环324匹配以维持保护环322至334的组合的一致厚度。在一些实施例中，核心电路(例如，核心电路110)(图1)最接近第一保护环322和第二保护环324。在一些实施例中，核心电路最接近第三保护环332和第四保护环334。
图3D是保护环322至334的组件部分的自由形式的多边形布置。图3D中的自由形式的多边形形状包括延伸到掺杂剂类型类似的邻近的保护环内的一个保护环的突出物。例如，第一保护环322的突出物延伸在第二保护环324的部件之间。然而，自由形式的多边形形状不限于这种布置。在一些实施例中，核心电路(例如，核心电路110)(图1)最接近第一保护环322和第二保护环324。在一些实施例中，核心电路最接近第三保护环332和第四保护环334。
图3E是保护环322至334的组件部分的六边形布置。六边形布置包括位于第一保护环322和第二保护环324之间的第三保护环332。六边形布置也包括位于第三保护环332和第四保护环334之间的第二保护环324。在一些实施例中，具有相同掺杂剂类型的保护环设置为彼此邻近。在一些实施例中，核心电路(例如，核心电路110)(图1)最接近第一保护环322。在一些实施例中，核心电路最接近第四保护环334。
图3F是保护环322至334的三角形布置。三角形布置包括与部分第三保护环332交互的第一保护环322的部分以及与第四保护环334的部分交互的第二保护环324的部分。第三保护环332邻近第四保护环334。在一些实施例中，第一保护环322邻近第二保护环324。在一些实施例中，核心电路(例如，核心电路110)(图1)最接近第三保护环332。在一些实施例中，核心电路最接近第四保护环334。
保护环322至334的不同布置被提供作为当前描述如何能够应用于各种布置的实例，并不旨在将该描述仅限制于明确包括的布置。
图4是根据一些实施例制造保护环的方法400的流程图。方法400开始于操作402，其中，形成核心电路(例如，核心电路110)(图1)。在一些实施例中，使用CMOS工艺形成核心电路。在一些实施例中，核心电路包括FinFET有源元件。在一些实施例中，核心电路包括存储元件、处理元件、寄存器或其他合适的电路。
在操作404中，围绕核心电路的外围形成第一组保护环。第一组保护环的每个保护环均包括相同的掺杂剂类型。在一些实施例中，通过注入工艺形成第一组保护环。在一些实施例中，第一组保护环包括两个保护环，例如，第一保护环122和第二保护环124(图1)。在一些实施例中，第一组保护环包括两个以上的保护环。在一些实施例中，同时形成第一组保护环的所有保护环。在一些实施例中，第一组保护环的至少一个保护环与第一组保护环的至少另一保护环循序地形成。在一些实施例中，第一组保护环的所有保护环形成为具有相同的掺杂剂浓度。在一些实施例中，第一组保护环的至少一个保护环具有与第一组保护环的至少另一保护环不同的掺杂剂浓度。在一些实施例中，第一组保护环的所有保护环均具有相同的掺杂剂种类。在一些实施例中，第一组保护环的至少一个保护环的掺杂剂种类与第一组保护环的至少另一保护环的掺杂剂种类不同。
在操作406中，形成第二组保护环。第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围。第二组保护环的每个保护环均包括相同的掺杂剂类型，该掺杂剂类型与第一组保护环的掺杂剂类型相反。在一些实施例中，通过注入工艺形成第二组保护环。在一些实施例中，第二组保护环包括两个保护环，例如，第三保护环132和第四保护环134(图1)。在一些实施例中，第二组保护环包括两个以上的保护环。在一些实施例中，同时形成第二组保护环的所有保护环。在一些实施例中，第二组保护环的至少一个保护环与第二组保护环的至少另一保护环循序地形成。在一些实施例中，第二组保护环的所有保护环形成为具有相同的掺杂剂浓度。在一些实施例中，第二组保护环的至少一个保护环具有与第二组保护环的至少另一保护环不同的掺杂剂浓度。在一些实施例中，第二组保护环的所有保护环均具有相同的掺杂剂种类。在一些实施例中，第二组保护环的至少一个保护环的掺杂剂种类与第二组保护环的至少另一保护环的掺杂剂种类不同。
在可选择操作408中，在第一组保护环或第二组保护环中形成鳍结构。在一些实施例中，通过蚀刻衬底的表面形成鳍结构。在一些实施例中，通过在衬底的顶面上方外延生长材料来形成鳍结构。在一些实施例中，鳍结构沿着平行于衬底的顶面的第一方向彼此间隔开。在一些实施例中，位于邻近的保护环中的鳍结构相对于彼此偏移。在一些实施例中，垂直于第一方向的第二方向上的邻近的鳍结构之间的间隔小于第一方向上的邻近的鳍结构之间的间隔。在一些实施例中，省略操作408，并且在第一组保护环或第二组保护环中不形成鳍结构。在一些实施例中，当第一组保护环的掺杂部分或第二组保护环的掺杂部分直接连接至基准电压时，省略操作408。
在可选择操作410中，第一组保护环或第二组保护环连接至基准电压。在一些实施例中，基准电压是接地电压。在包括鳍结构的一些实施例中，多个鳍结构一起连接至基准电压。在一些实施例中，第一组保护环或第二组保护环使用至少一条连接线连接至基准电压。在一些实施例中，当保护环配置为通过衬底耗散能量时，省略操作410。
方法400的操作顺序是可改变的。例如，在一些实施例中，在第一组保护环之前形成第二组保护环。在一些实施例中，核心电路与第一组保护环或第二组保护环中的至少一个同时形成或在其后形成。在一些实施例中，也可以将额外的操作添加到方法400。
本发明的一个方面涉及一种电路器件。该电路器件包括核心电路。该电路器件还包括具有第一掺杂剂类型的第一组保护环，第一组保护环围绕在核心电路的外围，第一组保护环包括第一保护环和第二保护环。该电路器件还包括具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围，并且第二组保护环包括第三保护环和第四保护环。
本发明的另一方面涉及一种保护环结构。该保护环结构包括具有第一掺杂剂类型的第一保护环。该保护环结构还包括具有第一掺杂剂类型的第二保护环，第二保护环围绕在第一保护环的外围并且与第一保护环接触。该保护环结构还包括具有第二掺杂剂类型的第三保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第三保护环围绕在第二保护环的外围并且与第二保护环接触。该保护环结构还包括具有第二掺杂剂类型的第四保护环，第四保护环围绕在第三保护环的外围并且与第三保护环接触。
本发明的又一方面涉及制造电路器件的方法。该方法包括形成核心电路。该方法还包括围绕核心电路的外围形成第一组保护环，其中，第一组保护环具有第一掺杂剂类型。该方法还包括形成具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围。
上面概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的方面。本领域普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以对本发明做出多种变化、替换以及改变。

Claims (10)

1.一种电路器件，包括：
核心电路；
第一组保护环，具有第一掺杂剂类型，所述第一组保护环围绕在所述核心电路的外围，所述第一组保护环包括第一保护环和第二保护环；以及
第二组保护环，具有第二掺杂剂类型，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第二组保护环的至少一个保护环围绕在所述第一组保护环的至少一个保护环的外围，并且所述第二组保护环包括第三保护环和第四保护环。
2.根据权利要求1所述的电路器件，其中，所述第三保护环位于所述第一保护环和所述第二保护环之间。
3.根据权利要求1所述的电路器件，还包括位于所述第一保护环和所述第二保护环中的鳍结构。
4.根据权利要求3所述的电路器件，其中，所述第一保护环中的邻近的鳍结构在第一方向上彼此间隔第一距离。
5.根据权利要求4所述的电路器件，其中，所述第一保护环中的邻近的鳍结构在第二方向上彼此间隔第二距离，所述第二距离小于所述第一距离，其中，所述第二方向垂直于所述第一方向。
6.根据权利要求4所述的电路器件，其中，所述第一保护环中的邻近的鳍结构在第二方向上彼此接触，其中，所述第二方向垂直于所述第一方向。
7.根据权利要求3所述的电路器件，其中，所述第一保护环中的邻近的鳍结构通过连接线彼此连接。
8.根据权利要求7所述的电路器件，其中，所述连接线连接至基准电压。
9.一种保护环结构，包括：
第一保护环，具有第一掺杂剂类型；
第二保护环，具有所述第一掺杂剂类型，所述第二保护环围绕在所述第一保护环的外围并且与所述第一保护环接触；
第三保护环，具有第二掺杂剂类型，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第三保护环围绕在所述第二保护环的外围并且与所述第二保护环接触；以及
第四保护环，具有所述第二掺杂剂类型，所述第四保护环围绕在所述第三保护环的外围并且与所述第三保护环接触。
10.一种制造电路器件的方法，所述方法包括：
形成核心电路；
围绕所述核心电路的外围形成第一组保护环，其中，所述第一组保护环具有第一掺杂剂类型；以及
形成具有第二掺杂剂类型的第二组保护环，所述第二掺杂剂类型与所述第一掺杂剂类型相反，其中，所述第二组保护环的至少一个保护环围绕在所述第一组保护环的至少一个保护环的外围。
CN201410655989.XA 2014-08-20 2014-11-17 保护环结构及其形成方法 Active CN105679755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/464,298 2014-08-20
US14/464,298 US9450044B2 (en) 2014-08-20 2014-08-20 Guard ring structure and method of forming the same

Publications (2)

Publication Number Publication Date
CN105679755A true CN105679755A (zh) 2016-06-15
CN105679755B CN105679755B (zh) 2019-07-19

Family

ID=55273996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410655989.XA Active CN105679755B (zh) 2014-08-20 2014-11-17 保护环结构及其形成方法

Country Status (5)

Country Link
US (5) US9450044B2 (zh)
KR (1) KR101751577B1 (zh)
CN (1) CN105679755B (zh)
DE (1) DE102015105951B4 (zh)
TW (1) TWI572002B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123640A (zh) * 2017-03-31 2017-09-01 深圳市环宇鼎鑫科技有限公司 半导体器件、电路组件及集成电路
CN111009523A (zh) * 2019-10-08 2020-04-14 芯创智（北京）微电子有限公司 一种衬底隔离环的版图结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US9530835B1 (en) * 2015-08-27 2016-12-27 Altera Corporation Integrated circuits with guard ring structures for nonplanar transistor devices
US9673214B2 (en) * 2015-10-07 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device
US20200194421A1 (en) * 2018-12-17 2020-06-18 Nathan Jack Latchup guard ring grid

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024792A (zh) * 2009-09-17 2011-04-20 精工电子有限公司 静电保护用半导体装置
US20110260254A1 (en) * 2010-04-27 2011-10-27 Samsung Electronics Co., Ltd. Semiconductor devices having slit well tub
CN102779812A (zh) * 2011-05-10 2012-11-14 重庆万道光电科技有限公司 一种高压及功率器件场限环的新型保护环
US20130277745A1 (en) * 2012-04-23 2013-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (esd) guard ring protective structure
CN103715236A (zh) * 2012-10-04 2014-04-09 台湾积体电路制造股份有限公司 鳍结构上的保护环

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479869B1 (en) * 1999-10-01 2002-11-12 Rohm Co., Ltd. Semiconductor device with enhanced protection from electrostatic breakdown
US6927345B2 (en) * 2002-05-16 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd Guard ring having electrically isolated lightening bars
JP4242353B2 (ja) * 2004-02-04 2009-03-25 パナソニック株式会社 半導体装置
JP5147234B2 (ja) * 2006-12-28 2013-02-20 パナソニック株式会社 半導体集積回路装置
KR101084110B1 (ko) 2009-11-27 2011-11-16 한국전기연구원 저항성을 갖는 다결정실리콘층을 사용한 종단 기술에 기반한 광 검출용 반도체 센서 구조
US8627253B2 (en) * 2010-04-23 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for substrate noise analysis
JP6022804B2 (ja) * 2011-07-25 2016-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US8680620B2 (en) * 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
KR101452084B1 (ko) 2013-01-22 2014-10-16 삼성전기주식회사 초소형 광학계 및 이를 구비하는 휴대용 기기
US9123810B2 (en) * 2013-06-18 2015-09-01 United Microelectronics Corp. Semiconductor integrated device including FinFET device and protecting structure
US9601625B2 (en) * 2013-07-15 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Guard ring structure of semiconductor arrangement
US9236374B2 (en) * 2014-01-02 2016-01-12 Globalfoundries Inc. Fin contacted electrostatic discharge (ESD) devices with improved heat distribution
US9530835B1 (en) * 2015-08-27 2016-12-27 Altera Corporation Integrated circuits with guard ring structures for nonplanar transistor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024792A (zh) * 2009-09-17 2011-04-20 精工电子有限公司 静电保护用半导体装置
US20110260254A1 (en) * 2010-04-27 2011-10-27 Samsung Electronics Co., Ltd. Semiconductor devices having slit well tub
CN102779812A (zh) * 2011-05-10 2012-11-14 重庆万道光电科技有限公司 一种高压及功率器件场限环的新型保护环
US20130277745A1 (en) * 2012-04-23 2013-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (esd) guard ring protective structure
CN103715236A (zh) * 2012-10-04 2014-04-09 台湾积体电路制造股份有限公司 鳍结构上的保护环

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123640A (zh) * 2017-03-31 2017-09-01 深圳市环宇鼎鑫科技有限公司 半导体器件、电路组件及集成电路
CN107123640B (zh) * 2017-03-31 2019-07-09 深圳市环宇鼎鑫科技有限公司 半导体器件、电路组件及集成电路
CN111009523A (zh) * 2019-10-08 2020-04-14 芯创智（北京）微电子有限公司 一种衬底隔离环的版图结构

Also Published As

Publication number Publication date
US10868112B2 (en) 2020-12-15
CN105679755B (zh) 2019-07-19
US20160359000A1 (en) 2016-12-08
TW201608693A (zh) 2016-03-01
DE102015105951B4 (de) 2021-01-28
US10128329B2 (en) 2018-11-13
DE102015105951A1 (de) 2016-02-25
US9450044B2 (en) 2016-09-20
US20160056230A1 (en) 2016-02-25
US20220359648A1 (en) 2022-11-10
US20210091176A1 (en) 2021-03-25
US11450735B2 (en) 2022-09-20
TWI572002B (zh) 2017-02-21
KR20160022744A (ko) 2016-03-02
KR101751577B1 (ko) 2017-07-11
US20190096990A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
CN105679755A (zh) 保护环结构及其形成方法
US9368500B2 (en) Complementary metal-oxide-semiconductor device
TWI575699B (zh) 半導體裝置
US9263432B2 (en) High voltage semiconductor device and method for manufacturing the same
US9601627B2 (en) Diode structure compatible with FinFET process
CN106030808A (zh) 分段式npn垂直双极晶体管
US8482102B2 (en) Semiconductor device
US20190035777A1 (en) Electrostatic protection element
KR20150028723A (ko) 정전기 방전 보호 개선 장치
TW201539745A (zh) 高壓半導體元件及其製造方法
CN104681542A (zh) 半导体静电放电保护装置
US8536679B2 (en) High holding voltage BJT clamp with embedded reverse path protection in BCD process
US8592905B2 (en) High-voltage semiconductor device
US9324845B2 (en) ESD protection structure, integrated circuit and semiconductor device
US9691754B2 (en) Semiconductor structure
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method
TWI462268B (zh) 高壓半導體結構及其操作方法
CN106206564B (zh) 硅控整流器
KR101300214B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
KR100861295B1 (ko) 반도체 장치용 정전기 방전 보호 장치 및 그의 레이아웃방법
TWI469317B (zh) 半導體元件、其製造方法及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant