CN105590926A - 电子组件、电子模块、其制造方法以及电子装置 - Google Patents

电子组件、电子模块、其制造方法以及电子装置 Download PDF

Info

Publication number
CN105590926A
CN105590926A CN201510746623.8A CN201510746623A CN105590926A CN 105590926 A CN105590926 A CN 105590926A CN 201510746623 A CN201510746623 A CN 201510746623A CN 105590926 A CN105590926 A CN 105590926A
Authority
CN
China
Prior art keywords
conductive pattern
conductive
electronic
electronic device
seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510746623.8A
Other languages
English (en)
Other versions
CN105590926B (zh
Inventor
三宅高史
增田正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN105590926A publication Critical patent/CN105590926A/zh
Application granted granted Critical
Publication of CN105590926B publication Critical patent/CN105590926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

本发明提供了电子组件、电子模块、其制造方法以及电子装置。所述电子组件包括电子器件、用于安装所述电子器件并具有电耦合到所述电子器件的第一连接部和第二连接部的安装件、覆盖所述电子器件和所述第一连接部的密封件。所述安装件包括具有安装所述电子器件的安装面的基板、配置在所述安装面上的第一导电层、以及第二导电层。所述第一导电层包括：具有所述第一连接部的第一导电图案，以及具有所述第二连接部并在沿所述安装面的第二方向上与所述第一导电图案分离的第二导电图案。所述第二导电图案通过所述第二导电层中包括的第三导电图案连接到所述第一导电图案。所述密封件不覆盖所述第二导电图案。

Description

电子组件、电子模块、其制造方法以及电子装置
技术领域
本发明涉及电子组件中的安装件的结构。
背景技术
电子装置中的电子组件是诸如初级安装在安装件上的半导体芯片等的电子器件，并且将电子组件次级安装在诸如印刷线路板等的布线元件上。
这种安装件包括要与电子器件连接的连接部(内部连接部)和要与布线构件连接的连接部(外部连接部)。在电子组件中，将电子器件和内部连接部密封，以使得可以露出外部连接部的方式，利用诸如树脂等的密封件进行封装。
日本特开第2005-294343号公报公开了一种光接收集成电路装置，其中，将光接收集成电路和芯片电容器安装在电路基板上，并且利用透明树脂进行密封。
通过减小内部连接部与外部连接部之间的距离，能够减小电子组件的尺寸。将外部连接部与密封件尽可能地分离，使得密封件不覆盖外部连接部。然而，这会阻碍电子组件的尺寸的减小。
本发明提供了一种具有减小的尺寸的电子组件。
发明内容
一种电子组件，所述电子组件包括电子器件、被构造为安装所述电子器件并具有电耦合到所述电子器件的第一连接部和电耦合到外部的第二连接部的安装件、以及被构造为覆盖所述电子器件和所述第一连接部的密封件。
所述安装件包括：具有安装所述电子器件的安装面的基板，配置在所述安装面上的第一导电层，以及在正交于所述安装面的第一方向上与所述第一导电层分离的第二导电层。所述第一导电层包括：具有所述第一连接部的第一导电图案，以及具有所述第二连接部并在沿所述安装面的第二方向上与所述第一导电图案分离的第二导电图案，所述第二导电图案通过所述第二导电层中包括的第三导电图案连接到所述第一导电图案。所述密封件不覆盖所述第二导电图案。
根据以下参照附图对示例性实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1A和图1B是电子组件的示例的示意图，图1C是电子模块的示例的示意图。
图2A和图2B是电子组件的示例的示意图，图2C是电子模块的示例的示意图。
图3A至图3D是电子组件的制造方法的示例的示意图。
图4A和图4B是电子组件的制造方法的示例的示意图。
图5是电子组件的制造方法的示例的示意图。
图6A至图6C是电子组件的比较例的示意图。
具体实施方式
下面将参照附图描述本发明的实施例。应注意，通篇中，相同的标号表示相同的部件。因此，将相互参照多个附图来描述相同的部件，并且将省略关于由相同的标号指示的部件的描述。
第一实施例
图1A是根据第一实施例的电子组件EC的X-Y方向上的平面示意图，图1B是沿图1A中的IB-IB线截取的X-Z方向上的剖面示意图。电子组件EC包括安装件1、电子器件2和密封件3。
安装件1具有电耦合到被配置在安装件1的内部区域中的电子器件2的内部连接部101(第一连接部)，和电耦合到外部的外部连接部102(第二连接部)。
安装件1包括具有安装面100(在该安装面100上要安装电子器件2)的基板10、配置在安装面100上的第一导电层11、以及第二导电层12。在与安装面100正交的方向(Z方向)上，将第二导电层12与第一导电层11分离。X方向和Y方向是沿着安装面100的方向，Z方向(第二方向)是与安装面100正交的方向。例如，X方向和Y方向平行于安装面100，Z方向垂直于安装面100。X方向、Y方向和Z方向可以彼此正交，但本发明不限于此。
基板10是包含树脂(例如，玻璃环氧树脂)或陶瓷的绝缘基板，并且可以是刚性的或柔性的基板。基板10具有单个绝缘层或多个绝缘层。图1B例示了基板10具有三个绝缘层的示例。基板10具有作为一个主面的、正面侧的安装面100，和作为另一主面的、背面侧的相反面140。安装面100和相反面140延伸至端面130。端面130的至少一部分包括基板10的绝缘层。
在安装件1具有两层布线的情况下，将第一导电层11配设在安装面100(正面)侧，而将第二导电层12配设在相反面140(背面)侧。在安装件1具有多层布线的情况下，将第一导电层11配设在安装面100(正面)侧，将第二导电层12配设在背面侧与正面和背面中的一个面之间，将第三导电层(未示出)配设在背面侧与正面和背面中的另一个面之间。在这种情况下，安装面100与相反面140之间的导电层被夹在基板10包括的多个绝缘层之间。安装件1的正面可以包括基板10和第一导电层11，或者可以包括覆盖基板10和第一导电层11的、诸如阻焊剂等的绝缘膜(未示出)。这种覆盖第一导电层11的绝缘膜可以覆盖第一导电图案111和第二导电图案112中的至少一个，但是被配设为使得绝缘膜可以至少不覆盖内部连接部101和外部连接部102。覆盖第一导电层11的绝缘膜可以位于电子器件2与基板10之间。
第一导电层11包括具有第一导电图案111和第二导电图案112的多个导电图案。第一导电层11中包括的多个导电图案与安装面100的距离彼此相等。第一导电图案111具有内部连接部101的至少一部分，第二导电图案112具有外部连接部102的至少一部分。在沿着安装面100的方向(X方向、Y方向)上，将第二导电图案112与第一导电图案111分离。换言之，第一导电图案111和第二导电图案112是在第一导电层11内彼此分立的导电图案。安装面100具有由第一导电图案111覆盖的区域与由第二导电图案112覆盖的区域之间的、被称为非图案区域110的不导电图案覆盖的区域。
第二导电层12包括具有第三导电图案123的多个导电图案。第二导电层12中包括的多个导电图案与安装面100的距离彼此相等。典型地，第二导电层12中包括的多个导电图案中的各个与安装面100的距离大于第一导电层11中包括的多个导电图案中的各个与安装面100的距离。
第一导电图案111是用于连接诸如键合线(bondingwire)和凸块等的导电构件4的初级安装导电图案。第二导电图案112是要通过使用诸如焊料或各向异性导电材料等的导电构件键合的次级安装导电图案。因此，根据应用或需要，导电图案的表面可以镀覆有例如金、钯、锡或铋。第一导电层11中包括的导电图案的厚度可以在例如10μm到100μm的范围内，并且具体地可以在25μm到75μm的范围内。因此，根据非图案区域110与第一导电层11之间的导电图案的上表面的高度差，安装件1的正面具有高度差为10μm到100μm的凹部和凸部。例如，即使在第一导电层11由阻焊剂的绝缘膜覆盖的情况下，形成安装件1的正面的绝缘膜的上表面可以具有高度差为10μm到100μm的凹部和凸部。
第一导电层11中包括的第二导电图案112通过第二导电层12中包括的第三导电图案123连接到第一导电层11中包括的第一导电图案111。在本实施例中，第一导电图案111通过配设在基板10的孔中的导电部131连接到第三导电图案123。另外，在本实施例中，第二导电图案112通过配设在基板10的孔中的导电部132连接到第三导电图案123。导电部131和132中的各个可以沿着在基板10的厚度方向(Z方向)上延伸的基板10的孔的内壁以膜状配设，或者可以填充孔。配设有导电部131和132的孔可以延伸穿过基板10或者可以延伸穿过基板10的一个绝缘层而不穿过其它绝缘层。
在安装件1的安装面100的中央处的安装区域120中，通过使用诸如模具键合膏等的键合材料(未示出)来固定电子器件2。电子器件2可以是存储器、信号处理器件、诸如LED和LD等的发光器件、诸如DMD和LCOS等的显示器件或者诸如CCD传感器和CMOS传感器等的光接收器件。光接收器件可以是图像获取器件或光检测器器件。例如，在激光束打印机中，光检测器器件可以检测要照射到感光鼓的激光束并生成水平同步信号，使得可以从各个副扫描的一个位置开始激光束的主扫描。作为另选方案，光检测器器件可以在照相机中被布置在取景器周围，以检测由用户的接近引起的亮度变化，使得可以在用户正使用取景器的同时关断其中的显示器件。以这种方式，根据本实施例的电子组件可以安装在诸如打印机和照相机等的电子装置中。
电子器件2具有包括集成电路的功能部21和包括输入/输出电极(焊盘)的端子部22。安装件1和电子器件2由诸如键合线和凸块等的导电构件4电耦合。在本实施例中，作为键合线的导电构件4被键合到第一导电图案111的内部连接部101和端子部22中的电极。内部连接部101是第一导电图案111的至少一部分并与导电构件4接触。
在前述结构中，从电子器件2到第二导电图案112的组件被电耦合。换言之，电子器件2通过端子部22、导电构件4、第一导电图案111、导电部131、第三导电图案123、导电部132和第二导电图案112连接到外部。
接下来，将描述密封件3。密封件3配设在基板10的上部的第一导电层11上，即，配设在安装面100上并覆盖电子器件2和内部连接部101。密封件3与安装件2的正面接触。与密封件3接触的、安装件2的正面包括诸如阻焊剂等的绝缘膜，该绝缘膜覆盖基板10、第一导电层11的导电图案和/或第一导电层11。密封件3具有沿安装面100延伸的上表面30和从上表面30延伸到安装面100的侧面32。密封件3的X-Y方向上的边缘33是面向密封件3的侧面32的安装面100的边(下边)。上表面30和侧面32通过上边34连续。在本实施例中，边缘33的四个边都与安装件1的端面130不连续。换言之，将边缘33的四个边与端面130分离，安装面100在边缘33与端面130之间没有被密封件3覆盖而露出。
密封件3可以是彩色的或无色的，或者可以是透明的或不透明的。然而，在电子器件2是发光器件或者光接收器件的情况下，可以选择透明树脂或者优选无色、透明的树脂(例如，环氧树脂、丙烯酸树脂或硅树脂)。这种树脂可以是光固化或热固化的，而热固化树脂可以有利于更高的树脂加工性能。用于形成树脂的方法不被具体地限制，但是灌注法、印刷法、成型法或任何其它的方法可以是可适用的。特别地，成型法能够容易形成密封件3的平坦表面，由此能够有利于使得装置的尺寸和厚度减小。
本实施例中的密封件3可以覆盖电子器件2和第一导电图案111的至少一部分。具体地，在图1A和图1B中作为第一导电图案111的第一示例例示的第一导电图案111a，具有由密封件3覆盖的区域和未由密封件3覆盖的区域。换言之，密封件3的边缘33在Z方向上与第一导电图案111a交叠。在图1A和图1B中作为第一导电图案111的第二示例例示的第一导电图案111b由密封件3完全覆盖。换言之，边缘33与第一导电图案111b和第二导电图案112之间的非图案区域110交叠，并且密封件3的边缘33在Z方向上与第一导电图案111b不交叠。密封件3可以与键合到内部连接部101和电子器件2的端子部22的导电构件4接触。当应用倒装芯片连接方法时，密封件3可以不与导电构件4接触。
另一方面，密封件3不覆盖第二导电图案112。因此，密封件3的边缘33在Z方向上与第二导电图案112不交叠。密封件3不覆盖与第一导电图案111分离的第二导电图案112，从而可以减小电子组件EC的尺寸。这是因为将密封件3与第二导电图案112分离，并且密封件3与外部连接部102之间的距离可以因此减小。
图1C是包括根据第一实施例的电子组件EC以及布线构件200的电子模块EM的示意截面图。布线构件200具有基板210和电极220。布线构件200可以是印刷线路板。基板210可以是刚性基板或柔性基板。电极220和外部连接部102通过诸如焊料或各向异性导电材料等的导电构件230彼此键合。外部连接部102可以是第二导电图案112的至少一部分，并且可以与导电构件230接触。在本实施例中，基板210具有开口240，电极220配设在开口240周围。密封件3位于开口240内并被布线构件200围绕。开口240具有O形或U形的内壁。将电子组件EC的密封件3装配到布线构件200的开口240中。在电子器件2是发光器件或光接收器件的情况下，光通过开口240入射或出射。
具有该结构的电子模块EM具有减小的厚度。这是因为电子组件EC的厚度的密封件3的厚度也能够通过布线构件200的厚度来配设。换言之，电子模块EM的厚度可以比电子组件EC的厚度与布线构件200的厚度总和，小了等于密封件3的厚度(严格来讲，位于密封件3的开口240的部分的厚度)的厚度。
如图1B所示，密封件3的侧面32可以倾斜靠在安装面100，以提高生产率。这是因为，当将电子组件EC安装到布线构件200时，可以将电子组件EC布置为使得倾斜侧面32在开口240的内边缘滑动，并使得电子组件EC的密封件3可以以自对准方式相对于开口240定位。应注意，在电子模块EM中，可以形成与密封件3不同的密封件，以覆盖第二导电图案112，并由此保护电子组件EC。
第二实施例
图2A是根据第二实施例的电子组件EC的示意平面图，图2B是沿图2A中的IIB-IIB线截取的示意截面图。下面，将仅描述与根据第一实施例的电子组件EC的不同之处。下面将不提及与第一实施例的事项相同的事项。
如图2A和图2B所示，各自具有内部连接部101的多个第一导电图案111都由密封件3覆盖，各自具有外部连接部102的多个第二导电图案112未由密封件3覆盖。密封件3的边缘33在Z方向上与第一导电层11中包括的导电图案不交叠。换言之，边缘33并不驻留在第一导电层11中包括的多个导电图案的任何导电图案上，并且边缘33仅驻留在非图案区域110上。
根据本实施例，边缘33的四个边中的一对两个面对边与安装件1的端面130不连续。换言之，将边缘33的两个边与端面130分离。安装面100未被密封件3覆盖，因此在边缘33与端面130之间露出。另一方面，边缘33的四个边中的另一对两个面对边与安装件1的端面130连续。换言之，边缘33的两个边与端面130的边缘相匹配，并且安装面100在边缘33与端面130之间未露出。
密封件3具有第一侧面31和第二侧面32。根据本实施例，第一侧面31具有一对边，第二侧面32具有另一对边。假设接近于靠在安装面100的第一侧面31的密封件3的角度为第一角度，接近于靠在安装面100的第二侧面32的密封件3的角度为第二角度。还假设第二角度小于第一角度。第一侧面31倾斜靠在安装面100，第一角度可以在60度到85度的范围内，而第二角度可以在85度到95度的范围内。内部连接部101(第一导电图案111和导电构件4)在X-Y方向上位于电子器件2与第一侧面31之间，第二侧面32在X-Y方向上位于电子器件2与外部连接部102(第二导电图案112)之间。大于第一角度的第二角度可以减小从内部连接部101到端面130的距离，并且可以减小从外部连接部102到电子器件2的距离，从而可以减小电子组件EC的尺寸。
根据第二实施例，第二导电图案112通过配设在基板10的端面130中的导电部分133耦合到第三导电图案123。根据本实施例，导电部分133被配置在沿着端面130的凹部。参照图2A，在俯视图中，端面130具有半圆柱形的凹部。替代具有这种凹部的端面130，导电部133和基板10的绝缘层可以形成平坦端面130。导电部133的表面可以像第二导电图案112c一样被镀覆。
图2C是包括根据第二实施例的电子组件EC以及布线构件200的电子模块EM的示意截面图。要键合到电极220的导电构件230不仅与第二导电图案112接触，而且还与端面130的导电部133接触。因此，在使用焊料作为导电构件230的情况下，能够在其中实现具有提高的可靠性的固体焊接接缝。与平坦导电部133相比，沿凹部布置的导电部133可以增加焊接接缝的面积。因此，可以利用提高的可靠性实现更强的焊接接缝。
第三实施例
接下来，将参照图3A至图3D描述根据本发明的电子组件EC的制造方法。
图3A和图3B用于描述在安装板301上安装电子器件2的处理。图3A例示了安装板301上的电子器件2的平面图，图3B例示了其截面图。
安装板301具有基板310、配置在基板310的正面300上的第一导电层311、以及配置在背面340上的第二导电层312。图3A中的平面图是从正面300侧观察的图。应注意，虽然第二导电层312形成安装板301的背面340，但是安装板301可以是内部配设在安装板301中的多层布线板。
安装板301具有各自针对图3A中虚线框指示的一个块1000的重复导电图案。这里，配设了4×3＝12个块。在基板310的正面300上，以格子状对齐多个安装区域120。安装区域120被分配给各个块1000。包括第一导电层311的第一导电图案111和包括第二导电层312的第二导电图案112，被配置在多个安装区域120中的各个的周围。将第二导电图案112与第一导电图案111分离。将非图案区域110配置在第一导电图案111与第二导电图案112之间。在第一导电层311内，将第一导电图案111与第二导电图案112彼此隔离。
第二导电图案112通过包括第二导电层312的第三导电图案123电耦合到第一导电图案111。第一导电图案111通过位于安装板301的孔内的导电部131电耦合到第三导电图案123。第二导电图案112通过位于安装板301的孔内的导体266电耦合到第三导电图案123。各个导体具有柱状或管状。
在安装板301上布置多个电子器件2。将多个电子器件2中的各个通过模具键合材料(未示出)固定到多个安装区域120中的一个。各个电子器件2具有利用布线键合、通过导电构件4(键合线)连接到第一导电图案111的端子部22。第一导电图案111可以在安装区域120上延伸，并且利用倒装芯片法，可以将电子器件2的端子部22通过导电构件4(凸块)连接到第一导电图案111。
图3C和图3D用于描述在安装板301上形成覆盖电子器件2的树脂体333的处理。图3C是平面图，图3D是横截面图。图5例示了图3D中的区域V的放大图。用于形成树脂体333的方法不被具体地限制，灌注法、印刷法、成型法或任何其它方法可以是可适用的。特别地，成型法能够容易形成密封件3的平坦表面，由此能够有利于使得装置的尺寸和厚度减小。在本实施例中，应用转印成型法来形成树脂体333。图3D例示了将固定有电子器件2的安装板301设置为用于转印成型的模具330的状态。转印成型法包括通过具有凹部331的上模和下模夹持安装板301，然后将树脂浇入到由上模的凹部331包围的空间中。图3D例示了作为上模的模具330。模具330具有凸部332，并且形成凸部332以在安装板301的安装面上的X-Y方向上在第一导电图案111与第二导电图案112之间的平坦非图案区域110中，抵靠电子器件2与外部连接部102之间的部分334。因此，当配置模具330时，可以将凹部331包围的空间与凸部332包围的空间隔离。因此，可以防止注入到由凹部331包围的空间中的树脂，从具有第一导电图案111的空间向第二导电图案112泄漏并防止附着到第二导电图案112。由于模具330的凹部331的成型面倾斜，因此树脂体33的侧面也倾斜。在本实施例中，倾斜面位于第二导电图案112与电子器件2之间。这种倾斜结构可以增强脱模性。为了使模具330与树脂体333容易分离，可以在模具330的成型面上放置脱模片。
在本实施例中，凹部331连续地包围多个电子器件2，结果一系列树脂体333连续地覆盖多个电子器件2。然而，模具330可以具有各自包围多个电子器件2中的一个的凹部331，使得多个树脂体333个别地覆盖多个电子器件2。在这种情况下，具有一个凹部331的模具330可以仅针对多个电子器件2的各个组移动，或者模具330可以具有多个凹部331。
图4A和图4B用于描述将安装板301分割成多个分割部的处理。图4A是平面图，图4B是其横截面图。可以沿图3A中所示的块1000的边界，通过利用刀片切断或激光切断进行切断来分割安装板301。这种处理得到多个电子组件EC。多个电子组件EC中的各个具有作为树脂体333的一部分的密封件3，作为安装板301的一部分的安装件1以及多个电子器件中的至少一个。
如本实施例中，在一系列树脂体333连续地覆盖多个电子器件2的情况下，该分割导致各个密封件3具有切断端。在本实施例中，第一导电图案111和由引线键合形成的导电构件4，被构造为位于由分割安装板301形成的树脂体333的切断端与电子器件2之间。各个切断端与各个倾斜面形成导电构件4的侧面。接近于靠在正面300(第一侧面)的密封件3的切断端的角度大于接近于靠在正面300的密封件3的倾斜面(第二侧面)的角度。
在本实施例中，分割安装板301还将导体266分割成多个段。因此，在已经分割为段的电子组件EC的安装件1的侧面上形成半圆状(凹状)的导电部分133。通过将配设在一个孔中的导体266进行分割，可以针对多个安装件1将导电部133有效地配设在端面130上。
比较例
图6A和图6B例示了根据比较例的电子组件ECX。图6A是沿图6B中的VIA-VIA线截取的示意横截面图。如图6A和图6B所示，在电子组件ECX中，内部连接部101和外部连接部102二者都配设在共同的导电图案113上。密封件3覆盖内部连接部101并覆盖导电图案113的一部分，使得外部连接部102可以露出。在共同的导电图案113上配设内部连接部101和外部连接部102，可能使要成为密封件3的液体树脂沿着导电图案113扩散，如图6B所示，导致密封件3在平面方向上的面积增加。因此，树脂可以扩散到焊接所需的外部连接部102，这使得难以在其中形成稳定的焊接接缝。为了防止密封件3在制造过程中覆盖外部连接部102，需要形成充分远离外部连接部102的密封件3。因此，无法实现减小安装件1的尺寸。密封件3的扩散可以以用于形成树脂体的一般方案(例如，印刷法、灌注法和成型法)发生。如上所述，第一导电层11的导电图案的厚度适当地处于10μm至100μm的范围。因此，根据导电图案的分布，安装件1的表面具有高度差为10μm或更大的凹部和凸部。树脂可能流入到用作与第一导电层11的导电图案相对应的凸部之间的流动路径的凹部中。与印刷法和灌注法相比，应用成型法可能更容易抑制密封件3的扩散。然而，如图6C所示，在模具330抵靠导电图案113的情况下，在安装板301与模具330之间可能出现与导电图案113的厚度相对应的间隙。树脂体333从该间隙的泄漏会使密封件3扩张，由此使边缘33扩大。在安装板301与模具330之间出现10μm或更大的间隙的情况下，树脂从间隙的泄漏成为实际问题。如根据第三实施例所述，模具330抵靠通过将第二导电图案112配设为远离第一导电图案111而形成的非图案区域110，由此可以减小泄漏。
应该理解，在不脱离本发明的范围和精神的情况下，可以对上述实施例进行改变、变型和变更。
根据本发明，可以减小电子组件的尺寸。
虽然参照示例性实施例对本发明进行了描述，但是应当理解，本发明并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以使其涵盖所有这些变型例以及等同的结构和功能。

Claims (15)

1.一种电子组件，所述电子组件包括电子器件、被构造为安装所述电子器件并具有电耦合到所述电子器件的第一连接部和电耦合到外部的第二连接部的安装件、以及被构造为覆盖所述电子器件和所述第一连接部的密封件，
其中，所述安装件包括：
具有安装所述电子器件的安装面的基板，
配置在所述安装面上的第一导电层，以及
在正交于所述安装面的第一方向上与所述第一导电层分离的第二导电层，
其中，所述第一导电层包括：
具有所述第一连接部的第一导电图案，以及
具有所述第二连接部并在沿所述安装面的第二方向上与所述第一导电图案分离的第二导电图案，所述第二导电图案通过所述第二导电层中包括的第三导电图案连接到所述第一导电图案，并且
其中，所述密封件不覆盖所述第二导电图案。
2.根据权利要求1所述的电子组件，其中，所述密封件的在所述第二方向上的边缘，在所述第一方向上与所述第一导电图案不交叠。
3.根据权利要求1所述的电子组件，其中，所述密封件的在所述第二方向上的边缘，在所述第一方向上与所述第一导电层中包括的导电图案不交叠。
4.根据权利要求1所述的电子组件，其中，所述第二导电图案通过配置在所述基板的端面上的导电部连接到所述第三导电图案。
5.根据权利要求4所述的电子组件，其中，所述导电部沿所述端面的凹部配置。
6.根据权利要求1所述的电子组件，其中，所述第一导电图案通过配置在所述基板的孔中的导体连接到所述第三导电图案。
7.根据权利要求1所述的电子组件，其中，所述密封件是热固化透明树脂，所述密封件与键合到所述第一连接部和所述电子器件的端子部的导电件接触。
8.根据权利要求1所述的电子组件，其中，所述密封件具有上表面、第一侧面和第二侧面，其中，所述上表面沿所述安装面，所述第一侧面从所述上表面向所述安装面延伸并具有针对所述安装面的、靠近所述密封件的第一角度，所述第二侧面从所述上表面向所述安装面延伸并具有针对所述安装面的、靠近所述密封件的第二角度，所述第二角度小于所述第一角度；并且
其中，所述第一连接部在所述第二方向上位于所述电子器件与所述第一侧面之间，所述第二侧面在所述第二方向上位于所述电子器件与所述第二连接部之间。
9.一种电子模块，所述电子模块包括：
具有端子的布线构件；以及
根据权利要求1所述的电子组件，
其中，所述第二连接部焊接接合到所述端子。
10.根据权利要求9所述的电子模块，其中，所述布线件具有开口，所述端子被布置在所述开口周围，并且所述密封件位于所述开口内。
11.一种安装根据权利要求1所述的电子组件的电子装置，其中，所述电子器件是光接收器件。
12.一种电子组件的制造方法，所述电子组件包括电子器件、被构造为安装所述电子器件并具有电耦合到所述电子器件的第一连接部和电耦合到外部的第二连接部的安装件、以及被构造为覆盖所述电子器件和所述第一连接部的密封件，
其中，所述安装件包括：具有安装所述电子器件的安装面的基板，配置在所述安装面上的第一导电层，以及在正交于所述安装面的第一方向上与所述第一导电层分离的第二导电层，
其中，所述第一导电层包括：具有所述第一连接部的第一导电图案，以及具有所述第二连接部并在沿所述安装面的第二方向上与所述第一导电图案分离的第二导电图案，所述第二导电图案通过所述第二导电层中包括的第三导电图案连接到所述第一导电图案，并且
其中，所述密封件不覆盖所述第二导电图案，
所述制造方法包括：
配置步骤，在安装板上配置包括所述电子器件的多个电子器件；
形成步骤，在所述安装板上形成树脂体，所述树脂体连续地或个别地覆盖所述多个电子器件；以及
分割步骤，至少将所述安装板分割成多个段，以获取多个电子组件，使得各个电子组件包括作为所述树脂体的一部分的所述密封件、作为所述安装板的一部分的所述安装件、以及所述多个电子器件中的至少一个。
13.根据权利要求12所述的制造方法，所述制造方法还包括成型步骤，通过利用模具的转印成型来使所述树脂体成型，其中，所述模具抵靠在所述安装面上的第二方向上的、所述第一导电图案与所述第二导电图案之间的区域。
14.根据权利要求13所述的制造方法，所述制造方法还包括：
连接步骤，通过引线键合来连接所述电子器件和所述安装板，
其中，使所述树脂体成型的步骤包括形成连续地覆盖所述多个电子器件的所述树脂体；并且
进行获取所述多个电子组件，使得通过所述引线键合形成的导电构件，能够位于通过分割所述安装板形成的所述树脂体的切断端与所述电子器件之间。
15.一种电子组件的制造方法，所述电子组件包括电子器件、被构造为安装所述电子器件并具有电耦合到所述电子器件的第一连接部和电耦合到外部的第二连接部的安装件、以及被构造为覆盖所述电子器件和所述第一连接部的密封件，
其中，所述安装件包括：具有安装所述电子器件的安装面的基板、配置在所述安装面上的第一导电层、以及在正交于所述安装面的第一方向上与所述第一导电层分离的第二导电层，
其中，所述第一导电层包括：具有所述第一连接部的第一导电图案，以及具有所述第二连接部并在沿所述安装面的第二方向上与所述第一导电图案分离的第二导电图案，所述第二导电图案通过所述第二导电层中包括的第三导电图案连接到所述第一导电图案，
其中，所述密封件不覆盖所述第二导电图案，
其中，所述第二导电图案通过配置在所述基板的端面上的导电部连接到所述第三导电图案，
所述制造方法包括：
配置步骤，在安装板上配置包括所述电子器件的多个电子器件；
形成步骤，在所述安装板上形成树脂体，所述树脂体连续地或个别地覆盖所述多个电子器件；以及
分割步骤，至少将所述安装板分割成多个段，以获取多个电子组件，使得各个电子组件包括作为所述树脂体的一部分的所述密封件、作为所述安装板的一部分的所述安装件、以及所述多个电子器件中的至少一个，
其中，通过对所述安装板进行分割，将配置在所述安装板的孔内的导体分割成多个段，以形成作为所述导体的一部分的所述导电部。
CN201510746623.8A 2014-11-06 2015-11-05 电子组件、电子模块、其制造方法以及电子装置 Active CN105590926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-226086 2014-11-06
JP2014226086A JP6566625B2 (ja) 2014-11-06 2014-11-06 電子部品、電子モジュール及びこれらの製造方法、電子機器

Publications (2)

Publication Number Publication Date
CN105590926A true CN105590926A (zh) 2016-05-18
CN105590926B CN105590926B (zh) 2018-10-02

Family

ID=55913384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510746623.8A Active CN105590926B (zh) 2014-11-06 2015-11-05 电子组件、电子模块、其制造方法以及电子装置

Country Status (3)

Country Link
US (1) US10236243B2 (zh)
JP (1) JP6566625B2 (zh)
CN (1) CN105590926B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341580A (zh) * 2015-07-06 2017-01-18 三星电机株式会社 印刷电路板和具有该印刷电路板的相机模块
CN112491116A (zh) * 2020-12-08 2021-03-12 歌尔科技有限公司 一种可穿戴设备及其可拆卸密封充电结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014462A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP2020167422A (ja) * 2020-06-03 2020-10-08 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
TWI742720B (zh) * 2020-06-12 2021-10-11 友達光電股份有限公司 顯示裝置及其製造方法
CN113745394B (zh) * 2021-09-08 2023-10-13 Tcl华星光电技术有限公司 发光基板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033474A1 (en) * 2000-03-17 2001-10-25 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
JP2007199049A (ja) * 2005-12-27 2007-08-09 Yamaha Corp 半導体装置
CN101295694A (zh) * 2007-04-25 2008-10-29 佳能株式会社 半导体装置及其制造方法
CN101436571A (zh) * 2007-11-16 2009-05-20 英飞凌科技股份有限公司 电器件和方法
CN101675518A (zh) * 2007-05-10 2010-03-17 飞思卡尔半导体公司 芯片上功率引线球栅阵列封装
US20110133321A1 (en) * 2009-12-07 2011-06-09 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
CN102130113A (zh) * 2006-04-27 2011-07-20 克里公司 用于半导体发光器件封装的子基板和包括其的半导体发光器件封装
CN102956587A (zh) * 2011-08-17 2013-03-06 三星电子株式会社 半导体封装、封装堆叠结构及其上封装
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297876A (ja) * 1998-04-06 1999-10-29 Nec Corp ボール・グリッド・アレイの実装構造
JP2000059013A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品のモールド構造
JP2002164479A (ja) * 2000-11-22 2002-06-07 Niigata Seimitsu Kk 半導体装置およびその製造方法
JP2005294343A (ja) 2004-03-31 2005-10-20 Citizen Electronics Co Ltd 受光集積回路装置
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
JP2009188086A (ja) * 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
CN103140066B (zh) * 2011-12-02 2018-01-16 深圳富泰宏精密工业有限公司 装饰性外壳制造方法
JP2015171109A (ja) * 2014-03-10 2015-09-28 セイコーエプソン株式会社 電子デバイス、電子機器および移動体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033474A1 (en) * 2000-03-17 2001-10-25 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
JP2007199049A (ja) * 2005-12-27 2007-08-09 Yamaha Corp 半導体装置
CN102130113A (zh) * 2006-04-27 2011-07-20 克里公司 用于半导体发光器件封装的子基板和包括其的半导体发光器件封装
CN101295694A (zh) * 2007-04-25 2008-10-29 佳能株式会社 半导体装置及其制造方法
CN101675518A (zh) * 2007-05-10 2010-03-17 飞思卡尔半导体公司 芯片上功率引线球栅阵列封装
CN101436571A (zh) * 2007-11-16 2009-05-20 英飞凌科技股份有限公司 电器件和方法
US20110133321A1 (en) * 2009-12-07 2011-06-09 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
CN102956587A (zh) * 2011-08-17 2013-03-06 三星电子株式会社 半导体封装、封装堆叠结构及其上封装
CN104916645A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置及半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106341580A (zh) * 2015-07-06 2017-01-18 三星电机株式会社 印刷电路板和具有该印刷电路板的相机模块
CN112491116A (zh) * 2020-12-08 2021-03-12 歌尔科技有限公司 一种可穿戴设备及其可拆卸密封充电结构

Also Published As

Publication number Publication date
JP6566625B2 (ja) 2019-08-28
US10236243B2 (en) 2019-03-19
CN105590926B (zh) 2018-10-02
JP2016092259A (ja) 2016-05-23
US20160135301A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN105590926A (zh) 电子组件、电子模块、其制造方法以及电子装置
US6590152B1 (en) Electromagnetic shield cap and infrared data communication module
TW508843B (en) Chip type light emitting diode and method of manufacture thereof
KR20140126598A (ko) 반도체 패키지 및 그 제조 방법
CN105575275A (zh) 显示面板及显示面板的制备方法、显示装置
US9345134B2 (en) Printed wiring board
CN104025320A (zh) 发光二极管封装件和包括该发光二极管封装件的发光模块
CN101939981A (zh) 固态成像装置及其制造方法
CN103190009A (zh) 发光装置及发光装置用封装阵列
CN1329977C (zh) 生产多芯片模块的方法和多芯片模块
EP3291285A1 (en) Semiconductor package structure with a polymer gel surrounding solders connecting a chip to a substrate and manufacturing method thereof
EP1076361A3 (en) Chip assembly module of bump connection type using a multi-layer printed circuit substrate
CN105845638A (zh) 电子封装结构
CN105489619A (zh) 具有柔性互连层的图像传感器装置及相关方法
TWI559464B (zh) 封裝模組及其基板結構
US10680033B2 (en) Chip packaging method and chip package
US20190202685A1 (en) Chip package and chip packaging method
CN113053325B (zh) 一种光感模组以及显示装置
CN110875156A (zh) 薄膜开关装置及键盘装置
JP2017060145A (ja) カメラモジュール及びその製造方法
CN103972361A (zh) 电路板、光电子构件和光电子构件的装置
CN110707109B (zh) 显示面板、驱动背板及其制造方法
WO2023149107A1 (ja) 半導体装置
CN215268895U (zh) 一种电路凸点下金属化层结构及电路板
CN110383440A (zh) 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant