CN215268895U - 一种电路凸点下金属化层结构及电路板 - Google Patents

一种电路凸点下金属化层结构及电路板 Download PDF

Info

Publication number
CN215268895U
CN215268895U CN202121540771.1U CN202121540771U CN215268895U CN 215268895 U CN215268895 U CN 215268895U CN 202121540771 U CN202121540771 U CN 202121540771U CN 215268895 U CN215268895 U CN 215268895U
Authority
CN
China
Prior art keywords
metallization layer
under
bump
under bump
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121540771.1U
Other languages
English (en)
Inventor
代雪梅
张雪林
李刘中
袁山富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202121540771.1U priority Critical patent/CN215268895U/zh
Application granted granted Critical
Publication of CN215268895U publication Critical patent/CN215268895U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

本申请公开一种电路凸点下金属化层结构及电路板,其中,一种电路凸点下金属化层结构,包括:电路结构,所述电路结构包括第一压焊点;凸点下金属化层,所述凸点下金属化层铺设于所述第一压焊点的顶部,所述凸点下金属化层上设有镂空结构。通过设置所述凸点下金属化层上设有镂空结构,能够为所述凸点下金属化层在压合时挤压变形的凸点下金属化层提供容纳空间,避免所述凸点下金属化层在压合安装电器元件时发生变形金属从电器元件的四周溢出造成短路。

Description

一种电路凸点下金属化层结构及电路板
技术领域
本申请涉及电路技术领域,尤其涉及一种电路凸点下金属化层结构及电路板。
背景技术
随着大规模集成电路的发展,越来越多的不同电路结构被运用到集成电路中,集成电路的设计也不局限于电器元件PIN叫焊接,还有技术中有很多的电器元件不具有PIN引脚,但是具有压焊点(PAD),通过该压焊点与凸点下金属化层(UBM)压合实现与电路的连接集成。
但是在现有技术中,凸点下金属化层结构层和电器元件的PAD压合时经常会产生金属外溢,造成短路的情况。
因此,现有技术还待提升。
发明内容
为了解决现有技术中凸点下金属化层结构层和电器元件的PAD压合时经常会产生金属外溢,造成短路的情况的问题,本申请提出一种电路凸点下金属化层结构及电路板,规避现有的UBM设计,能够避免凸点下金属化层结构层和电器元件的PAD压合时金属外溢产生短路。
本申请通过以下技术方案实现的:
一方面,本申请提供一种电路凸点下金属化层结构,包括:
电路结构,所述电路结构包括第一压焊点;
凸点下金属化层,所述凸点下金属化层铺设于所述第一压焊点的顶部,所述凸点下金属化层上设有镂空结构。
通过设置所述电路结构上设有第一压焊点用于与电器元件实现电连接,通过时设置所述凸点下金属化层,将电器元件安装在所述凸点下金属化层上用于对电器元件实现限位,保证电器元件安装的稳定性,同时实现电器元件的与所述第一压焊点的电连接,进而实现与电路结构的电连接,通过设置所述凸点下金属化层上设有镂空结构,能够为所述凸点下金属化层在压合时挤压变形的凸点下金属化层提供容纳空间,避免所述凸点下金属化层在压合安装电器元件时发生变形金属从电器元件的四周溢出造成短路。
在本申请的其中一种实施方案中,所述凸点下金属化层的边缘与所述第一压焊点的顶部边缘间隔设置。
通过设置所述凸点下金属化层的边缘与所述第一压焊点的边缘间隔设置,进一步为所述第一压焊点的变形提供更多的容纳空间,进一步避免所述凸点下金属化层从侧面溢出造成短路,同时节省了所述UBM材料的用量,节省了成本。
在本申请的其中一种实施方案中,所述凸点下金属化层的边缘与所述第一压焊点的顶部边缘等间距间隔设置。
通过设置所述凸点下金属化层的边缘与所述第一压焊点的边缘等间距间隔设置,避免所述凸点下金属化层在压合时某一侧侧溢。
在本申请的其中一种实施方案中,所述镂空结构设于所述凸点下金属化层的中部。
通过设置所述镂空结构设于所述凸点下金属化层的中部,配合所述凸点下金属化层的边缘与所述第一压焊点的顶部边缘间隔设置,使得所述凸点下金属化层压合时像所述凸点下金属化层的中部和外部两个方向进行形变,使得结构设计更加合理,进一步避免凸点下金属化层溢出短路。
在本申请的其中一种实施方案中,所述镂空结构为通口,所述通口连通所述凸点下金属化层面向所述第一压焊点的一端和远离所述第一压焊点的一端。
通过设置所述镂空结构为通口,减少所述凸点下金属化层结构设计的难度。
在本申请的其中一种实施方案中,还包括背板,所述电路结构铺设于所述背板上。
在本申请的其中一种实施方案中,所述电路结构上包括若干个间隔设置的第一压焊点,每个所述第一压焊点上对应铺设有所述凸点下金属化层。
在本申请的其中一种实施方案中,所述压焊点为方形,所述凸点下金属化层对应为口字型。
另一方面,本申请还提供一种电路板,包括:
背板;
设于所述背板上的电路结构,所述电路结构包括第一压焊点;以及
凸点下金属化层,所述凸点下金属化层铺设于所述第一压焊点的顶部,所述凸点下金属化层上设有镂空结构。
通过设置所述凸点下金属化层上设有镂空结构,能够为所述凸点下金属化层在压合时挤压变形的凸点下金属化层提供容纳空间,避免所述凸点下金属化层在压合安装电器元件时发生变形金属从电器元件的四周溢出造成短路。
在本申请的其中一种实施方案中,所述电路板上还设有电器元件,所述电器元件上设有第二压焊点,所述第二压焊点压设于所述凸点下金属化层上。
本申请的有益效果在于:
本申请提供一种电路凸点下金属化层结构及电路板,通过设置所述电路结构上设有第一压焊点用于与电器元件实现电连接,通过时设置所述凸点下金属化层,将电器元件安装在所述凸点下金属化层上用于对电器元件实现限位,保证电器元件安装的稳定性,同时实现电器元件的与所述第一压焊点的电连接,进而实现与电路结构的电连接,通过设置所述凸点下金属化层上设有镂空结构,能够为所述凸点下金属化层在压合时挤压变形的凸点下金属化层提供容纳空间,避免所述凸点下金属化层在压合安装电器元件时发生变形金属从电器元件的四周溢出造成短路。
附图说明
图1是本实用新型电路凸点下金属化层结构一种实施方案剖视结构示意图;
图2是本实用新型电路凸点下金属化层结构一种实施方案俯视结构示意图;
图3是本实用新型电路板一种实施方案剖视结构示意图。
图中:1、第一压焊点,2、凸点下金属化层,20、镂空结构,3、背板,4、电器元件,40、第二压焊点。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本申请进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
需要说明,若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
本申请提出一种电路凸点下金属化层结构可以运用于集成电路上,也可以运用于具有电路结构的其他结构上,比如电视机背板上,手机后盖上等等,规避了现有的UBM设计,避免凸点下金属化层结构层和电器元件的PAD压合时金属外溢产生短路,解决现有技术中凸点下金属化层结构层和电器元件的PAD压合时经常会产生金属外溢,造成短路的情况的问题,具体运用场景本申请不作具体的限定。
具体实施方案如下:
参见图1和图2,本申请提供了一种电路凸点下金属化层结构,包括:
电路结构,所述电路结构包括第一压焊点1;
凸点下金属化层2,所述凸点下金属化层2铺设于所述第一压焊点1的顶部,所述凸点下金属化层2上设有镂空结构20。
参见图3,通过设置所述电路结构上设有第一压焊点1用于与电器元件4实现电连接,通过设置所述凸点下金属化层2,将电器元件4安装在所述凸点下金属化层2上用于对电器元件4实现限位,保证电器元件4安装的稳定性,同时实现电器元件4的与所述第一压焊点1的电连接,进而实现与电路结构的电连接,通过设置所述凸点下金属化层2上设有镂空结构20,能够为所述凸点下金属化层2在压合时挤压变形的凸点下金属化层2提供容纳空间,避免所述凸点下金属化层2在压合安装电器元件4时发生变形金属从电器元件4的四周溢出造成短路。
具体的,所述电路结构可单独集成设于电路底板上,也可以与其他电路结构连接形成集成电路;所述凸点下金属化层2为用于安装电器元件4的金属层,能够起到导电和连接的作用,可以用于连接具有PAD(压焊点)的电器元件4,比如LED芯片或是其他芯片或控制元件等。
进一步的,在上述实施方案的基础上,所述凸点下金属化层2的边缘与所述第一压焊点1的顶部边缘间隔设置。通过设置所述凸点下金属化层2的边缘与所述第一压焊点1的边缘间隔设置,进一步为所述第一压焊点1的变形提供更多的容纳空间,进一步避免所述凸点下金属化层2从侧面溢出造成短路,同时节省了所述UBM材料的用量,节省了成本。
具体的,在本实施方案中,所述凸点下金属化层2的边缘与所述第一压焊点1的顶部边缘等间距间隔设置。通过设置所述凸点下金属化层2的边缘与所述第一压焊点1的边缘等间距间隔设置,避免所述凸点下金属化层2在压合时某一侧侧溢。
在本申请的其他实施方案中,所述凸点下金属化层2的边缘也可以设置与所述第一压焊点1的顶部边缘平齐,本申请不做具体的限定,
具体的,所述凸点下金属化层2的边缘与所述第一压焊点1的顶部的边缘之间的间隔大小可以根据所述第一压焊点1的大小进行设计,所述第一压焊点1较大时,所述间隔相面积可以相对于所述第一压焊点1的顶部面积相对于小一些,所述第一压焊点1比较小时,所述间隔可以相对应于所述第一压焊点1的顶部面积相对于大一些,具体的设计情况可以根据不同的使用情况进行调配设计。
进一步的,在上述实施方案的基础上,所述镂空结构20设于所述凸点下金属化层2的中部。通过设置所述镂空结构20设于所述凸点下金属化层2的中部,配合所述凸点下金属化层2的边缘与所述第一压焊点1的顶部边缘间隔设置,使得所述凸点下金属化层2压合时像所述凸点下金属化层2的中部和外部两个方向进行形变,使得结构设计更加合理,进一步避免凸点下金属化层2溢出短路。
具体的,在本实施方案中,所述镂空结构20为通口,所述通口连通所述凸点下金属化层2面向所述第一压焊点1的一端和远离所述第一压焊点1的一端。通过设置所述镂空结构20为通口,减少所述凸点下金属化层2结构设计的难度。
具体的,在本实施方案中,所述压焊点为方形,所述凸点下金属化层2对应为口字型。且所述电路结构上包括若干个间隔设置的第一压焊点1,每个所述第一压焊点1上对应铺设有所述凸点下金属化层2。
在本申请的其他实施方案中,所述镂空结构20也可以不连通所述凸点下金属化层2面向所述第一压焊点1的一端和远离所述第一压焊点1的一端,视为设于所述凸点下金属化层2上的一个规则或是不规则形状的凹陷,所述镂空结构20可也可以连通所述凸点下金属化层2面向所述第一压焊点1的一端和远离所述第一压焊点1的一端,将所述凸点下金属化层2分为几个块状部分,具体本申请不做具体的限定。
在本申请的其他实施方案中,所述压焊点也可以为圆形或是不规则形状等,所述凸点下金属化层2可以为与所述第一压焊点1形状相同或是不同的任一形状,具体本申请不作具体的限定。
具体的,所述第一压焊点1的数目可以根据电路结构的实际设计需求进行配置。
进一步的,在上述实施方案的基础上,所述电路凸点下金属化层结构还包括背板3,所述电路结构铺设于所述背板3上。
具体的,所述凸点下金属化层2可以通过黄光工艺在对应所述第一压焊点1处背板3上涂布负性光刻胶,掩膜版在UBM无金属部分曝光,在所述凸点下金属化层2金属部分遮挡,然后通过蒸镀工艺对应所述第一压焊点1显影后的光刻胶面镀金属,运用化学药液进行金属剥离,底部有光刻胶的金属被剥离,对应所述凸点下金属化层2出的金属直接镀在底层第一压焊点1上的无影响,进而形成所述凸点下金属化层2。
通过设置所述电路结构上设有第一压焊点1用于与电器元件4实现电连接,通过设置所述凸点下金属化层2,将电器元件4安装在所述凸点下金属化层2上用于对电器元件4实现限位,保证电器元件4安装的稳定性,同时实现电器元件4的与所述第一压焊点1的电连接,进而实现与电路结构的电连接,通过设置所述凸点下金属化层2上设有镂空结构20,能够为所述凸点下金属化层2在压合时挤压变形的凸点下金属化层2提供容纳空间,避免所述凸点下金属化层2在压合安装电器元件4时发生变形金属从电器元件4的四周溢出造成短路。
在上述实施方案的基础上,参见图3,本申请还提供一种电路板,包括:背板3;设于所述背板3上的电路结构,所述电路结构包括第一压焊点1;以及凸点下金属化层2,所述凸点下金属化层2铺设于所述第一压焊点1的顶部,所述凸点下金属化层2上设有镂空结构20。
通过设置所述凸点下金属化层2上设有镂空结构20,能够为所述凸点下金属化层2在压合时挤压变形的凸点下金属化层2提供容纳空间,避免所述凸点下金属化层2在压合安装电器元件4时发生变形金属从电器元件4的四周溢出造成短路。
具体的,所述凸点下金属化层2可以为上述任一项实施方案所述的凸点下金属化层2结构。
进一步的,在上述实施方案的基础上,所述电路板上还包括电器元件4,所述电器元件4上设有第二压焊点40,所述第二压焊点40压设于所述凸点下金属化层2上。
具体的,在本实施方案中,所述电器元件4为LED芯片,所述LED芯片面向所述凸点下金属化层2的一面设有第二压焊点40,所述凸点下金属化层2和LED芯片的PAD压合,避免了传统方案中所述凸点下金属化层2和LED芯片的PAD压合时,所述凸点下金属化层2从所述第二压焊点40的侧缘露出造成所述所述电器元件4自己闭合形成回路,进而造成短路的情况发生。
本申请提供一种电路凸点下金属化层结构及电路板,通过设置所述电路结构上设有第一压焊点1用于与电器元件4实现电连接,通过时设置所述凸点下金属化层2,将电器元件4安装在所述凸点下金属化层2上用于对电器元件4实现限位,保证电器元件4安装的稳定性,同时实现电器元件4的与所述第一压焊点1的电连接,进而实现与电路结构的电连接,通过设置所述凸点下金属化层2上设有镂空结构20,能够为所述凸点下金属化层2在压合时挤压变形的凸点下金属化层2提供容纳空间,避免所述凸点下金属化层2在压合安装电器元件4时发生变形金属从电器元件4的四周溢出造成短路。同时减少了凸点下金属化层2上UBM金属材料的用量,可降低电路凸点下金属化层结构的成本。
应当理解的是,本申请的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种电路凸点下金属化层结构,其特征在于,包括:
电路结构,所述电路结构包括第一压焊点;
凸点下金属化层,所述凸点下金属化层铺设于所述第一压焊点的顶部,所述凸点下金属化层上设有镂空结构。
2.根据权利要求1所述的一种电路凸点下金属化层结构,其特征在于,所述凸点下金属化层的边缘与所述第一压焊点的顶部边缘间隔设置。
3.根据权利要求1或2所述的一种电路凸点下金属化层结构,其特征在于,所述凸点下金属化层的边缘与所述第一压焊点的顶部边缘等间距间隔设置。
4.根据权利要求3所述的一种电路凸点下金属化层结构,其特征在于,所述镂空结构设于所述凸点下金属化层的中部。
5.根据权利要求4所述的一种电路凸点下金属化层结构,其特征在于,所述镂空结构为通口,所述通口连通所述凸点下金属化层面向所述第一压焊点的一端和远离所述第一压焊点的一端。
6.根据权利要求1或2所述的一种电路凸点下金属化层结构,其特征在于,还包括背板,所述电路结构铺设于所述背板上。
7.根据权利要求1所述的一种电路凸点下金属化层结构,其特征在于,所述电路结构上包括若干个间隔设置的第一压焊点,每个所述第一压焊点上对应铺设有所述凸点下金属化层。
8.根据权利要求5所述的一种电路凸点下金属化层结构,其特征在于,所述压焊点为方形,所述凸点下金属化层对应为口字型。
9.一种电路板,其特征在于,包括:
背板;
设于所述背板上的电路结构,所述电路结构包括第一压焊点;以及
凸点下金属化层,所述凸点下金属化层铺设于所述第一压焊点的顶部,所述凸点下金属化层上设有镂空结构。
10.根据权利要求9所述的一种电路板,其特征在于,所述电路板上还设有电器元件,所述电器元件上设有第二压焊点,所述第二压焊点压设于所述凸点下金属化层上。
CN202121540771.1U 2021-07-07 2021-07-07 一种电路凸点下金属化层结构及电路板 Active CN215268895U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121540771.1U CN215268895U (zh) 2021-07-07 2021-07-07 一种电路凸点下金属化层结构及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121540771.1U CN215268895U (zh) 2021-07-07 2021-07-07 一种电路凸点下金属化层结构及电路板

Publications (1)

Publication Number Publication Date
CN215268895U true CN215268895U (zh) 2021-12-21

Family

ID=79489876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121540771.1U Active CN215268895U (zh) 2021-07-07 2021-07-07 一种电路凸点下金属化层结构及电路板

Country Status (1)

Country Link
CN (1) CN215268895U (zh)

Similar Documents

Publication Publication Date Title
US8697492B2 (en) No flow underfill
CN101690434B (zh) 元器件内置基板的制造方法
CN101800209B (zh) 具有凹涡结构导线架的倒装半导体组件封装
JP2011014451A (ja) 接続端子付き基板
KR20180035126A (ko) 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템
CN104427782B (zh) 电子装置
CN101924038B (zh) 电子器件封装及制造方法
CN111477593A (zh) 覆晶薄膜及其制造方法
US20130029538A1 (en) Connection terminal structure, method for manufacturing connection terminal structure, and connection terminal structure substrate
CN105590926A (zh) 电子组件、电子模块、其制造方法以及电子装置
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
CN106206500A (zh) 半导体封装
CN215268895U (zh) 一种电路凸点下金属化层结构及电路板
JPH0750726B2 (ja) 半導体チップの実装体
TWI394250B (zh) 封裝結構及其製法
US10512168B2 (en) Electronic device and method of manufacturing the same
US7999191B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP5835735B2 (ja) 配線基板の製造方法
KR100647171B1 (ko) 선택 영역 땜납 배치
TW200522329A (en) Method of mounting wafer on printed wiring substrate
JP2003059959A (ja) 半導体装置とその実装方法
CN105308732A (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JPH036096A (ja) 回路基板
CN108573877B (zh) 形成贴附式双面载放零件的电子芯片模块的方法
JP3914478B2 (ja) Lsiチップ実装可撓配線板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant