CN105590865A - 在finfet器件上形成替代栅极结构的方法及其得到的器件 - Google Patents

在finfet器件上形成替代栅极结构的方法及其得到的器件 Download PDF

Info

Publication number
CN105590865A
CN105590865A CN201510745195.7A CN201510745195A CN105590865A CN 105590865 A CN105590865 A CN 105590865A CN 201510745195 A CN201510745195 A CN 201510745195A CN 105590865 A CN105590865 A CN 105590865A
Authority
CN
China
Prior art keywords
layer
fin
sacrificial gate
oxidation
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510745195.7A
Other languages
English (en)
Inventor
谢瑞龙
蔡秀雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105590865A publication Critical patent/CN105590865A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种在FINFET器件上形成替代栅极结构的方法及其得到的器件。其中，本发明揭露一种方法包括，除其他方法之外，形成具有上表面及多个侧表面的鳍部，形成包括具有密度小于1.8克/立方厘米的低密度氧化材料且与该鳍部的该上表面及该测表面相接触，以及位于该低密度氧化材料的该上表面上并与其相接触的牺牲栅极材料的牺牲栅极结构，并且形成侧壁间隔件相邻于该牺牲栅极结构。该方法更包括去除该牺牲栅极材料，以便从而暴露出该低密度氧化材料以定义替代栅极孔，并且在该替代栅极孔中形成替代栅极结构。

Description

在FINFET器件上形成替代栅极结构的方法及其得到的器件
技术领域
一般来说，本发明是涉及半导体器件的制造，尤指涉及在鳍式场效晶体管器件上形成替代栅极结构的各种新颖方法及其所得到的器件。
背景技术
现代集成电路，像是微处理器、存储器件等等，大量的电路器件，特别是晶体管，被设置在受限的芯片面积上。晶体管具有各种形状及形式，例如，平面晶体管、鳍式场效晶体管、纳米线器件等等。这些晶体管通常是NMOS(N型场效晶体管)或是PMOS(P型场效晶体管)型器件，其中“N”和“P”的指定是依据用于创造该器件的该源极/漏极的掺杂类型。所谓的CMOS(互补金属氧化物半导体)技术或产品指的是用NMOS和PMOS晶体管器件制造的集成电路产品。不论该晶体管器件的物理配置，各器件包括漏极和源极区，以及位在该源极/漏极区上方及之间的栅极电极结构。在施加适当的控制电压至栅极电极，会在该漏极区和该源极区之间形成导通通道区。
图1A显示出一现有技术，在半导体衬底12上方形成的鳍式场效晶体管半导体器件10的透视图，其将被引用以方便说明，在一非常高水平下，传统鳍式场效晶体管器件的一些基本特征。在这个例子中，鳍式场效晶体管器件10包括三个示例性鳍部14、栅极结构16、侧壁间隔件18和栅极盖20。栅极结构16通常包括绝缘材料层(未单独示出)，例如高k绝缘材料层或二氧化硅层，以及一或多个导电材料层(例如，金属和/或多晶硅)其作为器件10的栅极电极。鳍部14具有三维配置:高度14H、宽度14W和轴向长度14L。轴向长度14L对应电流行进的方向，例如，器件10的栅极长度(GL)，当它是可操作的。鳍部14被栅极结构16覆盖的部分是鳍式场效晶体管器件10的通道区。在常规处理流程中，鳍部14位于间隔件18外围的部分，即是在器件10的该源极/漏极区，通过执行一或多个磊晶生长工艺以生长额外的半导体材料于器件10的该源极/漏极区中的该鳍部上，以增大或甚至合并在一起(这种情况在图1A中未示出)。
图1B示出包括三个示例性鳍部14的传统鳍式场效晶体管器件的简化平面图。器件10的剖面图由图1C示出的栅极结构16中得到。参照图1C，器件10包括位于鳍部14之间的绝缘材料层22，位于栅极盖层20上方的另一绝缘材料层24，以及电耦接到栅极结构16的栅极接触结构28。图1C中示出的器件10是三栅(或三栅极)鳍式场效晶体管器件。也就是说，在操作过程中，会建构一个非常浅的导电区26(仅在图1C中的中间鳍部示出)，用于提供电流路径或通道，以从该源极流到该漏极。导电区26形成向内的侧表面14S且位在鳍部14的顶表面14T下方。如图所示，鳍式场效晶体管器件10的整体栅极长度(GL)和鳍式场效晶体管器件10的整体宽度(GW)全部取向于基本上平行于衬底10的水平面12A。
对许多早期的器件技术世代，大多数晶体管组件的栅极电极结构是包括多个硅基材料，像是二氧化硅和/或氮氧化硅栅绝缘层，结合多晶硅栅极电极。然而，随着积极地缩小晶体管组件，通道长度已逐渐变得越来越小，许多较新世代的器件采用包括替代材料的栅极电极堆栈，以努力避免短通道效应，其与传统硅基材料用于通道长度变小的晶体管息息相关。举例来说，在一些积极缩小的晶体管组件中，其可具有的通道长度等级约在14到32纳米，栅极结构包括高k栅极绝缘层(k值为10或更大)和一或多个金属层，所谓的高k介电/金属栅极(HK/MG)配置，已经比迄今更常用二氧化硅/多晶硅(SiO/poly)配置显示出可提供显着增强的运作性能。
一个已被用于形成具有高k/金属栅极结构的晶体管的已知处理方法为所谓的”后栅极”或”替代栅极”技术。在替代栅极技术中，所谓的”虚拟”或牺牲栅极结构最初会形成并在执行许多工艺运作以形成该器件时适当地维持，例如，掺杂源极/漏极区的形成，执行退火工艺以修复由离子植入工艺让该衬底造成的损伤，以及激活该植入的掺杂材料。在该工艺中的某些时候，会去除该牺牲栅极结构，以在该器件的最终HK/MG栅极结构形成的地方定义出栅极孔。
在鳍式场效晶体管器件上形成的栅极电极结构显现出几个独特的挑战。通常鳍部14是通过执行蚀刻工艺通过图案化硬掩模层以在衬底中定义出多个沟槽而形成。衬底12被该图案化硬掩模层覆盖的部分为鳍部14。典型的硬掩模层包括形成于衬底12上的热生长的二氧化硅层(氧化垫)以及形成于该衬垫氧化层上的氮化硅层(氮化垫)。接着该氮化垫和氧化垫使用光刻和蚀刻技术来图案化，从而定义出该图案化硬掩模层。现今的先进世代技术，鳍式场效晶体管器件的鳍部14相当薄，因此若该图案化硬掩模不够厚的话容易损坏。另外，若该硬掩模层的该氧化垫部分太厚，则很难确保能够完全去除该氧化垫的部分，因此会难以形成三栅(三栅极)鳍式场效晶体管器件。一般来说，该工艺步骤，即执行该蚀刻工艺模块或步骤以蚀刻衬底12来定义鳍部14，是不容易转换的，当鳍部14的结构有所变化时。也就是说，若一个参数，像是鳍部高度、鳍部宽度或硬掩模厚度有所改变，则整个蚀刻工艺模块便需要再加工，即该旧的蚀刻工艺模块不能轻易地用于具有不同物理参数的鳍部14上。这会导致消耗甚多的研发的时间和资源以制造出新的蚀刻工艺模块，新的蚀刻工艺模块可在制造设备中采用来形成新设计的鳍部。这些问题，当涉及到鳍式场效晶体管器件的替代栅极结构形成时，甚至可能会更不确定。
采用传统制造技术来制造鳍式场效晶体管器件会遇到的另一个问题是涉及到表面形貌控制(topographycontrol)。通常，在该沟槽形成而定义该鳍部14时，绝缘材料凹层22在该沟槽中的鳍部14间形成。此后，牺牲栅绝缘层热生长于鳍部14在绝缘材料凹层22上方暴露出的部分。接着，牺牲栅极的材料，例如非晶硅，是覆盖式淀积于衬底12，以便过度填充该沟槽。给出鳍部14和该沟槽的地形，该殿积的牺牲栅极材料的该上表面是不平均且必须平面化(通过CMP)，于该栅极盖材料，例如氮化硅形成之前。该平面化工艺是时控工艺(timedprocess)，即该抛光工艺不会停在另一材料层。因此，该牺牲栅极材料在鳍部14的该上表面上方的厚度是由该抛光工艺的持续时间控制。抛光速率和/或抛光工艺的持续时间的任何变化导致该牺牲栅极材料的厚度产生不希望的变化。这样的厚度变化能从晶圆的单片到单片和/或一批到一批发生，且产生更多制造问题。
本发明是关于形成鳍式场效晶体管器件上的替代栅极结构的方法及其所得到的器件，可解决或减少一或更多上述提到的问题。
发明内容
下文给出本发明的简化概要，以提供对本发明在一些方面的基本理解。此概要并非本发明的详尽概述。它并不旨在标识本发明的关键或重要组件，或是描绘本发明的范围。其唯一目的在于以简化形式呈现一些概念，作为前奏对稍后论述的更详细描述。
一般来说，本发明涉及到在鳍式场效晶体管器件上形成替代栅极结构的各种新颖方法及其所得到的器件。于此揭露的一种说明性方法包括，除其他方法之外，在半导体衬底中形成多个沟槽，以便定义具有上表面及多个侧表面的鳍部，形成牺牲栅极结构包括具有密度小于1.8克/立方厘米的低密度氧化材料，位于该多个沟槽中，并与该鳍部的该上表面和该侧表面接触，该低密度氧化材料具有基本上是平坦的上表面，且其所在高度要高于该鳍部的该上表面的高度，以及牺牲栅极材料位于该低密度氧化材料的该上表面上并与其相接触，以及形成侧壁间隔件，相邻于包括该牺牲栅极材料及该低密度氧化材料的该牺牲栅极结构。在本实施例中，该方法还包括执行第一蚀刻工艺以去除该牺牲栅极材料，以便由此暴露该低密度氧化材料，该低密度氧化材料于整个该第一蚀刻工艺中维持在该鳍部的该上表面和该侧表面上的位置，去除该暴露出的低密度氧化材料以便定义替代栅极孔，且从而暴露出于该替代栅极孔内的该鳍部的该上表面和该侧表面，以及在该替代栅极孔中该鳍部的该暴露出的上表面和该侧表面周围形成替代栅极结构。
附图说明
本发明可以通过参考下文与结合附图来理解，其中类似的参考数字标识相似的组件，其中:
图1A到图1C显示现有技术的鳍式场效晶体管器件。
图2A到图2T显示本发明所揭露的在鳍式场效晶体管器件上形成替代栅极结构的各种示例性新颖方法及其所得到的新型器件。
尽管本发明所公开的主题可以接受有各种修改和替换形式，其特定实施例已经通过在附图中示例的方式示出并在本文中详细描述。然而，应当理解，此处的特定实施例描述不是意在限制本发明于所公开的特定形式，而是相反，其意图是涵盖落入由所附权利要求限定的本发明的精神与范围内的所有修改、等同物及替代物。
具体实施方式
本发明的各种说明性的实施例描述如下。为清楚起见，并非实际实施的所有特征皆在本说明书中描述。当然应当理解，在任何这种实际实施例的发展下，必须作出许多实施方式特定的决定以实现开发者的特定目标，例如符合与系统相关和商业相关的限制，这将从一个实施形态变化到另一个实施形态。此外，可以理解，这样的开发努力可能是复杂和费时的，但是对于在本领域中受益于本发明的普通技术人员，仍然是例行任务。
本主题现在将参照附图描述。各种结构，系统和器件会示意性地描绘在附图中，仅为了解释的目的之用，以便不会因为那些本领域中的技术人士所熟知的细节而模糊本发明。尽管如此，附图被包括以描述和解释本发明的说明性实例。本文所用的词语和短语，其含义应该被理解和解释为与那些相关领域技术人员所理解的含义一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。就该术语或短语具有特殊含义来说，即，异于本领域技术人员所理解的意思，这样的特殊定义将被明确规定，在说明书中以定义方式直接且明确地提供了该术语或短语的特殊定义。对那些本领域技术人员在完整阅读本说明书下将显而易见的是，本发明公开的方法可以用于制造各种不同的器件，包括，但不限于，逻辑设备、存储器件等，并且该设备可以是NMOS或PMOS器件。
如将被那些阅读完本说明书之后的本领域技术人士所理解的，各种掺杂区域，例如，源/漏极区、卤素植入区、阱区等等，在附图中未示出。当然，本文所公开的发明不应该被认为是限制在本文所示出和描述的说明性示例。本文所公开的集成电路器件100的各种组件和结构可以使用各种不同的材料来形成，并通过执行各种已知的技术，例如，化学气相沉积(CVD)工艺、原子层沉积的(ALD)工艺、热生长工艺、旋涂工艺等等。这些各种材料层的厚度也可以变化，这取决于特定的应用。参照附图，本文所公开的方法和器件的各种说明性的实施例现在将更加详细地描述。
图2A到图2T示出一使用本发明所揭露方法而形成的鳍式场效晶体管器件100的说明性实施例的各种视图。这些附图也包括器件100的简化平面图(在右上角)，其显示在以下附图中所描述的各种剖面视图将采取的位置。更具体而言，视角“X-X”是取自通过器件100的该源极/漏极区，横切该鳍部的长轴方向的剖面图(即是说，基本上平行器件100的栅极宽度方向)；视角“Y-Y”是取自通过该鳍部间的空隙，基本上平行器件100的栅极长度方向的剖面图(即是说，电流传导方向)；而视角“Z-Z”是取自通过鳍部的长轴，横切该栅极结构的长轴的剖面图(即是说，于该器件的电流传导方向中)。
在本文所描述的例子中，鳍式场效晶体管器件100将会在半导体衬底102之中及上方形成。衬底102可具有各种结构配置，像是绝缘体上硅(SOI)或是包括块状半导体层、埋入绝缘层和主动层的绝缘体上硅锗(SOGI)。或是，该衬底可具有简单的大量配置。衬底102可由硅制成或由硅以外的材料制成。因此，术语“衬底”或“半导体衬底”应被理解为涵盖所有的半导体材料以及所有材料的所有形态。
图2A显示在一个制造节点上的器件100，其已执行几道工艺运作。首先，图案化蚀刻掩模104，例如二氧化硅层(例如氧化垫-未单独示出)和氮化硅层(例如氮化垫-未单独示出)的组合，是形成在衬底102上。在一些例子中，若需要该衬垫氧化物可以省略。此后，执行一或多道蚀刻工艺通过图案化蚀刻掩模104以便在衬底102中定义多个沟槽105。这导致多个鳍部106的形成。本发明所揭露的说明性鳍式场效晶体管器件100描述为具有两个示例性鳍部106。然而，如本领域的技术人士阅读完本说明书之后所理解，本发明所揭露的方法和器件可在制造具有任何数目的鳍部的鳍式场效晶体管器件采用。鳍部106在器件100的电流传导方向横向延伸进出该绘图页，以及进入将变成器件100的源极/漏极区之处。
继续参阅图2A，沟槽105和鳍部106的整体尺寸、形状和构造可依据特定实施例而变化。沟槽105的深度及宽度可依据特定实施例而变化。在一说明性实施例中，根据当前技术，沟槽105的整体深度(相对于衬底102的该上表面)可在约20到50纳米的范围。在该附图中所示出的说明性实施例，沟槽105和鳍部106将简单显示为具有大致的矩形部分和断面。实际上的真实世界的器件中，沟槽105的侧壁可以稍微向内渐缩，虽然这个配置未在附图中示出。因此，沟槽105和鳍部106的尺寸和配置，以及它们形成的方式，不应被认为是限制本发明。为了便于公开，仅具有大致矩形的剖面结构的基本上矩形的沟槽105和鳍部106将在附图中示出。
图2B显示在鳍部结构106之间的沟槽105中形成绝缘材料凹层108(例如二氧化硅)之后的鳍式场效晶体管器件100。绝缘材料凹层108的形成可通过用绝缘材料过度填充沟槽105，在该绝缘材料层上执行CMP工艺而停在图案化硬掩模层104的上表面，以及在绝缘材料层108上执行凹蚀刻工艺，以便凹陷绝缘材料层108的上表面108S到在沟槽105内所需要的高度。
图2C显示在执行气体团离子束(GCIB)工艺以在沟槽105底部与图案化硬掩模层104上方形成蚀刻停止层110之后的鳍式场效晶体管器件100。为了便于说明，蚀刻停止层110相对于图案化硬掩模104有不同的交叉影线(cross-hatching)。实际上，蚀刻停止层110和图案化硬掩模层104可以由相同材料组成，例如氮化硅，或者它们可以由表现出类似蚀刻特性的材料制成，因此它们都可在共同的蚀刻工艺中被去除。一般情况下，可执行GCIB工艺以便导致材料110是形成在基本上水平取向的平面上，像是在硬掩模层104上方，不会在垂直取向的平面上形成具有明显数量的材料110。蚀刻停止层110的厚度可依据特定实施例而变化，例如约2到10纳米。
图2D显示在蚀刻停止层110上方鳍部106之间形成材料层112的鳍式场效晶体管器件100。在一个示例性的例子中，材料层112可以是低密度的可流动氧化材料或OPL材料。材料层112可以具有牺牲特性，或者它可以是该完成品器件的一部分，取决于要形成器件100所选择的制造流程以及材料层112所选择的材料。在一个特定例子中，材料层112可以是具有密度小于1.8克/立方厘米的低密度氧化材料，像是可流动氧化材料。低密度氧化材料层112可沉积到所需要的厚度，通过使用相对新的诺发(Novellus)可流动氧化工艺，其中该上述的诺发工艺的至少一些方面被认为在美国专利第7,915,139号中揭露，在此通过引用其整体来并入本文。一般来说，该诺发工艺是相对低温的工艺，由此该工艺中使用的前驱材料流入该结构中的最低层，在此情况下，是指蚀刻停止层110上方鳍部106之间的沟槽105中的区域。该低密度的氧化沉积工艺的参数，像是该沉积工艺的长度，决定低密度氧化材料层112的最终厚度，这可能取决于特定应用而变化。在其它实施例中，低密度氧化材料层112最初可以形成厚度大于它需要的最终厚度，并且可执行凹陷蚀刻工艺以减少它的厚度至它最终需要的厚度。无论是采用哪个工艺技术，低密度氧化材料层112的最终厚度可依据特定应用而变化，例如5到10纳米。如上所述，在一特定实施例中，在本说明书中讨论到的低密度氧化材料可以具有小于1.8克/立方厘米的密度。这样的低密度氧化材料比起其它较高质量的氧化材料，可被认为是相对较低质量的氧化材料，例如，热生长的氧化材料(密度约等于2.27克/立方厘米)、PECVD沉积氧化材料(密度约等于2.1克/立方厘米)、HARP氧化材料(密度约等于2.0克/立方厘米)、HDP氧化材料(密度约等于2.16克/立方厘米)等等。在材料层112是OPL材料的情况下，OPL层112可以通过以OPL过度填充该沟槽来形成，然后凹陷该OPL材料到沟槽105内所需的高度水平，即是说，直到位于鳍部106上方的蚀刻停止层110和硬掩模层104的部分暴露出来。
图2E显示一实施例，其中材料层112是低密度可流动氧化材料层112。示出在执行一或多道的蚀刻工艺以去除蚀刻停止层110和硬掩模层104未被低密度氧化材料层112覆盖的部分之后的鳍式场效晶体管器件100。这个工艺运作清除鳍部106的上表面106S以及这样材料的鳍部的侧表面106X。如果材料层112是OPL材料凹层，该工艺运作将是相同的。下文将更充分地讨论，在材料层112是低密度氧化材料的情况下，它可以或可以不维持在执行该蚀刻工艺之后的位置。在材料层112是由OPL材料制成的情况下，OPL材料通常会在执行该蚀刻工艺之后剥离，以便从而暴露出蚀刻停止层110。
图2F显示在执行第二低密度氧化沉积工艺以在蚀刻停止层110上方及鳍部106之间形成低密度氧化材料层114之后的鳍式场效晶体管器件100。如图所示，在一实施例中，低密度氧化材料层114形成至一厚度，使得它的上表面处在高于鳍部106的上表面106S的位置。如上所述，在一示例性例子中，低密度氧化材料层112可先于低密度氧化材料层114的形成被去除。在其它实施例中，低密度氧化材料层114可简单地形成于低密度氧化材料层112的顶端(图2F包含反映后者技术的虚线)。像以前一样，低密度氧化材料层114可沉积至它所需要的厚度，通过使用上述该相对新的诺发可流动氧化工艺，或者它可以通过执行沉积与回蚀工艺来形成，一样如同上述。无论采用哪种工艺技术，在一示例性实施例中，低密度氧化材料层114的最终厚度是这样的厚度114T，在鳍部106的上表面106S上方，可约为2到10纳米。
在另一实施例中，如图2G所示，可在低密度氧化材料层114上执行CMP工艺，而停在且暴露出鳍部106的上表面106S。此后，一层薄薄的二氧化硅107，例如3到5纳米，可沉积在暴露出的上表面106S和低密度氧化材料层114的平坦化上表面。为便于公开，其余附图将显示该制造流程，其中附加氧化层107不会如在本段所述地形成。
本发明将在通过执行替代栅极工艺以形成鳍式场效晶体管器件搬100的栅极结构的上下文中揭露。因此，图2H显示出在使用传统掩模及蚀刻技术来沉积与图案化牺牲栅极材料116和栅极盖层118于低密度氧化材料层114上方之后的器件100。一般来说，牺牲栅极材料116包括多晶硅或非晶硅的材料，而栅极盖层118包括像是氮化硅的材料。这些材料的厚度可依据特定应用而变化。需注意，不同于现有制造技术，图案化牺牲栅极材料116是在低密度氧化材料114上形成，即是说，它并没有在先前于鳍部106上形成的热氧化层上形成，包括鳍部106的上表面106S，如同在至少一些现有制造技术上的做法。另外，使用本发明所公开的方法，牺牲栅极材料116基本上是平面结构，在低密度氧化层114的大致平坦的上表面上或其上方形成，从而消除或减少在本说明书的背景技术部分所描述的不均匀形貌问题，其中该牺牲栅极电极材料是在该鳍部之间的沟槽中形成。在形成上述的附加氧化层107的情况下，图案化牺牲栅极材料116将会在附加薄氧化材料层107的大致平坦的上表面上形成。通过使用这些工艺技术，牺牲栅极材料层116可以形成，使得它在整个衬底上具有大致均匀的厚度。
图2I显示在通过执行非等向性蚀刻工艺去除相对于蚀刻停止层110和鳍部106的该低密度氧化材料，以去除低密度氧化材料层114(和112，如果存在的话)的暴露部分之后的鳍式场效晶体管器件100。需注意低密度氧化材料层114(和112，如果存在的话)的暴露部分依然位在图案化牺牲栅极材料116下。在上述的附加氧化层107形成的情况下，仅有附加薄氧化材料层107的部分将位在鳍部106的上表面106S上方图案化牺牲栅极材料116下。在图2I的视角Y-Y，附加氧化层107(未示出)将位在图案化低密度氧化材料层114和图案化牺牲栅极材料116之间。
图2J显示在简单地描绘侧壁间隔件120相邻于图案化牺牲栅极材料116、图案化栅极盖层118和位于这些结构下的低密度氧化材料114(和112，如果存在的话)的图案化部分形成之后的鳍式场效晶体管器件100。整体而言，牺牲栅极材料116和低密度氧化材料114(112)的图案化部分可被认为是牺牲栅极结构。侧壁间隔件120通过沉积一层间隔件材料(例如，氮化硅)且此后执行非等向性蚀刻工艺而形成。间隔件120可以具任何所需要的厚度。
图2K显示在执行几道工艺运作之后的鳍式场效晶体管器件100。首先，执行可选择性的鳍部合并工艺，其中示例性地示出磊晶半导体材料122生长于位在器件100的源极/漏极区中的鳍部106的部分上。虚线106Y显示初始鳍部结构106的轮廓。当然，这样的磊晶材料122在器件100的源极/漏极区中的形成对实现本发明是不需要。此后，另一绝缘材料层124，像是二氧化硅，是覆盖式沉积于器件100上方。然后，执行一或多道的化学机械抛光(CMP)工艺以平坦化绝缘材料124的上表面与栅极盖层118的上表面。
图2L显示在执行时控凹蚀刻工艺以去除栅极盖层118和选择性相对于周围结构的部分间隔件120之后的鳍式场效晶体管器件100。从图2L的视角Y-Y取得的特殊剖视图(A-A)。视角A-A是从器件100的栅极长度方向取得(仅单一鳍部106在视角A-A中示出)。如在视角A-A中最佳示出的，低密度氧化材料114(112)，整体被认为是，如果有的话，位在蚀刻停止层110上并与其相接触，并且该低密度氧化材料是在鳍部106的上表面106S及侧表面106Y上形成并与其相接触。即是说，低密度氧化材料114(112)封装鳍部106的上表面及侧表面。另外，如上所述，该低密度氧化材料定义一基本上平坦的上表面114S，其上方形成牺牲栅极材料116。注意到，使用本发明公开的方法所形成的图案化牺牲栅极材料116基本上是平面结构，且在整个衬底具有大致均匀的厚度，当由该器件的栅极宽度方向，从该栅极取得的剖面视角中得知。这样基本上的平坦层用于鳍式场效晶体管器件的该牺牲栅极结构与使用现有制造技术在鳍式场效晶体管器件上形成牺牲栅极结构的多晶硅或非晶硅部分的“台阶轮廓”形成鲜明地对照，其中热氧化物于形成该多晶硅或非晶硅材料用于在该鳍部间的该沟槽内的该牺牲栅极结构之前，先形成在该鳍部上。在绝缘材料层107形成的情况下(见图2G)，基本上平坦的材料层116，其用于鳍式场效晶体管器件100的该牺牲栅极结构，将会在绝缘材料层107上形成且与其相接触。
图2M显示在绝缘材料层124上执行一或多道平面化工艺(例如，CMP工艺)的鳍式场效晶体管器件100，而该平面化工艺停止在牺牲材料层116。
图2N显示在执行时控凹蚀刻工艺以凹陷绝缘材料层124相对该周围材料的该上表面之后的鳍式场效晶体管器件100。凹陷量可以依据特定应用而变化，例如约15纳米。需注意，在所示的例子中，绝缘材料层124的该凹陷上表面是位在低于间隔件120及牺牲材料层116两者的上表面的高度水平。
图2O显示通过执行保形沉积工艺以在器件100上方形成薄绝缘保护层121之后的鳍式场效晶体管器件100。在一说明性实施例中，绝缘保护层121可以包括与侧壁间隔件120相同的材料，例如氮化硅。下文将更充分讨论，绝缘保护层121的目的是为了保护绝缘材料层124的消耗，当从间隔件120之间去除该低密度氧化材料时。此外，虽然本文显示的实施例示出低密度氧化材料114形成于由间隔件120定义的空间，由于绝缘保护层121的存在，高质量且更致密的氧化材料不同于低密度氧化材料，像是热生长氧化物、HARP氧化物或HDP氧化物，可以在间隔件120之间的该空间内形成。这样的更高质量且致密的氧化材料可能比本发明所显示的该低密度氧化材料更难以去除，但是，在这样的情况下，绝缘保护层121用于防止该绝缘材料层124的不希望的消耗，当从间隔件120之间的空间去除这样的其它较高质量的氧化材料时。
图2P显示在器件100上方沉积另一层绝缘材料123之后以及执行CMP工艺而停止在绝缘保护层121之后的器件100。绝缘材料123可以包括像是二氧化硅的材料。
图2Q显示在执行时控凹蚀刻工艺以去除绝缘保护层121选择性相对该周围结构的暴露部分之后的鳍式场效晶体管器件100。该工艺运作暴露出要去除的牺牲栅极材料116。
图2R显示在执行一或多道蚀刻工艺以去除牺牲栅极材料116相对该周围材料且特别是位于牺牲栅极材料118下方的低密度氧化材料114(112)之后的鳍式场效晶体管器件100。该工艺运作导致形成孔穴125且暴露出位在间隔件120之间的低密度氧化材料114(112)。
图2S显示出执行另一道蚀刻工艺通过孔穴125以去除选择性相对该周围结构的暴露出的低密度氧化材料114(112)之后的鳍式场效晶体管器件100。该蚀刻工艺停止在该器件的通道区中的蚀刻停止层110和鳍部106。该工艺运作导致替代栅极孔127在间隔件120之间且器件100的最终替代栅极结构将形成之处形成。需注意，如上所述，在这蚀刻工艺期间，当去除栅极孔127内的低密度氧化材料114时，也将去除绝缘材料层123，但绝缘保护层121会做为蚀刻停止层，以防止从器件100的该源极/漏极区上方去除绝缘材料124。
重要的是，在图2S所示出的该蚀刻工艺期间，可以采用非常快的清洗工艺(例如，HF清洗)来快速地去除该低密度氧化材料。在一些情况下，这取决于蚀刻剂的使用，去除该低密度氧化材料的速率可以比去除传统热生长的二氧化硅材料的速率快约100倍，其中该传统热生长的二氧化硅材料是在作为牺牲栅极材料116的材料形成之前，在鳍部106的该上表面与该侧表面上形成。因此，使用本发明公开的方法，鳍部106的该表面不太可能被攻击和消耗，当它是即将被去除的低密度氧化材料而不是热生长氧化材料。此外，如上所述，蚀刻停止层110在该栅极区中的绝缘材料108上方(视角Y-Y)的存在使其在该蚀刻工艺期间有效地建立“硬性停止”，让鳍部106暴露出的垂直高度有更精确地控制，而且还会成为器件100的该通道区的一部分。
图2T显示了在替代栅极孔127中形成替代栅极结构130和栅极盖层132(例如，氮化硅)的鳍式场效晶体管器件100。本文示出的替代栅极结构130是意在代表实际上在制造集成电路产品可以用任何形式的替代栅极结构。通常，在形成将要变成替代栅极结构130的一部分的各种材料层之前，将会执行预清洗工艺以意图从替代栅极孔127内去除所有外来材料。此后，最终的栅极结构130可通过依次沉积该栅极结构的材料到替代栅极孔127内以及绝缘材料层124上方来形成，接着执行CMP工艺以去除绝缘材料层124上方的过量材料，包括绝缘保护层121。接着，执行凹蚀刻工艺以凹陷栅极孔127中的材料，制造出空间而形成栅极盖层132。然后，在该凹陷栅极材料上方且替代栅极孔中形成栅极盖层132。栅极盖层132可以包括各种材料，例如氮化硅，并且其可以通过以该栅极盖材料过度填充替代栅极孔127的剩余部分来形成，此后执行CMP工艺以去除停止在绝缘材料层124上的过量材料。如先前所述，栅极结构130可以包括高k绝缘材料层(k值等于或大于10)以及一或多层金属层。
上述公开的特定实施例仅是说明性的，因为本发明明显对于那些受益于本发明所教示的本领域技术人士可以不同但等效的方式被修改和实现。例如，可以用不同的顺序来执行上述的处理步骤。此外，没有意图要限制在本说明书所示出的结构或设计的细节，除了所附的权利要求所描述的以外。因此，很明显上述公开的特定实施例可以被改变或修改，并且所有这些变化都被认为是在本发明的范围和精神内。请注意，所使用的术语，诸如“第一”、“第二”、“第三”或“第四”来描述在本说明书和在所附权利要求中的各种工艺或结构的仅是对这些步骤/结构作为一个参考用简称，且未必暗示这些步骤/结构是在有所定的顺序中被执行/形成。当然，这取决于确切的权利要求的语言，可以或可以不要求这样的工艺顺序。因此，本发明所寻求的保护是如所附的权利要求书所列。

Claims (21)

1.一种在鳍式场效晶体管器件形成替代栅极结构的方法，其特征在于，该方法包括:
在半导体衬底中形成多个沟槽，以便定义具有上表面及多个侧表面的鳍部；
形成牺牲栅极结构，该牺牲栅极结构包括:
具有密度小于1.8克/立方厘米的低密度氧化材料，位于该多个沟槽中，并与该鳍部的该上表面和该侧表面接触，该低密度氧化材料具有基本上是平坦的上表面，且其所在高度要高于该鳍部的该上表面的高度；以及
牺牲栅极材料，位于该低密度氧化材料的该上表面上并与其相接触；
形成侧壁间隔件，相邻于包括该牺牲栅极材料及该低密度氧化材料的该牺牲栅极结构；
执行第一蚀刻工艺以去除该牺牲栅极材料，以便由此暴露该低密度氧化材料，该低密度氧化材料于整个该第一蚀刻工艺中维持在该鳍部的该上表面和该侧表面上的位置；
去除该暴露出的低密度氧化材料以便定义替代栅极孔，且从而暴露出于该替代栅极孔内的该鳍部的该上表面和该侧表面；以及
在该替代栅极孔中该鳍部的该暴露出的上表面和该侧表面周围形成替代栅极结构。
2.如权利要求1所述的方法，其特征在于，在形成该牺牲栅极结构之前，该方法更包括:
在该多个沟槽中形成绝缘材料层，使得该绝缘材料层的上表面的高度要低于该鳍部的该上表面的高度；以及
在该绝缘材料层的该上表面上以及该鳍部的该上表面上方形成蚀刻停止层。
3.如权利要求2所述的方法，其特征在于，在形成该牺牲栅极结构之前，该方法更包括:
在位于该绝缘材料层上的该蚀刻停止层上方形成材料层，该材料层具有上表面，其所在位置使得位于该鳍部的该上表面上方的该蚀刻停止层暴露出来；以及
去除位在该鳍部的该上表面上方的该暴露出的该蚀刻停止层。
4.如权利要求2所述的方法，其特征在于，该材料层是OPL材料或可流动氧化材料的其中一个。
5.如权利要求1所述的方法，其特征在于，该牺牲栅极材料包括多晶硅或非晶硅的其中一个。
6.如权利要求1所述的方法，其特征在于，该替代栅极结构包括高k栅绝缘材料以及至少一金属层。
7.如权利要求1所述的方法，其特征在于，该低密度氧化材料是可流动氧化材料，其通过执行至少二道可流动氧化沉积工艺来形成。
8.如权利要求1所述的方法，其特征在于，该低密度氧化材料是可流动氧化材料，其通过执行单一道可流动氧化沉积工艺来形成。
9.如权利要求1所述的方法，其特征在于，该低密度氧化材料是可流动氧化材料，其通过去除先前形成的可流动氧化材料层，并接着执行单一道可流动氧化沉积工艺来形成。
10.如权利要求1所述的方法，其特征在于，当由该器件的栅极宽度方向得到的剖面观察，该牺牲栅极材料基本上是具有基本上平均厚度的平面结构。
11.如权利要求1所述的方法，其特征在于，在形成该侧壁间隔件之后，该方法更包括:
在该多个沟槽中该间隔件的侧向外围形成绝缘材料凹层，使得该绝缘材料凹层的凹陷上表面是处在低于该间隔件的上表面的高度以及低于该牺牲栅极材料的上表面的高度；
在该绝缘材料凹层的该凹陷上表面、该间隔件的该上表面以及该牺牲栅极材料的该上表面上形成绝缘保护层；
去除该绝缘保护层位在该间隔件上方及该牺牲栅极材料上方的部分；以及
对在该绝缘材料凹层上方位置的该绝缘保护层的剩余部分，执行该第一蚀刻工艺，其中，该绝缘保护层的该剩余部分在该第一蚀刻工艺的执行过程中会保护该绝缘材料凹层。
12.一种在鳍式场效晶体管器件形成替代栅极结构的方法，其特征在于，该方法包括:
在半导体衬底中形成多个沟槽，以便定义具有上表面及多个侧表面的鳍部；
在该多个沟槽中形成第一绝缘材料层，使得该第一绝缘材料层的凹陷上表面所在高度低于该鳍部的该上表面的高度；
执行至少一道工艺操作以在该第一绝缘材料层的该凹陷上表面上形成蚀刻停止层，同时清除该蚀刻停止层留下在该蚀刻停止层上方的该鳍部的该上表面及该侧表面；
在该多个沟槽中形成第二绝缘材料层，并且与该鳍部的该上表面及该侧表面，还有与该蚀刻停止层的上表面相接触，该第二绝缘材料层的形成使得该第二绝缘材料层的上表面基本上是平坦的，且其所在高度是高于该鳍部的该上表面的高度；
在该第二绝缘材料层的该上表面上形成牺牲栅极材料；
图案化该牺牲栅极材料和该第二绝缘材料层，以定义牺牲栅极结构；
形成侧壁间隔件相邻于包括该牺牲栅极材料和该第二绝缘材料层的该牺牲栅极结构；
执行第一蚀刻工艺以去除在该间隔件之间的该牺牲栅极材料，以便从而暴露出该第二绝缘材料层，该第二绝缘材料层于整个该第一蚀刻工艺中维持在该鳍部的该上表面及该侧表面上的位置；
执行第二蚀刻工艺，其停在该蚀刻停止层，并且去除该暴露出的第二绝缘材料的至少一部分，以便定义替代栅极孔及从而暴露出在该替代栅极孔内的该鳍部的该上表面及该侧表面；以及
在该替代栅极孔中该鳍部的该暴露出的上表面及该侧表面周围形成替代栅极结构。
13.如权利要求12所述的方法，其特征在于，在该多个沟槽中形成该第二绝缘材料层包括形成可流动氧化材料、CVD沉积氧化材料、HARP氧化材料或HDP氧化材料的其中至少一个。
14.如权利要求12所述的方法，其特征在于，形成于该多个沟槽中的该第二绝缘材料层是可流动氧化材料。
15.如权利要求12所述的方法，其特征在于，当由该器件的栅极宽度方向得到的剖面观察，该牺牲栅极材料基本上是具有基本上平均厚度的平面结构。
16.如权利要求12所述的方法，其特征在于，在该多个沟槽中形成的该第二绝缘材料层是具有密度小于1.8克/立方厘米的硅氧化材料。
17.如权利要求12所述的方法，其特征在于，在形成该侧壁间隔件之后，该方法更包括:
在该多个沟槽中该间隔件的侧向外围形成绝缘材料凹层，使得该绝缘材料凹层的凹陷上表面是处在低于该间隔件的上表面的高度，以及低于该牺牲栅极材料的上表面的高度；
在该绝缘材料凹层的该凹陷上表面、该间隔件的该上表面以及该牺牲栅极材料的该上表面上形成绝缘保护层；
去除该绝缘保护层位在该间隔件上方及该牺牲栅极材料上方的部分；以及
对在该绝缘材料凹层上方位置的该绝缘保护层的剩余部分，执行该第一蚀刻工艺，其中，该绝缘保护层的该剩余部分在该第一蚀刻工艺的执行过程中会保护该绝缘材料凹层。
18.一种在鳍式场效晶体管器件形成替代栅极结构的方法，其特征在于，该方法包括:
在半导体衬底中形成多个沟槽，以便定义具有上表面及多个侧表面的鳍部；
在该多个沟槽中形成第一绝缘材料层，使得该第一绝缘材料层的上表面所在高度低于该鳍部的该上表面的高度；
在该第一绝缘材料层的该上表面上以及该鳍部的该上表面上方形成蚀刻停止层；
在该多个沟槽中形成密度小于1.8克/立方厘米的第一氧化材料层，并与该蚀刻停止层的上表面以及该鳍部的该侧表面接触，该第一氧化材料层的形成使得该第一氧化材料层的上表面基本上是平坦的，并且所在高度是低于该鳍部的该上表面的高度；
从该鳍部的该上表面上方去除至少该蚀刻停止层，其中位于该第一氧化材料层的该上表面上方的该鳍部的该上表面和该鳍部的该侧表面是没有该蚀刻停止层；
在该多个沟槽中形成密度小于1.8克/立方厘米的第二氧化材料层，并与该第一氧化材料层的该上表面以及该鳍部的该上表面及该侧表面接触，该第二氧化材料层的形成使得该第二氧化材料层的上表面基本上是平坦的，并且所在高度是高于该鳍部的该上表面的高度；
在该第二氧化材料层的该上表面上形成牺牲栅极材料；
图案化该牺牲栅极材料以及该第一和第二氧化材料层，以定义包括该牺牲栅极材料与该第一及第二氧化材料层的牺牲栅极结构；
形成侧壁间隔件相邻于该牺牲栅极结构；
执行第一蚀刻工艺以去除该间隔件之间的该牺牲栅极材料，以便从而暴露出该第二氧化材料层，该第一及第二氧化材料层于整个该第一蚀刻工艺中整体地覆盖该鳍部的该上表面及该侧表面；
执行第二蚀刻工艺以去除位在该间隔件之间的该第一及第二氧化材料层的至少一部分，以便从而定义替代栅极孔以及暴露出在该替代栅极孔内的该鳍部的该上表面及该侧表面；以及
在该替代栅极孔中该鳍部的该暴露出的上表面及该侧表面的周围形成替代栅极结构。
19.如权利要求18所述的方法，其特征在于，当由该器件的栅极宽度方向得到的剖面观察，该牺牲栅极材料基本上是具有基本上平均厚度的平面结构。
20.如权利要求18所述的方法，其特征在于，该第一和第二氧化材料层是由可流动氧化材料制成。
21.如权利要求18所述的方法，其特征在于，在形成该侧壁间隔件之后，该方法更包括:
在该多个沟槽中该间隔件的侧向外围及该第二氧化层上方形成绝缘材料凹层，使得该绝缘材料凹层的凹陷上表面是处在低于该间隔件的上表面的高度以及低于该牺牲栅极材料的上表面的高度；
在该绝缘材料凹层的该凹陷上表面、该间隔件的该上表面以及该牺牲栅极材料的该上表面上形成绝缘保护层；
去除该绝缘保护层位在该间隔件上方及该牺牲栅极材料上方的部分；以及
对在该绝缘材料凹层上方位置的该绝缘保护层的剩余部分，执行该第二蚀刻工艺，其中，该绝缘保护层的该剩余部分在该第二蚀刻工艺的执行过程中会保护该绝缘材料凹层。
CN201510745195.7A 2014-11-07 2015-11-05 在finfet器件上形成替代栅极结构的方法及其得到的器件 Pending CN105590865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/535,852 US9478634B2 (en) 2014-11-07 2014-11-07 Methods of forming replacement gate structures on finFET devices and the resulting devices
US14/535,852 2014-11-07

Publications (1)

Publication Number Publication Date
CN105590865A true CN105590865A (zh) 2016-05-18

Family

ID=55912904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510745195.7A Pending CN105590865A (zh) 2014-11-07 2015-11-05 在finfet器件上形成替代栅极结构的方法及其得到的器件

Country Status (3)

Country Link
US (1) US9478634B2 (zh)
CN (1) CN105590865A (zh)
TW (1) TWI618146B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464757A (zh) * 2016-06-02 2017-12-12 格罗方德半导体公司 形成垂直晶体管器件的方法
CN107564860A (zh) * 2016-06-30 2018-01-09 格罗方德半导体公司 在包括finfet装置的ic产品的隔离区上形成保护层的方法
CN107591334A (zh) * 2016-07-06 2018-01-16 格罗方德半导体公司 用于放置在具有高k介电栅极的半导体主动区内的栅极接触的方法及设备
CN107591333A (zh) * 2016-07-06 2018-01-16 格罗方德半导体公司 用于在半导体的主动区内放置栅极接触的方法及设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US11309220B2 (en) * 2017-08-14 2022-04-19 Globalfoundries Inc. Methods, apparatus, and manufacturing system for self-aligned patterning of a vertical transistor
US10651284B2 (en) 2017-10-24 2020-05-12 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10236215B1 (en) 2017-10-24 2019-03-19 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552058B1 (ko) * 2004-01-06 2006-02-20 삼성전자주식회사 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US8084346B1 (en) * 2010-10-20 2011-12-27 International Business Machines Corporation Replacement metal gate method
JP6025834B2 (ja) 2011-06-15 2016-11-16 スリーエム イノベイティブ プロパティズ カンパニー 改善された変換効率を有する太陽電池
US9147765B2 (en) * 2012-01-19 2015-09-29 Globalfoundries Inc. FinFET semiconductor devices with improved source/drain resistance and methods of making same
US8846477B2 (en) 2012-09-27 2014-09-30 Globalfoundries Inc. Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
US8883623B2 (en) 2012-10-18 2014-11-11 Globalfoundries Inc. Facilitating gate height uniformity and inter-layer dielectric protection
US9349837B2 (en) * 2012-11-09 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase Fin height in Fin-first process
US9318367B2 (en) 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464757A (zh) * 2016-06-02 2017-12-12 格罗方德半导体公司 形成垂直晶体管器件的方法
CN107464757B (zh) * 2016-06-02 2019-05-21 格罗方德半导体公司 形成垂直晶体管器件的方法
CN107564860A (zh) * 2016-06-30 2018-01-09 格罗方德半导体公司 在包括finfet装置的ic产品的隔离区上形成保护层的方法
CN107564860B (zh) * 2016-06-30 2020-05-15 格罗方德半导体公司 在包括finfet装置的ic产品的隔离区上形成保护层的方法
CN107591334A (zh) * 2016-07-06 2018-01-16 格罗方德半导体公司 用于放置在具有高k介电栅极的半导体主动区内的栅极接触的方法及设备
CN107591333A (zh) * 2016-07-06 2018-01-16 格罗方德半导体公司 用于在半导体的主动区内放置栅极接触的方法及设备
CN107591333B (zh) * 2016-07-06 2020-11-24 格罗方德半导体公司 用于在半导体的主动区内放置栅极接触的方法及设备
CN107591334B (zh) * 2016-07-06 2020-11-24 格罗方德半导体公司 用于放置在具有高k介电栅极的半导体主动区内的栅极接触的方法及设备

Also Published As

Publication number Publication date
TWI618146B (zh) 2018-03-11
TW201630073A (zh) 2016-08-16
US20160133719A1 (en) 2016-05-12
US9478634B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
CN105590865A (zh) 在finfet器件上形成替代栅极结构的方法及其得到的器件
US10032890B2 (en) Method of manufacturing semiconductor devices
CN101779284B (zh) 用于制造不同高度的相邻硅鳍的方法
US7816228B2 (en) Method of manufacturing a semiconductor device
US10854602B2 (en) FinFET device and method for fabricating the same
CN108493156B (zh) 栅极切口整合及相关装置
US9349835B2 (en) Methods for replacing gate sidewall materials with a low-k spacer
KR20160059861A (ko) 반도체 소자 및 이의 제조 방법
CN104051539A (zh) 形成FinFET半导体设备的低缺陷取代鳍部的方法及其所产生的设备
JP2011166142A (ja) 半導体装置の製造方法
CN107833891B (zh) 半导体器件及其制造方法
US8932936B2 (en) Method of forming a FinFET device
KR20150054497A (ko) 반도체 장치 제조 방법
KR102332872B1 (ko) 데이터 보존이 향상된 메모리 디바이스
US20170040437A1 (en) Low-k spacer for rmg finfet formation
CN103489784A (zh) 具有改良的栅极高度均匀性的半导体装置及其制造方法
CN105359260B (zh) 替代栅极流中的部分凹陷沟道核心晶体管
CN109075078A (zh) 基于鳍的晶体管的几何调整
CN109326646B (zh) 半导体装置
CN104332410A (zh) 一种鳍式场效应晶体管的制造方法
TWI576898B (zh) 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置
US9099570B2 (en) Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices
US8877622B2 (en) Process for producing an integrated circuit
US20190229196A1 (en) Semiconductor Device and Method
CN112397519B (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190816

AD01 Patent right deemed abandoned