CN105552131B - 基于量子点掺杂栅绝缘层的光调制薄膜晶体管 - Google Patents

基于量子点掺杂栅绝缘层的光调制薄膜晶体管 Download PDF

Info

Publication number
CN105552131B
CN105552131B CN201610057614.2A CN201610057614A CN105552131B CN 105552131 B CN105552131 B CN 105552131B CN 201610057614 A CN201610057614 A CN 201610057614A CN 105552131 B CN105552131 B CN 105552131B
Authority
CN
China
Prior art keywords
gate insulation
insulation layer
quantum dot
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610057614.2A
Other languages
English (en)
Other versions
CN105552131A (zh
Inventor
刘向
陶治
陈静
雷威
伊曼纽尔·杰克
塔耶·默罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201610057614.2A priority Critical patent/CN105552131B/zh
Publication of CN105552131A publication Critical patent/CN105552131A/zh
Application granted granted Critical
Publication of CN105552131B publication Critical patent/CN105552131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其制备方法包括:在基底上依次沉积有源层与源漏极接触层;将量子点与有机光胶旋涂在有源层上,制备栅绝缘层;在栅绝缘层上刻蚀出连接接触层与源漏极的导通孔;最后在栅绝缘层上制备透明电极,并将该透明电极刻蚀做为平面的漏电极,栅电极和源电极。本发明的薄膜晶体管器件除了具备传统的源漏栅三个调制极外还可以通过入射光作为第四端调制极。本发明利用掺杂了量子点的薄膜晶体管栅绝缘层制备出兼具光电探测与信号读取功能的光调制薄膜晶体管,大大简化了光调制薄膜晶体管的结构与制备工艺,缩小了器件的尺度并提高了光电探测的性能。

Description

基于量子点掺杂栅绝缘层的光调制薄膜晶体管
技术领域
本发明涉及一种光调制薄膜晶体管器件中有源层/接触层,光感应栅绝缘层,平面的透明源、漏、栅电极的结构及其制备方法,该薄膜晶体管除了具备传统的源、漏、栅三个调制端电极外还具备对入射光的调制响应特性,因此将入射光作为第四个光调制终端。
背景技术
目前,传统具备光调制功能的光电薄膜晶体管通常需要将分立的光电探测元件与电信号读取的薄膜晶体管合成在一起。这种结构一方面会造成器件的制备工艺非常复杂,成本昂贵。另一方面以光电二极管与光电金属氧化物半导体(Metal OxideSemiconductor,MOS)管为代表的传统光电探测元件尺寸巨大,光电转换效率也比较低下,甚至需要集成复杂的外围电路来匹配光电探测元件与信号读取的薄膜晶体管。正是由于这一系列难以解决的技术瓶颈,限制了光电薄膜晶体管阵列的分辨率,也使得市场化的产品普遍体积较大,重量较重难以适应未来在该领域平板化,透明化,柔性化的技术需求。
因此,将只具备电信号读取功能的薄膜晶体管直接制备为兼具光电调制能力的光薄膜晶体管是解决这一难题的最佳选择。长期以来即使传统半导体材料具备包括低吸收率,窄探测波段等一系列缺陷,科学家们依旧利用巧妙的器件结构和制备工艺设计出了基于硅,氧化锌和碳材料的光调制的薄膜晶体管。特别是2012年剑桥大学与三星公司开发的掺杂铟镓元素的氧化锌(IGZO)光调制薄膜晶体管,具备一定的光电调制能力。但是因为氧化锌基材料无法克服的副作用-光阻塞效应,使得IGZO薄膜晶体管探测速度极慢(几十秒)。必须设计相应新的同步脉冲电路来提高探测速度从而失去了其与传统光调制薄膜晶体管相区别的优势。
但是如今随着低维纳米材料的高速发展,为解决这些技术瓶颈提供了更好的技术方案。特别是零维纳米材料-量子点,其具备了波段方便可调,光吸收效率较强等一系列独特的光电特性。本发明提供了一种将量子点材料集成于微电子器件中的工艺方法,并实现了其与光调制薄膜晶体管器件制备工艺的高效兼容。
发明内容
发明目的:针对传统光电薄膜晶体管中的技术难点,本发明目的在于提出一种将具备独特光电特性的量子点材料掺杂入栅绝缘电介质中的光调制薄膜晶体管结构及其制备工艺。该光调制薄膜晶体管器件制备工艺简单,成本低廉,性能稳定,可拓展性好。该结构可以提供包括入射光在内的四端调制功能,并且能够具备宽波段探测,高效率光电转换,快光电探测速度等优势。
技术方案:本发明通过如下技术方案予以实现:基于量子点掺杂栅绝缘层的光调制薄膜晶体管,包括基底,有源层,源漏极接触层,栅绝缘层,源电极,漏电极和栅电极,所述源电极和漏电极分别通过导通孔与源漏极接触层接触;所述栅绝缘层为采用量子点掺杂绝缘材料的栅绝缘层。
上述晶体管的制备方法包括:
(1)在基底上首先沉积晶体管器件的有源层,其次在有源层表面制备器件的源漏极接触层,并在源漏极接触层上形成沟道,分成源极接触部分和漏极接触部分;
(2)在已形成沟道的整个基底之上制备采用量子点掺杂绝缘材料的栅绝缘层;
(3)在显微镜下,首先在栅绝缘层的表面光刻出导通孔图案,再刻蚀出栅绝缘层的导通孔,露出连接源电极和漏电极的开口部;
(4)最后在栅绝缘层上沉积电极,并除去多余的电极,形成覆盖在器件接触层导通孔处的源电极与漏电极,以及覆盖在器件沟道位置的栅电极。
上述的晶体管,其中量子点材料以及量子点粒径的尺寸选取会影响器件的光吸收效率与探测波段的范围,因此优选采用光吸收率较高,光响应波段较宽的粒径约为6nm的PbS量子点。然而不限于此,也可以选用其他粒径的PbS量子点和其他通用的硒化镉或碲化镉量子点,硫化铜或硅锗量子点。
上述的晶体管,衬底材料可采用玻璃基底,还可以采用硅、蓝宝石、氮化镓、碳化硅、砷化镓等通用的半导体基底材料。
上述的晶体管,有源层可采用本例中低压化学气相沉积法(Low PressureChemical Vapor Deposition,LPCVD)制备多晶硅薄膜外也可以通过溅射法、蒸镀法、激光辅助沉积法、原子层沉积法中的一种或者几种制备无定形硅、微晶硅、单晶硅、氧化锌、铟镓氧化锌等有源层。
上述的晶体管,可以利用具备高导电率和短化学键的有机配位基材料包裹住无机的量子点并促使其分散于Su8或其它有机光胶(如PMMA)中形成光感应绝缘层。其中该量子点混合溶液的浓度在1mg/ml~3mg/ml.
作为一种可选方案,在步骤(2)中,利用量子点掺杂栅绝缘层的方法,可以采用先沉积量子点材料再在量子点层上覆盖栅绝缘材料的制备工艺,该器件结构如图2.(a)所示。该制备工艺适用于所有通用的无机与有机栅绝缘电介质材料。特别针对二氧化硅(SiO2),氮化硅(Si3N4),氮化铝(AlN)等无法与量子点直接混合的无机固态绝缘材料,该方案可以实现量子点材料对其的掺杂。
作为另一种优选方案,步骤(2)中,利用量子点掺杂栅绝缘层的方法,特别针对有机液态绝缘材料例如Su8,PMMA等,可以将其与量子点混合,再利用超声振荡器在室温下超声搅拌15分钟使得量子点材料均匀分散在有机光胶之中。最后通过旋涂,打印等工艺直接将该混合分散溶液喷涂在基板上,该器件结构如图2.(b)所示。与前一种方案相比,该优选方案的优势是能够形成稳定均匀的栅绝缘层。
制备该光调制薄膜晶体管可以采用底栅极或顶栅极等不同的薄膜晶体管结构。与本例中的步骤次序不同的是,底栅极结构的光调制薄膜晶体管,需要先沉积栅电极,再在栅电极上制备量子点掺杂的栅绝缘层,最后再完成晶体管的源、漏、栅电极的制备。
作为一种优选方案,在步骤(3)中,利用掩膜版上的对准标记与高精度光刻机在前述的栅绝缘层的表面,光刻出用以连接器件接触层与后述透明电极间的导通孔图案。随后利用RIE干刻蚀技术,使用氧等离子体刻蚀出栅绝缘层的导通孔,最后再完成晶体管源、漏、栅电极的制备。与前述晶体管结构的制备工艺相比,该优选方案的一个优势是可以避免沉积有源层或接触层时,所需要的高温高压的制备条件对量子点掺杂的光感应栅绝缘层中有机绝缘材料以及包裹量子点的有机配位基材料的破坏。其次如图4(c)所示,该方案利用AZO氧化物透明电极材料覆盖于器件沟道之上也起到了隔绝氧气、水等外界因素对敏感的光感应有机栅绝缘层的破坏,在一定程度上提高了器件的工作稳定性和寿命。
本发明的晶体管结构中,源、漏、栅透明电极位于器件顶端的同一平面内,其中源(漏)极通过栅绝缘层中的导通孔通道直接与接触层导通。在光照的条件下源漏电极间会产生额外响应的光电流,而同时通过改变栅电压并进而改变光感应栅绝缘层中的内嵌电场分布,调制器件的光电响应增益并最终输出该光电信号。因此该结构可以在单个光电薄膜晶体管内实现光信号的探测与电信号的读取。与现有技术相比,本发明具有如下有益效果:
本发明采用量子点掺杂的栅绝缘层作为薄膜晶体管的感光层,相比需要将分立的光电探测元件与电信号读取的薄膜晶体管合成在一起的传统光电薄膜晶体管,本发明利用掺杂了量子点的薄膜晶体管栅绝缘层制备出兼具光电探测与信号读取功能的光调制薄膜晶体管,大大简化了光调制薄膜晶体管的结构与制备工艺,缩小了器件的尺度并提高了光电探测的性能。这种光调制薄膜晶体管可以提供具备宽波段探测(0.65μm~1.4μm),在红外光波段同时具备高光响应度(>12.5A/W),超快光电探测速度(<10ms)。该器件结构制备工艺简单,稳定性好,成本低廉能够与微电子工艺兼容。
附图说明
图1是本发明所提出的基于量子点掺杂有机栅绝缘层的薄膜晶体管器件的基本结构示意图。
图2(a)和(b)是本发明提供的形成量子点掺杂有机栅绝缘层的两种工艺结构的截面图。
图3(a)和(b)分别是直接旋涂的硫化铅量子点层和掺杂了该量子点材料的Su8光胶在曝光与热交联后形成的混合栅绝缘层的形貌细节TEM图(标度为3nm)以及纳米粒子概况分布图(标度为50nm)。
图4(a-c)分别是该薄膜晶体管在沟道与源漏接触层形成,量子点掺杂的Su8栅绝缘层沉积以及高精度光刻与RIE等离子体刻蚀出的源漏导通孔与透明电极的显微镜结构图。(d)是完成工艺后的光调制薄膜晶体管器件的结构图。
图5是该光调制薄膜晶体管在5V的源漏电压以及各种光照条件下(相同的入射光功率5mW/cm2)的转移特性曲线结果图。以及该量子点材料与混合栅绝缘层的可见-红外的吸收光谱曲线结果图(嵌入图)。
图6是该光调制薄膜晶体管在黑暗条件与在1.31μm红外,光功率为5mW/cm2光照条件下的转移特性曲线结果图。
图7是该光调制薄膜晶体管器件在入射的0.98μm,26ms脉宽的高速光脉冲下的光电流响应信号结果图。
具体实施方式
下面结合具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图1所示,本发明实施例公开的一种基于量子点掺杂栅绝缘层的光调制薄膜晶体管,包括玻璃基底1,多晶硅薄膜有源层2,源漏极接触层3,栅绝缘层4,源电极7,漏电极9和栅电极8,以及栅绝缘层4上将源电极7和漏电极分别与源漏极接触层连接的导通孔5和6。其中栅绝缘层4为采用量子点掺杂绝缘材料的栅绝缘层。
本发明实施例的基于量子点掺杂栅绝缘层的平面薄膜晶体管是由在玻璃基底1上依次沉积本征的多晶硅薄膜作为有源层2与N型掺杂的多晶硅薄膜作为源漏极接触层3;将硫化铅(PbS)量子点与Su8有机光胶旋涂在多晶硅薄膜之上,通过紫外曝光与显影工艺,并利用退火等方法热交联固化该混合有机光胶,制备出具备光响应特性的栅绝缘层4,在栅绝缘层上利用离子反应刻蚀技术精确刻蚀出导通孔5与6,最后在栅绝缘层上溅射氧化锌掺铝(AZO)透明电极;并将该透明电极刻蚀做为平面的漏电极7,栅电极8、源电极9三个透明电极。具体的制备工艺包括如下步骤:
步骤1:在玻璃基底1上首先利用低压化学气相沉积法(Low Pressure ChemicalVapor Deposition,LPCVD)制备本征的多晶硅薄膜2作为晶体管器件的有源层,紧接着使用磷化氢作为掺杂气体源利用LPCVD在本征的多晶硅薄膜2表面沉积N型掺杂的多晶硅薄膜作为器件的接触层3。随后利用第一步光刻工艺,在N型掺杂的多晶硅薄膜表面,将图4.(a)照片中接触层3的区域用光刻胶保护起来,并利用离子反应刻蚀(RIE)技术,采用四氟化硫(SF4)作为刻蚀气体在常温下选择30sccm的气体流量,10mT的气压。同时利用红色激光,以及选取1.68作为硅的折射参数,通过检测激光的反射信号来检测刻蚀的起始与速率,约刻蚀55秒后可以将沟道区域内(尺寸为80×40μm)的150纳米的N型掺杂硅薄膜全部刻蚀干净并且未对本征的多晶硅有源层造成破坏(过刻蚀厚度小于20纳米)。其次利用第二步光刻工艺,将器件(如图4.(a)所示)的沟道区域2以及接触区域3用光刻胶保护起来,继续采用前述的RIE离子反应刻蚀与SF4刻蚀气体,在相同的实验条件下,将剩下所有未保护区域的两层450nm的多晶硅全部刻蚀(仍然通过激光反射信号检测直至反射信号消失时约4分钟)从而减少相邻晶体管之间通电后的互相影响。
本步骤中,衬底材料除采用玻璃以外,还可以采用硅、蓝宝石、氮化镓、碳化硅、砷化镓等通用的半导体基底材料。有源层除采用本例中LPCVD制备多晶硅薄膜外也可以通过溅射法、蒸镀法、激光辅助沉积法、原子层沉积法中的一种或者几种制备无定形硅、微晶硅、单晶硅、氧化锌、铟镓氧化锌等有源层。
步骤2:量子点与有机绝缘电介质间光载流子的传输效率是影响光调制薄膜晶体管器件光电转换效率的重要因素。为了克服光载流子在隧穿过程中被长链,宽带隙的三正辛基氧化膦(TOPO:trioctylphosphine oxide)中的大量缺陷所束缚俘获而无法转移到栅绝缘层的问题,采用配位基交换工艺使用短链与窄带隙的吡啶材料来包裹PbS量子点。该配位基交换工艺为:将TOPO包裹的PbS量子点分散在吡啶溶剂中加热到70℃中保持1个小时来实现配位基的交换。通过提纯分离,收集到得前驱体就是吡啶包裹的量子点材料。随后,制备量子点掺杂的栅绝缘层有如下实例1与实例2两种不同的工艺方法。
实例1,器件结构如图2(a)所示,需要首先制备量子点层10,因此工艺为:a、将固态的量子点材料溶于乙醇溶剂之中,超声15分钟直至量子点纳米粒子均匀分散在乙醇中。b、在完成步骤1工艺的玻璃基板上旋涂量子点,选取1500转/分钟加速度加速至1000转/分钟的旋涂转速,旋涂时间设定为30秒。c、在空气中加热至160℃退火10分钟蒸发掉所有残存的乙醇溶液同时通过热交联形成约40nm的量子点层10,该PbS量子点的粒径以及薄膜的表面形貌如图2(a)TEM图片所示。d、继续利用旋涂工艺将Su8光胶沉积至基板之上包裹已经形成的量子点层(工艺参数为:3000转/分钟的加速度,2000转/分钟的转速,旋涂时间30秒)。e、对旋涂形成的Su8光胶采用紫外曝光75秒,显影1分15秒。f、使用阶梯加热台将基板从95℃加热至115℃,并在115℃下退火热交联30分钟,从而完成Su8光胶的交联固化形成栅绝缘层11(层厚约为400nm)。这种工艺方法可以适用于所有的栅绝缘层材料,特别是SiO2,Si3N4,AlN等难以直接与量子点混合的无机绝缘电介质。但是由于直接旋涂40nm的量子点层无法保证在器件沟道区域均匀分布,因此造成器件的均匀性较差,器件工艺的可重复性不高。
实例2,结构如图2(b)所示,需要将Su8有机光胶与量子点提前混合分散。因此工艺为:a、利用超声振荡器在室温下超声搅拌15分钟使得量子点材料均匀分散在有机光胶之中。在混合光胶中,量子点的浓度过高会导致栅绝缘层的均匀性以及绝缘性恶化。而浓度过低则会导致该感光层的光响应特性不足,使得器件效率较低无法产生足够的光电流。通过我们的研究发现1~3mg/ml浓度的量子点Su8溶液能够平衡这两方面的性能。b、将该混合分散有PbS量子点的Su8光胶旋涂至基板之上,具体的旋涂参数为:选取3000转/分钟加速度加速至2000转/分钟的旋涂速度,旋涂时间设定为30s。c、与实例1曝光固化工艺类似,仍然采用紫外曝光机曝光75秒,显影1分15秒。d、在空气中使用阶梯加热台将完成沉积后的基板从95℃加热至115℃在115℃下热交联固化30分钟完成400nm的量子点掺杂栅绝缘层12。旋涂形成的栅绝缘层如图4(a)与(b)的显微镜俯视图照片所示,而量子点在Su8栅绝缘层中的分布如图2(b)TEM图片所示。相比于实例1,该工艺能够实现更加均匀的量子点掺杂Su8感光绝缘层,同时器件工艺的可重复性非常高,但是这种工艺较局限适用于Su8,PMMA和离子胶体等液态的绝缘电介质材料。
本步骤中量子点材料以及量子点粒径的尺寸选取会影响器件的光吸收效率与探测波段的范围,因此优选采用光吸收率较高,光响应波段较宽的粒径约为6nm的PbS量子点。然而不限于此,也可以选用其他粒径的PbS量子点和其他通用的硒化镉/碲化镉量子点,硫化铜或硅锗量子点。
步骤3:在显微镜下,利用掩膜版上的对准标记与高精度光刻机在前述的混合栅绝缘层的表面,光刻出用以连接器件接触层与后述透明电极间的导通孔图案。并再次利用RIE干刻蚀技术采用氧等离子体(反应气压10mT,气体流量30sccm,刻蚀时间4分钟)通过检测激光的反射信号(Su8栅绝缘层的折射率设为3.68)来检测刻蚀的起始与速率,将导通孔图案处的栅绝缘层全部刻蚀,完成后的导通孔5和6如图4(c)所示。采用该结构的优势是可以避免沉积有源层或接触层时,所需要的高温高压的制备条件对量子点掺杂的光感应栅绝缘层中有机栅绝缘材料和包裹量子点的有机配位基材料的破坏。
步骤4:采用射频磁控溅射技术,利用AZO金属氧化物陶瓷靶材,在室温下,参数设置为:射频功率100W,溅射时间1分30秒,氩气(Ar)和氧气(O2)比例为100比6,在光感应绝缘层上沉积AZO透明电极150nm。并再次利用光刻技术以及湿法刻蚀工艺除去多余的透明电极,从而形成覆盖在器件接触层导通孔处的源电极7与漏电极9,以及覆盖在器件沟道位置的栅电极8。该湿法刻蚀的刻蚀液体积配比为:磷酸(H3PO4,85%):硝酸(HNO3,70%):醋酸(CH3COOH):去离子水(H2O,DI)=701:28:139:132。将该刻蚀液加热至40℃,把光刻完成的器件浸入刻蚀液中约4~5秒迅速取出,用去离子水冲洗并用丙酮去光刻胶即可完成所有器件制备工艺,完成后的光调制薄膜晶体管器件如图4(c)与(d)照片所示。该方案利用AZO氧化物透明电极材料覆盖于器件沟道之上也起到了隔绝氧气、水等外界因素对敏感的光感应有机栅绝缘层的破坏,在一定程度上提高了器件的工作稳定性和寿命。该光调制薄膜晶体管详细的有益效果如下:
如图5所示,正图中不同的曲线为该光电调制薄膜晶体管在5V的源漏电压下,以及(0.65μm,0.85μm,0.98μm,1.31μm)五种波段中(相同的入射光功率5mW/cm2)的转移特性曲线。该光调制晶体管的探测范围能达到1.31μm,并且光电流响应在该波段较高,同图5插图中量子点以及混合绝缘层的吸收光谱曲线基本对应,体现红外量子点材料在该器件结构中的作用,相比传统材料其不仅提高了光电转换的效率而且拓展了硅薄膜光电器件探测范围。
如图6所示,图中的曲线为该光调制薄膜晶体管在黑暗条件下与1.31μm光功率为5mW/cm2红外光照条件下的晶体管转移特性对比曲线,该器件的开关比可以达到104-105。在1.31μm中红外波段条件下晶体管可以达到近0.5μA的较大光电流增益,根据光功率5mW/cm2与器件沟道80×40μm面积,可计算得该光电薄膜晶体管具备较高的光电响应率(>12.5A/W)。
最后利用高速的红外光扫描信号(0.98μm,26ms的周期与16ms的脉宽)来检测该光调制薄膜晶体管输出端动态的光电流信号响应。如图7所示该光调制薄膜晶体管具备在该高速光扫描信号下能够输出稳定的光电流响应信号。其光电流响应脉冲的上升与下降沿时间小于10ms,与氧化物光电薄膜晶体管动辄数十秒的上升下降沿相比该器件的响应速度取得了极大的突破,在不需要外围电路的条件下就可以直接响应高速(<10ms)的光脉冲信号。
由此可见,本发明所提出的光调制薄膜晶体管结构可以在单个光电薄膜晶体管内实现光信号的探测与电信号的读取,同时这种光调制薄膜晶体管可以提供具备宽波段探测(0.65μm~1.4μm),并在红外光波段同时具备高光响应度(>12.5A/W),快光电探测速度(<10ms)。该器件结构制备工艺简单,稳定性好,成本低廉能够与微电子工艺兼容。

Claims (9)

1.基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,包括基底(1),有源层(2),源漏极接触层(3),栅绝缘层(4),源电极(7),漏电极(9)和栅电极(8),所述源电极(7)和漏电极(9)分别通过导通孔(5,6)与源漏极接触层(3)接触;所述栅绝缘层(4)为采用量子点掺杂有机液态光胶利用旋涂或打印工艺在已形成沟道的整个基底上制备的光感应栅绝缘层(4),其中量子点掺杂有机液态光胶为量子点分散于有机液态光胶中。
2.根据权利要求1所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述晶体管的制备方法包括:
(1)在基底(1)上首先沉积晶体管器件的有源层(2),其次在有源层表面制备器件的源漏极接触层(3),将源漏极接触层(3)分成源极接触部分和漏极接触部分,源极接触部分和漏极接触部分之间漏出的有源层(2)为沟道;
(2)在已形成沟道的整个基底(1)之上制备采用量子点掺杂绝缘材料的栅绝缘层(4);
(3)在显微镜下,首先在栅绝缘层(4)的表面光刻出导通孔图案,再刻蚀出栅绝缘层的导通孔(5,6),露出连接源电极(7)和漏电极(9)的开口部;
(4)最后在栅绝缘层(4)上沉积电极,并除去多余的电极,形成覆盖在器件接触层导通孔处的源电极(7)与漏电极(9),以及覆盖在器件沟道位置的栅电极(8)。
3.根据权利要求1所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述栅绝缘层(4)中的量子点包括硫化铅、硒化镉、碲化镉、硫化铜或硅锗量子点中的一种或多种。
4.根据权利要求1所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述基底(1)为玻璃基底或半导体基底,所述半导体基底包括硅、蓝宝石、氮化镓、碳化硅、或砷化镓材料的半导体基底材料。
5.根据权利要求1所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述有源层(2)为多晶硅、薄膜无定形硅、微晶硅、单晶硅、氧化锌或铟镓氧化锌有源层。
6.根据权利要求1所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述栅绝缘层(4)为量子点分散于有机液态光胶中形成光感应绝缘层,量子点混合溶液的浓度在1mg/ml~3mg/ml。
7.根据权利要求2所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述步骤(2)中包括:
利用旋涂或打印的工艺将量子点掺杂的有机光胶涂在基板上,利用紫外曝光显影,并退火交联固化为具备光响应特性的栅绝缘层。
8.根据权利要求2所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,所述步骤(3)中具体工艺为:利用掩膜版上的对准标记与高精度光刻机在栅绝缘层表面光刻出用以导通器件接触层与电极间的导通孔图案;并利用RIE干刻蚀技术,使用氧等离子体将栅绝缘层刻蚀出该导通孔。
9.根据权利要求2所述的基于量子点掺杂栅绝缘层的光调制薄膜晶体管,其特征在于,步骤(4)中电极为AZO掺铝氧化锌透明电极。
CN201610057614.2A 2016-01-27 2016-01-27 基于量子点掺杂栅绝缘层的光调制薄膜晶体管 Active CN105552131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610057614.2A CN105552131B (zh) 2016-01-27 2016-01-27 基于量子点掺杂栅绝缘层的光调制薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610057614.2A CN105552131B (zh) 2016-01-27 2016-01-27 基于量子点掺杂栅绝缘层的光调制薄膜晶体管

Publications (2)

Publication Number Publication Date
CN105552131A CN105552131A (zh) 2016-05-04
CN105552131B true CN105552131B (zh) 2018-12-14

Family

ID=55831210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610057614.2A Active CN105552131B (zh) 2016-01-27 2016-01-27 基于量子点掺杂栅绝缘层的光调制薄膜晶体管

Country Status (1)

Country Link
CN (1) CN105552131B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977148A (zh) 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 绝缘层的制造方法、阵列的制造方法及阵列基板
EP3537138B1 (en) * 2016-11-02 2023-12-27 LG Chem, Ltd. Quantum dot biosensor
CN106876515B (zh) * 2017-03-06 2018-07-10 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
CN109326676B (zh) * 2017-07-31 2020-12-11 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、制备方法
CN107706262B (zh) * 2017-09-18 2019-09-10 东南大学 光晶体管结构的柔性紫外探测器
CN110579526B (zh) * 2019-09-03 2020-08-18 华中科技大学 一种场效应晶体管气体传感器及其阵列制备方法
CN112510110A (zh) * 2020-11-27 2021-03-16 深圳市华星光电半导体显示技术有限公司 感光器件及显示面板
CN112436070B (zh) * 2020-12-01 2023-05-23 南京信息工程大学 一种量子点异质结日盲紫外探测芯片及其制备方法
CN112864270B (zh) * 2021-03-04 2022-09-23 南京信息工程大学 光晶体管集成传感核心的无光栅量子点光谱探测器
CN114256377A (zh) * 2021-11-22 2022-03-29 上海科技大学 基于晶体管结构的量子点近红外光电探测器及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2115788A2 (en) * 2007-02-16 2009-11-11 ETeCH AG Semiconductor device structure
KR20150072888A (ko) * 2013-12-20 2015-06-30 한국과학기술연구원 양자점 감응형 산화물 광감지 트랜지스터와 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Highly Transparent, Visible-Light Photodetector Based on Oxide Semiconductors and Quantum Dots;Seung Won Shin et al;《ACS applied materials & interfaces》;20150821;第7卷(第35期);第19666页第2段-第19670页最后1段,图3 *
Near-infrared silicon quantum dots metal-oxide-semiconductor filed-effect transistor photodetector;Jia-Min Shieh et al;《Applied Physics Letters》;20090630;第2页第1段-第3页最后1段,图2 *

Also Published As

Publication number Publication date
CN105552131A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105552131B (zh) 基于量子点掺杂栅绝缘层的光调制薄膜晶体管
CN107342345A (zh) 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管
TWI397111B (zh) 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法
US7745267B2 (en) Method of fabricating active layer of thin film transistor
CN107316915A (zh) 可见光波段的集成石墨烯二硫化钼的光电探测器及其制备方法
CN105702623B (zh) Tft阵列基板的制作方法
WO2014153871A1 (zh) 薄膜晶体管、非晶硅平板探测基板及制备方法
CN105814695A (zh) 纳米结构多结光伏器件
CN109727846A (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN103682102A (zh) 一种石墨烯场效应光晶体管及其制造方法
CN113972262B (zh) 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法
CN108878636A (zh) 一种基于二碲化钼制备二维热电器件的方法
CN105140250A (zh) 光电转换阵列基板及其制作方法、光电转换装置
CN106876515A (zh) 薄膜晶体管结构可见盲光电探测器及其制备方法
Chen et al. Monolithic Integration of Perovskite Photoabsorbers with IGZO Thin‐Film Transistor Backplane for Phototransistor‐Based Image Sensor
WO2022100053A1 (zh) 含有金属硅化物红外吸收层的石墨烯场效应电荷耦合器件
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
CN111524998A (zh) 太阳光盲区肖特基背栅金属氧化物半导体场效应光电晶体管
CN103531654A (zh) 多结光伏装置
CN110190150B (zh) 基于硒化钯薄膜/硅锥包裹结构异质结的宽波段高性能光电探测器及其制作方法
CN104319320B (zh) 一种具有复合透明电极的led芯片及其制作方法
Huang et al. Recent progress in waveguide-integrated photodetectors based on 2D materials for infrared detection
WO2014169518A1 (zh) 光电二极管及其制造方法、x射线探测器基板及其制造方法
CN103681938A (zh) 一种氮化硼-氧化锌量子点混合场效应光晶体管及其制造方法
CN107293616A (zh) 一种铁电栅介质CdSe纳米线光电晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant