CN105814695A - 纳米结构多结光伏器件 - Google Patents

纳米结构多结光伏器件 Download PDF

Info

Publication number
CN105814695A
CN105814695A CN201480062046.4A CN201480062046A CN105814695A CN 105814695 A CN105814695 A CN 105814695A CN 201480062046 A CN201480062046 A CN 201480062046A CN 105814695 A CN105814695 A CN 105814695A
Authority
CN
China
Prior art keywords
layer
knot
substrate
doped
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480062046.4A
Other languages
English (en)
Inventor
俞荣浚
穆尼布·沃贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zena Technologies Inc
Original Assignee
Zena Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zena Technologies Inc filed Critical Zena Technologies Inc
Publication of CN105814695A publication Critical patent/CN105814695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种可操作成将光转换成电的器件，其包括：衬底，其包括半导体材料；一个或多个结构，其基本上垂直于衬底；一个或多个层，其共形设置在一个或多个结构上，其中该一个或多个结构以及一个或多个层形成一个或多个结；以及导电材料，其在衬底上设置在一个或多个结构之间的区域中。

Description

纳米结构多结光伏器件
技术领域
该申请要求2013年9月19日提交的美国非临时申请号14/032,166的优先权。其全部内容通过引用合并于此。该申请与美国专利申请序列号12/621497、12/633297、61/266064、12/982269、12/966573、12/967880、61/357429、12/974499、61/360421、12/910664、12/945492、12/966514、12/966535、13/047392、13/048635、13/106851、61/488535、13/288131、13/494661和13/543307有关，其的公开通过引用全部合并于此。
背景技术
光伏器件(又叫作太阳能电池)是通过光伏效应将太阳光能量直接转换成电的固态器件。电池的组件用于制作太阳能模块，也称为太阳能电池板。这些太阳能模块产生的能量(称为太阳能)是太阳能的示例。
光伏效应是在暴露于光时在材料中创建电压(或对应的电流)。尽管光伏效应直接与光电效应有关，这两个过程是不同的并且应区分开。在光电效应中，在暴露于足够的能量辐射时从材料的表面喷射电子。光伏效应的不同之处在于生成的电子在材料内的不同带之间转移(即，从价带到导带)，从而导致在两个电极之间建立电压。
光生伏打是通过使用太阳能电池将来自太阳的能量转换成电来产生电力的方法。光伏效应指光的光子-太阳能包-使电子撞到较高能量状态来产电。在较高能量状态，电子能够从它在与半导体中的单原子关联的正常位置逃逸以变成电路中电流的部分。这些光子包含不同数量的能量，其对应于太阳光谱的不同波长。在光子撞击光伏电池时，它们可被反射或吸收，或它们可直接通过。吸收的光子可以产生电。术语光伏指示通过器件的电流完全由光能引起所在的光电二极管的无偏操作模式。本质上所有光伏器件都是某一类型的光电二极管。
发明内容
本文描述可操作成将光转换成电的器件，其包括：衬底，该衬底包括具有第一侧和第二侧的半导体材料；基本上垂直于衬底第一侧的一个或多个结构；共形地设置在一个或多个结构上的一个或多个层，其中一个或多个结构和一个或多个层形成一个或多个结；以及在一个或多个结构的区域中设置在衬底第一侧上的导电材料。一个或多个层是外延或非晶的。
附图说明
图1A是根据实施例的同轴双结柱结构的光伏器件的示意横截面图。
图1B示出图1A的器件的细节。
图1C示出图1A和1B的一个或多个结的细节。
图2A是根据实施例的同轴三结柱结构的光伏器件的示意横截面图。
图2B示出图2A的器件的细节。
图2C示出图2A和2B的一个或多个结的细节。
图3A是根据实施例的同轴四结柱结构的光伏器件的示意横截面图。
图3B示出图3A的器件的细节。
图3C示出图3A和3B的一个或多个结的细节。
图4A-4C是根据实施例的两面柱结构的光伏器件的示意横截面图。
图5是根据实施例制造图1A、1B和1C的光伏器件的示范性过程。
图6是根据实施例的同轴三结锥形柱结构的光伏器件的示意横截面图。
图7是根据实施例制造图6的光伏器件的示范性过程。
图8示出根据实施例的光伏器件的备选条状结构。
图9示出根据实施例的光伏器件的备选网状结构。
具体实施方式
如本文使用的术语“光伏器件”意指可以通过将光(例如太阳辐射)转换成电来产生电力的器件。如本文使用的术语“单晶”意指材料的晶格在整个结构中是连续且完整的，其中基本上没有晶界。导电材料可以是具有基本上零带隙的材料。导电材料的电导率大体上在103S/cm以上。半导体可以是具有多至约3eV的有限带隙的材料并且具有在103至10-8S/cm范围内的电导率。电绝缘材料可以是具有大于约3eV的带隙的材料并且大体上具有在10-8S/cm以下的电导率。如本文使用的术语“基本上垂直于衬底的结构”意指结构与衬底之间的角度在85°至90°。如本文使用的术语“覆层”意指环绕结构的物质层。如本文使用的术语“本征层”意指未掺杂半导体层。如本文使用的术语“隔层”意指夹在两个其他层之间的物质层。如本文使用的术语“连续”意指没有间隙、孔或断裂。如本文使用的术语“耦合层”意指有效将光引导到结构内的层。
如本文使用的III-V族化合物材料意指由III族元素和V组元素组成的化合物。III族元素可以是B、Al、Ga、In、Tl、Sc、Y、镧系元素或锕系元素。V族元素可以是V、Nb、Ta、Db、N、P、As、Sb或Bi。如本文使用的II-VI族化合物材料意指由II族元素和VI族元素组成的化合物。II族元素可以是Be、Mg、Ca、Sr、Ba或Ra。VI族元素可以是Cr、Mo、W、Sg、O、S、Se、Te或Po。四级材料是由四个元素组成的化合物。
一种器件，其包括：衬底，其包括具有第一侧和第二侧的半导体材料；一个或多个结构，其基本上垂直于衬底的第一侧；一个或多个层，其共形设置在一个或多个结构上，其中一个或多个结构和一个或多个层形成一个或多个结；以及导电材料，其在一个或多个结构之间的区域中设置在衬底的第一侧上。光伏器件优选包括共形设置在一个或多个结构上的至少两个结。
在实施例中，衬底是单晶导电材料。衬底可以包括一个或多个金属、一个或多个其他导电材料或其组合。
在实施例中，衬底具有约5μm至约300μm、优选地约100μm的厚度。
在实施例中，基本上垂直于衬底的一个或多个结构是具有从由椭圆形、圆形、矩形和多边形横截面、条组成的组选择的横截面的圆柱或棱柱。基本上垂直于衬底的一个或多个结构可以是网格。如本文使用的术语“网格”意指网状模式或构造。
在实施例中，结构是具有约0.2μm至约10μm直径、优选地具有约1μm直径的圆柱。
在实施例中，结构是具有约2μm至约50μm、优选地约10μm高度的圆柱、棱柱、圆锥、墩和/或角椎体；两个最靠近结构之间的中心距是约0.5μm至约20μm，优选地约2μm。如本文使用的术语“角椎体”意指通过连接多边形底座(不限于矩形底座)和点(叫作顶点)形成的多面体。
在实施例中，结构具有与衬底相同的组成。在实施例中，结构和衬底形成单晶。在实施例中，结构是导电材料，其包括一个或多个金属、一个或多个其他导电材料或其组合。
在实施例中，结构的顶部变圆或成锥形。结构可通过例如各向同性蚀刻等任何合适的方法而变圆或成锥形。圆形或锥形顶部可以增强与结构的光耦合。
在实施例中，在结构上设置本征层。在实施例中，该本征层与结构的整个界面同延。该本征层可具有约1nm至约20nm、优选地约4nm的厚度。该本征层可以是透明的，并且可以由非晶硅材料构成。该本征层可以减少任何暗电流并且与结构上的其他层形成同轴p-i-n结。
在实施例中，第一掺杂层设置在本征层上。在实施例中，该第一掺杂层与本征层的整个界面同延。该第一掺杂层可以由非晶硅构成。第一掺杂层可以是p掺杂(p+)或n掺杂(n+)的，优选地p掺杂(p+)的。在实施例中，第一掺杂层具有约2nm至约50nm、优选地约10nm的厚度。第一掺杂层与结构形成第一结。
在实施例中，一个或多个额外层共形设置在与结构一起形成的第一结上。这些一个或多个额外层形成一个或多个额外结(例如，表1中的第2结、第3结和第4结)。第一结和一个或多个额外结可从p-i-n结、p-n结、异质结或其组合选择。在实施例中，这些结中的每个具有约5nm至约100nm、优选地约20nm的厚度。
在实施例中，结中的一个包括掺杂p型(p+)半导体材料层、轻掺杂(n-)半导体材料层和掺杂n型(n+)半导体材料层。p+层、n-层和n+层形成p-n结或异质结。p+层、n-层和n+层可以是不同的半导体材料或相同的半导体材料。p+层、n-层和n+层可以是单晶、外延、聚晶或非晶的。
在实施例中，结中的一个包括掺杂p型(p+)半导体材料层、轻掺杂(p-)半导体材料层和掺杂n型(n+)半导体材料层。p+层、p-层和n+层形成p-n结或异质结。p+层、p-层和n+层可以是不同的半导体材料或相同的半导体材料。p+层、p-层和n+层可以是单晶、外延、聚晶或非晶的。
在实施例中，结中的一个包括掺杂p型(p+)半导体材料层、本征(i)半导体层和掺杂n型(n+)半导体材料层。p+层、i层和n+层形成p-i-n结。p+层、i层和n+层可以是单晶、外延、聚晶(可互换地称为“多晶”)、微晶(“μc”)(“可互换地称为“纳米晶”或“nc”)或非晶的。在实施例中，结包括从由硅、锗、III-V族化合物材料、II-VI族化合物材料和四级材料组成的组选择的一个或多个半导体材料。
在实施例中，可在第一掺杂层与结之间设置隔层。该隔层可与第一掺杂层和结之间的整个界面同延。在实施例中，在每对结之间也设置隔层。隔层与一对相邻结之间的整个界面同延。在实施例中，隔层包括从由ITO(氧化铟锡)、AZO(掺铝氧化锌)、ZIO(氧化锌铟)、ZTO(氧化锌锡)及其组合组成的组选择的透明导电氧化物材料。隔层可具有约2nm至约50nm、优选地约10nm的厚度。该隔层对于可见光优选具有至少90％的透射率。该隔层优选地与相邻结对形成欧姆接触。隔层优选地有效防止相邻结之间的扩散。
纳米晶半导体(也称为微晶半导体)是多孔半导体的形式。它是具有次晶结构的半导体的同素异形体-与非晶半导体的相似之处在于它具有非晶相。纳米晶半导体与非晶半导体的不同之处在于纳米晶半导体在非晶相内具有小的晶粒。这与仅仅由晶粒组成、被晶界分开的聚晶半导体(例如，poly-Si)形成对比。
在实施例中，内结(即，更接近结构的结)的带隙小于外结(即，更远离结构的结)的带隙。
表1示出结的示范性材料和组合。
在实施例中，覆层可共形设置在最外结(即，共形设置在结构上的那些结之中并且不在另一个结与结构之间的结)上。透明隔层可设置在最外结与覆层之间。
覆层以至少50％的透射率而对可见光大致是透光的。覆层可由导电材料构成。在实施例中，覆层是从由氧化铟锡、掺铝氧化锌、氧化锌铟和氧化锌锡组成的组选择的透明导电氧化物材料。覆层可由两个层组成：薄的透明导电氧化物层和厚的介电氧化物层。在实施例中，薄的导电覆层是从由氧化铟锡、掺铝氧化锌、氧化锌铟和氧化锌锡组成的组选择的材料。在实施例中，厚的介电覆层是从由Si3N4、Al2O3和HfO2组成的组选择的材料。在实施例中，覆层具有约2的折射率。在实施例中，覆层具有低于覆层与衬底之间的任意结的折射率的折射率。在实施例中，覆层具有约10nm至约500nm、优选地约200nm的厚度。在实施例中，覆层配置为光伏器件的电极。
根据实施例，导电材料在衬底上设置在结构之间的区域中。结构的侧壁基本上没有导电氧化物。导电材料可以是从由Al、Ti、Ni、Cr、Cu、Ag、Pd、Pt及其组合组成的组选择的材料。反射层优选地对于具有任意波长的可见光(即，光具有390至750nm的波长)具有至少50％的反射率(即，被反射的入射电磁功率的部分)。导电材料具有约5nm至约200nm、优选地约80nm的厚度。优选地连接结构之间的区域中的导电材料。导电材料的功能是将其上入射的光反射到结构使得光被结构吸收；并且/或导电材料起到光伏器件的电极的作用。导电材料优选地是非平面的。如本文使用的术语“电极”意指用于与光伏器件建立电接触的导体。
在实施例中，结构之间的空间可用例如聚合物等填充材料填充。该填充材料优选地是透明的和/或具有低折射率。在实施例中，填充材料的顶表面包括一个或多个微透镜，其配置成使光伏器件上的入射光集中到结构上。
在实施例中，第二掺杂层设置在这样的衬底面上，其与包括一个或多个结构的面相对。第二掺杂层可以是n掺杂(n+)或p掺杂(p+)的，优选地n掺杂(n+)的。
在实施例中，钝化层设置在第二掺杂层上，其中该钝化层配置成使第二掺杂层钝化。钝化层可以部分被去除以在钝化层中创建开口。钝化层由从由Al2O3、HfO2、SiO2及其组合组成的组选择的氧化物材料构成。钝化层被沉积来减少表面重组合。
在实施例中，金属层设置在钝化层以及钝化层的开口上。金属层由从由Al、Tl、Cr、Cu、Ag、Pd、Pt及其组合组成的组选择的材料构成。钝化层的开口中的金属层创建与第二掺杂层的局部欧姆接触；并且/或金属层起到光伏器的电极的作用。
在实施例中，一个或多个结构的第一结构以及一个或多个结构的第二结构在衬底的相对侧上。一个或多个结构的第一结构上的结构中的每个上的结和层的数量不必与一个或多个结构的第二结构的结构中的每个上的结和层的数量相同。
在实施例中，制作光伏器件的方法包括：使用曝光技术在抗蚀剂层中产生开口图案，其中开口的位点和形状对应于结构的位点和形状；通过蚀刻衬底在其之间形成结构和区；将反射层沉积到底壁。如本文使用的抗蚀剂层意指用于将图案转移到抗蚀剂层沉积所在的衬底的薄层。抗蚀剂层可以经由曝光而图案化来形成(亚)微米尺度的临时掩模，其在后续处理步骤期间保护底层衬底的所选区域。抗蚀剂大体上是聚合物或它的前体和为指定曝光技术专门定制的其他小分子(例如，光致产酸剂)的专有混合物。在光刻期间使用的抗蚀剂叫作光致抗蚀剂。在电子束曝光期间使用的抗蚀剂叫作电子束抗蚀剂。曝光技术可以是光刻、电子曝光、全息曝光。光刻是在微制造中用于选择性地去除薄膜的部分或大部分衬底的工艺。它使用光将几何图案从衬底上的光掩模转移到光敏化学光致抗蚀剂或简单地“抗蚀剂”。一系列化学处理然后将暴露图案刻入光致抗蚀剂下方的材料。在复杂的集成电路(例如当代CMOS)中，晶圆将经历多至50倍的光刻周期。电子束曝光是跨用膜(叫作抗蚀剂)覆盖的表面采用图案化方式扫描电子束、(“暴露”抗蚀剂)以及选择性地去除抗蚀剂的暴露或未暴露区(“显影”)的实践。至于光刻的目的则是在抗蚀剂中创建非常小的结构，其随后可以被转移到衬底材料(通常通过蚀刻)。它被开发用于制造集成电路，并且也用于创建纳米技术伪影。
在实施例中，结构及其之间的区通过深蚀刻、接着通过各向同性蚀刻而形成。深蚀刻是用于在晶圆中创建深的陡边孔和沟(具有通常20:1或以上的纵横比)的高度各向异性蚀刻工艺。示范性深蚀刻是Bosch工艺。Bosch工艺(也称为脉冲或时间复用蚀刻)在两个模式之间重复交替来实现几乎垂直的结构：1.标准的几乎各向同性等离子体蚀刻，其中等离子体包含一些离子，其从几乎垂直方向侵蚀晶圆(对于硅，这通常使用六氟化硫(SF6))；2.化学惰性钝化层(例如，C4F8源气体产生与特氟龙(Teflon)相似的物质)的沉积。每个阶段持续几秒。钝化层保护整个衬底以避免另外的化学侵蚀并且防止进一步蚀刻。然而，在时刻阶段期间，轰击衬底的定向离子在沟底部(但不沿着边)侵蚀钝化层。它们与钝化层相撞并且将它溅射掉，从而使衬底暴露于化学蚀刻剂。这些蚀刻/沉积步骤重复多次，从而产生仅在蚀刻坑的底部发生的大量非常小的各向同性蚀刻步骤。例如为了蚀刻通过0.5mm硅晶圆，需要100-1000个蚀刻/沉积步骤。两段过程促使侧壁以约100-500nm的幅度波动。可以调整周期时间：短周期产生更平滑的壁，并且长周期产生更高蚀刻速率。各向同性蚀刻是材料经由化学工艺使用蚀刻剂物质从衬底的非定向去除。蚀刻剂可以是腐蚀性液体或化学活性电离气体(称为等离子体)。
在实施例中，将光转换成电的方法包括：使光伏器件暴露于光；从光伏器件抽取电流。可以从波长选择型层抽取电流。
在实施例中，光检测器包括光伏器件，其中该光检测器配置成在暴露于光时输出电信号。
在实施例中，检测光的方法包括：使光伏器件暴露于光；测量来自光伏器件的电信号。该电信号可以是电流、电压、电导和/或电阻。向光伏器件中的结构施加偏置电压。
在实施例中，光伏器件从太阳光产生直流电，其可以用于对设备供电或对电池再充电。光生伏打的实际应用是对轨道卫星和其他航天器供电，但现今大多数光伏模块用于并网发电。在该情况下，需要逆变器来将DC转换成AC。对于偏远住宅、船舶、休闲车辆、电动车、路边急救电话、远程感测和管道的阴极保护的离网供电存在较小市场。在大部分光伏应用中，辐射是太阳光并且由于该原因，器件称为太阳能电池。在p-n结太阳能电池的情况下，照亮材料在激发电子和余下的空穴通过耗尽区的内建电场并且通过扩散而被迫在不同方向移动时导致电流的创建。太阳能电池通常电连接并且封装为模块。光伏模块通常在正(日出)面具有玻璃板，从而允许光通过同时保护半导体晶圆不受要素(雨、冰雹等)的影响。太阳能电池通常也在模块中串联连接，从而创建附加电压。使电池并联连接将产生较高电流。模块然后串联或并联或两种兼有地互连，以创建具有期望峰值DC电压和电流的阵列。
在实施例中，光伏器件也可以与建筑物关联：集成到它们内、安装在它们上或在地面上安装在附近。光伏器件可以装备到现有建筑物内，通常安装在现有屋顶结构顶部或现有墙壁上。备选地，光伏器件可以与建筑物分开地定位但通过电缆连接来对建筑物供电。光伏器件可以用作电力的主要或次要源。光伏器件可以并入建筑物的屋顶或墙壁内。
在实施例中，光伏器件也可以用于空间应用，例如卫星、航天器、空间站等。光伏器件可以用作陆地载具、海上载具(船舶)和火车的主或辅助电源。其他应用包括路标、监控摄像头、停车计时器、个人移动电子器件(例如，手机、智能电话、便携式电脑、个人媒体播放器)。
示例
图3A示出根据实施例的同轴四结柱结构的光伏器件200的示意横截面。图3B以虚圆示出器件200的细节。图3C以虚圆示出结240c、240b或240a的细节，其中p-i-n结可由三个层组成，即p+、本征和n+层。光伏器件200包括衬底210、基本上垂直于衬底210的一个或多个结构220。本征层320设置在结构220上。第一掺杂层230设置在本征层320上，从而与结构220形成第一结。第二结240c共形设置在第一掺杂层230上。透明隔层310c共形设置在第一掺杂层230与第一结240c之间。第三结240b共形设置在第一结230c上。透明隔层310b共形设置在第二结240b与第二结310c之间。第四结240a共形设置在第三结230b上。透明隔层310a共形设置在第四结240a与第三结240b之间。覆层250共形设置在第三结240a上，其在该示例中是最外结。导电材料260设置在结构220之间的区域的底壁上。结构220的侧壁基本上没有导电材料260。导电材料260的功能是将其上入射的光反射到结构220并且起到光伏器件200的电极的作用。结构220之间的空间用填充材料290填充。第二掺杂层280设置在这样的衬底210的表面上，其与包括一个或多个结构220的表面相对。钝化层300设置在第二掺杂层上并且包括开口，由此金属层270可以通过钝化层300中的开口创建到第二掺杂层280的局部接触。金属层270起到光伏器件200的电极的作用。图1A示出同轴双结柱结构的光伏器件180的示意横截面。图2A示出同轴三结柱结构的光伏器件170的示意横截面。
结构220可具有任意横截面形状。例如，结构220可以是具有椭圆形、圆形、矩形、多边形横截面的圆柱或棱柱。结构220还可以是墩、圆锥和/或角椎体。结构220还可以是如在图8中示出的条，或如在图9中示出的网格。
在一个实施例中，结构220是采用例如矩形阵列、六边形阵列、方形阵列、同心环等阵列设置的柱。
根据实施例如在图5中示出的制作光图1A的伏器件180的方法包括下列步骤：
在步骤2000中，提供衬底210。
在步骤2001中，高掺杂层280通过使用离子注入和后退火工艺或热扩散工艺形成。如果衬底210是p型的，则施加p型掺杂剂，如果衬底是n型的，则施加n型掺杂剂。
在步骤2002中，向衬底210施加抗蚀剂层21。该抗蚀剂层21可以通过旋涂来施加。抗蚀剂层21可以是光致抗蚀剂或电子束抗蚀剂。
在步骤2003中，进行曝光。抗蚀剂层21现在具有衬底210暴露所采用的开口的图案。曝光的分辨率受到使用的辐射的波长的限制。使用具有近似248和193nm波长的深紫外(DUV)光的光刻工具允许最小特征尺寸降至约50nm。使用1keV至50keV电子能量的电子束曝光工具允许最小特征尺寸降至几纳米。
在步骤2004中，掩模层22沉积在抗蚀剂层21的余下部分和衬底210的暴露部分上。掩模层22可以使用例如热蒸发、电子束蒸发或溅射等任何合适的方法沉积。掩模层22可以是例如Cr或Al等金属，或例如SiO2或Si3N4等电介质。掩模层22的厚度可以通过结构220的高度和蚀刻选择性(即，掩模层22和衬底210的蚀刻速率的比率)来确定。
在步骤2005中，抗蚀剂层21的余下部分通过合适的溶剂被提离或在抗蚀剂灰化机中灰化。
在步骤2006中，衬底210的暴露部分例如通过Bosch工艺而蚀刻到期望深度来形成结构220。
在步骤2007中，掩模层22通过例如利用合适蚀刻剂的湿法蚀刻、离子铣削、溅射等合适的方法去除。
在步骤2008中，结构220的顶部使用例如干法蚀刻或湿法蚀刻等合适的技术而变圆或成锥形。
在步骤2009中，本征层320共形沉积在结构220上。
在步骤2010中，第一掺杂层230使用例如化学气相沉积或等离子体增强化学蒸发沉积等合适的各向同性沉积方法而共形设置到本征层320上。
在步骤2011中，透明隔层310c在非晶硅层230上共形(即，各向同性地)沉积。透明导电材料310c可以通过例如电镀、化学气相沉积或原子层沉积等合适的技术而沉积。结240c在透明隔层310c上共形沉积。该步骤被重复一次以产生在图1A中示出的双结、重复两次以产生在图2A中示出的三结并且重复三次以产生在图3A中示出的四结。
在步骤2012中，覆层250共形沉积在最外(即，共形设置在结构上的那些结之中并且不在另一个结与结构之间的结)的设置结240c、240b或240a上。
在步骤2013中，导电材料260在结构220之间并且在锥形结构220的顶部上沉积。该步骤可使用常规曝光技术实施。
在步骤2014中，沉积牺牲材料(例如抗蚀剂23)来覆盖结构220和在结构220顶部的沉积导电材料260。
在步骤2015中，抗蚀剂23的顶部例如通过氧等离子体蚀刻而去除。结构220顶部上的导电材料260被暴露并且结构220之间的导电材料260未被暴露。
在步骤2016中，结构220顶部上的导电材料260通过例如湿法蚀刻等任何合适的方法而去除。
在步骤2017中，去除牺牲材料23。
在步骤2018中，填充材料290在结构220之间的空间中沉积并且在填充材料290的顶表面上形成微透镜340。
在步骤2019中，钝化层300使用例如原子层沉积、化学气相沉积或热沉积等合适的方法沉积到第二掺杂层280上。层300是氧化物材料，例如SiO2、HfO2、Al2O3。
在步骤2020中，光致抗蚀剂24沉积到氧化层300上。
在步骤2021中，进行曝光。抗蚀剂层301现在具有第二掺杂层280暴露所采用的开口的图案。
在步骤2022中，通过光致抗蚀剂图案暴露的钝化层300通过蚀刻剂或干法蚀刻来蚀刻以具有开口。
在步骤2023中，去除余下的光致抗蚀剂材料24并且清洁衬底。
在步骤2024中，金属层270使用例如溅射、电子束蒸发或热蒸发工艺等合适的方法沉积以在金属层与第二掺杂层之间创建局部接触点。
图6示出根据实施例的同轴三结锥形柱结构的光伏器件600的示意横截面。图7示出器件600的结构的细节和制造器件600的方法。
在步骤7000中，使用在图5中的步骤2000-2007中引入的相同曝光步骤和蚀刻工艺来处理衬底710。
在步骤7001中，结构720使用例如湿法蚀刻等合适的技术而成锥形。
在步骤7002中，结构720通过热扩散工艺而共形掺杂以在表面上具有高掺杂浓度。
在步骤7003中，成核层711和缓冲层712设置在结构720上。在实施例中，GaAs或InGaAs通过MOCVD(金属有机化学气相沉积)或MBE(分子束外延)技术沉积为成核/缓冲层。
在步骤7004中，化合物半导体材料的一对n+/p+层或p+/n+层721通过MOCVD或MBE来设置。在这里，p+和n+可以具有彼此不同的材料。该n+/p+或p+/n+对叫作隧道结，因为它是通过齐纳遂穿效应的电短连接并且它充当具有不同能量带隙材料的两个p-n二极管之间的异质结界面。
在步骤7005中，第二结层730/735使用如在表1中示出的化合物半导体材料通过MOCVD或MBE来设置。在一个实施例中，层730与p型掺杂剂掺杂而层735与n型掺杂剂掺杂。
在步骤7006中，设置另一个n+/p+或p+/n+隧道结层731。
在步骤7007中，第三结层740/745使用如在表1中示出的化合物半导体材料通过MOCVD或MBE来设置。在一个实施例中，层740与p型掺杂剂掺杂而层745与n型掺杂剂掺杂。
在步骤7008中，使用宽带隙材料的层750通过MOCVD或MBE来设置使得750与层745之间的异质结可以朝核方向形成内建电场，从而导致表面重组合减少。提供前表面场的该宽带隙层叫作窗口层。在实施例中，使用高掺杂AlInP。
在步骤7009中，高掺杂层760通过MOCVD或MBE设置在750上。假设该层与顶部电极具有良好的欧姆接触。在实施例中，使用高掺杂GaAs。
在步骤7010中，具有低粘性的牺牲材料(例如抗蚀剂723)的薄层使用旋涂法沉积来覆盖结构720的凹陷部分。由于表面力，牺牲层在与结构720的边界附近退回。
在步骤7011中，未被抗蚀剂723覆盖的层760的部分通过湿法蚀刻去除。
在步骤7012中，抗蚀剂723使用例如被蚀刻剂或溶剂溶解等任何合适的方法来去除。
在步骤7013中，牺牲材料(例如抗蚀剂723)通过将结构720的柱部分浸入液体形式的光致抗蚀剂同时使衬底保持在倒置位置(之后应在该位置固化它)而沉积。
在步骤7014中，导电材料765在结构720之间并且在结构720的顶部上沉积。该步骤可使用例如溅射、热蒸发或电子束蒸发工艺等合适的方法实施。
在步骤7015中，导电层765的顶部通过合适的溶剂来提离，并且余下的光致抗蚀剂在抗蚀剂灰化机中去除。
在步骤7016中，覆层770在结构720的最外层上共形沉积。
在步骤7017中，聚合物材料或蜡状物780使用例如旋涂或半途浸入材料等任何合适的方法沉积在结构720的顶表面上。这是为了保护结构720以免受接着的步骤中的湿法蚀刻工艺的影响。
在步骤7018中，通过湿法蚀刻在后表面上去除几微米的衬底710并且彻底清洁它。去除后表面部分的目的是去除在制造过程期间引起的缺陷并且与对于电极的导电层进行干净接触。
在步骤7019中，金属层790使用例如溅射、电子束蒸发或热蒸发工艺等合适的方法沉积。
在步骤7020中，通过合适的溶剂去除保护材料780。
将光转换成电的方法包括：使光伏器件170、180、200、330暴露于光；使用结构220吸收光并且将光转换成电；从光伏器件170、180、200、330抽取电流。如在图1A、2A、3A和4中示出的，电流可以从导电材料260和金属层270抽取。
根据实施例的光检测器包括光伏器件170、180、200、330，其中该光检测器配置成在暴露于光时输出电信号。
图4A-4C示出根据实施例的两面柱结构的光伏器件330的示意横截面。在实施例中，一个或多个结构220的第一结构以及一个或多个结构220的第二结构在衬底210的相对面上。光伏器件330包括衬底210和基本上垂直于衬底210的一个或多个结构220的第一结构。本征层320设置在结构220上。第一掺杂层230设置在本征层320上，从而与结构220形成第一结。第二结240c共形设置在第一掺杂层230上。透明隔层310c共形设置在第一掺杂层230与第一结240c之间。第三结240b共形设置在第一结230c上。透明隔层310b共形设置在第二结240b与第二结310c之间。第四结240a共形设置在第三结230b上。透明隔层310a共形设置在第四结240a与第三结240b之间。覆层250共形设置在第三结230a上，其在该示例中是最外结。导电材料260设置在结构220之间的区域的底壁上。结构220的侧壁基本上没有导电材料260。导电材料260的功能是将其上入射的光反射到结构220并且起到光伏器件330的电极的作用。结构220之间的空间用填充材料290填充。光伏器件330在与一个或多个结构220的第一结构相对的衬底210的面上还包括基本上垂直于衬底210的一个或多个结光25的第二结构。本征层325设置在结构225上。第一掺杂层235设置在本征层325上，从而与结构225形成第一结。第二结245c共形设置在第一掺杂层235上。透明隔层315c共形设置在第一掺杂层235与第一结245c之间。第三结245b共形设置在第一结235c上。透明隔层315b共形设置在第二结245b与第二结315c之间。第四结245a共形设置在第三结235b上。透明隔层315a共形设置在第四结245a与第三结245b之间。覆层255共形设置在第三结235a上，其在该示例中是最外结。导电材料265设置在结构225之间的区域的底壁上。结构225的侧壁基本上没有导电材料265。导电材料265的功能是将其上入射的光反射到结构225并且起到光伏器件330的电极的作用。结构225之间的空间用填充材料295填充。衬底210可包括衬底210中的导电材料。一个或多个结构的第一结构上的结的数量和层的组成不必与一个或多个结构225的第二结构上的结的数量和层的组成相同。
检测光的方法包括：使光伏器件170、180、200、330暴露于光；测量来自光伏器件170、180、200、330的电信号。该电信号可以是电流、电压、电导和/或电阻。在测量电信号时可以向光伏器件170、180、200、330中的结构220施加偏置电压。
尽管本文公开各种方面和实施例，其他方面和实施例将对本领域内技术人员变得明显。本文公开的各种方面和实施例是为了说明目的并且不意在为限制性的，其真正范围和精神由下列权利要求指示。

Claims (39)

1.一种器件，其包括：衬底，其包括具有第一侧和第二侧的半导体材料；一个或多个结构，其基本上垂直于所述衬底的第一侧；一个或多个层，其共形设置在所述一个或多个结构上，其中所述一个或多个结构以及所述一个或多个层形成一个或多个结；和导电材料，其在所述一个或多个结构之间的区域中设置在所述衬底的第一层上。
2.如权利要求1所述的器件，其中所述器件包括可操作成将光转换成电的光伏器件。
3.如权利要求1所述的器件，其中所述导电材料包括导电层。
4.如权利要求1所述的器件，其中所述一个或多个结构具有一个或多个侧壁，其基本上没有所述导电材料。
5.如权利要求1所述的器件，其中所述一个或多个结包括至少两个结。
6.如权利要求5所述的器件，其中所述两个或以上的结未被隧道结分开。
7.如权利要求5所述的器件，其中所述两个或以上的结串联电连接。
8.如权利要求1所述的器件，其中所述一个或多个结从由p-i-n结、p-n结、异质结及其组合组成的组选择。
9.如权利要求1所述的器件，其中所述一个或多个层包括重掺杂p型半导体材料层和重掺杂n型半导体材料层，以及可选地夹在所述重掺杂p型半导体材料层与所述重掺杂n型半导体材料层之间的本征半导体层。
10.如权利要求1所述的器件，其中所述一个或多个层包括微晶半导体材料。
11.如权利要求1所述的器件，其中所述一个或多个层包括从由硅、锗、III-V族化合物材料、II-VI族化合物材料和四级材料组成的组选择的半导体材料。
12.如权利要求6所述的器件，其中形成所述两个或以上结的第一结的材料具有比形成所述两个或以上结的第二结的材料更小的带隙，其中所述第一结夹在所述结构与所述第二结之间。
13.如权利要求1所述的器件，其中所述衬底是单晶材料。
14.如权利要求1所述的器件，其中所述一个或多个结构具有与所述衬底相同的组成；所述一个或多个结构是圆柱、棱柱、圆锥、墩和/或角椎体；并且/或所述一个或多个结构具有从由椭圆形、圆形、矩形和多边形横截面、条或网格组成的组选择的横截面。
15.如权利要求1所述的器件，其中所述结构的顶部变圆或成锥形。
16.如权利要求5所述的器件，其进一步包括夹在所述一个或多个结的一对相邻结之间的隔层。
17.如权利要求16所述的器件，其中所述隔层由从由ITO(氧化铟锡)、AZO(掺铝氧化锌)、ZIO(氧化锌铟)、ZTO(氧化锌锡)及其组合组成的组选择的透明导电氧化物材料。
18.如权利要求1所述的器件，其进一步设置在所述一个或多个结构上的覆层。
19.如权利要求18所述的器件，其中所述覆层以至少50％的透射率而对可见光大致是透光的；所述覆层由导电材料构成；所述覆层是透明导电氧化物；所述覆层由从由ITO(氧化铟锡)、AZO(掺铝氧化锌)、ZIO(氧化锌铟)、ZTO(氧化锌锡)、Si3N4、Al2O3、HfO2及其组合组成的组选择的材料构成。
20.如权利要求18所述的器件，其中所述覆层配置为所述器件的电极。
21.如权利要求1所述的器件，其中所述导电材料由从由Al、Ti、Ni、Cr、Cu、Ag、Pd、Pt及其组合组成的组选择的材料构成。
22.如权利要求21所述的器件，其中所述导电材料是所述器件的电极。
23.如权利要求1所述的器件，其进一步包括所述衬底的表面上的第二掺杂层，其中所述第二掺杂层设置在与包括所述一个或多个结构的表面相对的表面上。
24.如权利要求1所述的器件，其进一步包括所述第二掺杂层上的钝化层，其中所述钝化层配置成使所述第二掺杂层钝化。
25.如权利要求24所述的器件，其中所述钝化层包括所述钝化层中的开口；所述钝化层由从由Al2O3、HfO2、SiO2及其组合组成的组选择的氧化物材料构成。
26.如权利要求1所述的器件，其进一步包括设置在所述钝化层上和所述钝化层的开口中的金属层，从而在所述金属层与所述第二掺杂层之间形成局部接触。
27.如权利要求26所述的器件，其中所述金属层由从由Al、Tl、Cr、Cu、Ag、Pd、Pt及其组合组成的组选择的材料构成。
28.如权利要求27所述的器件，其中所述金属层是所述器件的电极。
29.如权利要求1所述的器件，其中一个或多个结构的第一结构以及一个或多个结构的第二结构在所述衬底的相对侧上。
30.一种制作器件的方法，其包括：形成具有第一侧和第二侧的衬底；形成基本上垂直于所述衬底的第一层的一个或多个结构；形成共形设置在所述一个或多个结构上的一个或多个层，其中所述一个或多个结构以及所述一个或多个层形成一个或多个结；以及形成在所述一个或多个结构之间的区域中设置在所述衬底的第一侧上的导电材料。
31.如权利要求30所述的方法，其中形成所述导电材料包括将所述导电材料设置在所述一个或多个结上。
32.如权利要求30所述的方法，其进一步包括：使用曝光技术在抗蚀剂层中产生开口图案，其中所述开口的位点和形状对应于所述结构的位点和形状；通过蚀刻所述衬底形成所述结构；以及将镜像层沉积到所述衬底。
33.如权利要求30所述的方法，其进一步包括使所述结构的顶部成锥形或变圆。
34.如权利要求30所述的方法，其中所述结构通过深蚀刻形成。
35.一种将光转换成电的方法，其包括：使器件暴露于光，其中所述器件包括具有第一侧和第二侧的半导体材料、基本上垂直于所述半导体材料的第一侧的一个或多个结构、共形设置在所述一个或多个结构上的两个或以上的结以及设置在所述半导体材料的第一侧上的导电材料，其中所述导电材料配置成传导由所述一个或多个结产生的电；以及从所述器件抽取电流。
36.一种光检测器，其包括如权利要求1所述的器件，其中所述光检测器配置成在暴露于光时输出电信号。
37.一种检测光的方法，其包括：使如权利要求1所述的器件暴露于光；测量来自所述器件的电信号。
38.如权利要求37所述的方法，其中所述电信号是电流、电压、电导和/或电阻。
39.如权利要求37所述的方法，其中向所述器件中的结构施加偏置电压。
CN201480062046.4A 2013-09-19 2014-09-19 纳米结构多结光伏器件 Pending CN105814695A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/032,166 2013-09-19
US14/032,166 US20150075599A1 (en) 2013-09-19 2013-09-19 Pillar structured multijunction photovoltaic devices
PCT/US2014/056558 WO2015042400A1 (en) 2013-09-19 2014-09-19 Nano-structured multi-junction photovoltaic devices

Publications (1)

Publication Number Publication Date
CN105814695A true CN105814695A (zh) 2016-07-27

Family

ID=52666846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480062046.4A Pending CN105814695A (zh) 2013-09-19 2014-09-19 纳米结构多结光伏器件

Country Status (4)

Country Link
US (1) US20150075599A1 (zh)
CN (1) CN105814695A (zh)
TW (1) TW201523899A (zh)
WO (1) WO2015042400A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735834A (zh) * 2017-04-18 2018-11-02 京东方科技集团股份有限公司 一种光电二极管、x射线探测基板及其制作方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) * 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6918631B2 (ja) * 2017-08-18 2021-08-11 浜松ホトニクス株式会社 光検出素子
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
US11233159B2 (en) 2020-01-10 2022-01-25 Newport Fab, Llc Fabrication of semiconductor structure having group III-V device on group IV substrate with separately formed contacts using different metal liners
US11349280B2 (en) 2020-01-10 2022-05-31 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate
US11581452B2 (en) 2020-01-10 2023-02-14 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with precursor stacks
US11929442B2 (en) 2020-01-10 2024-03-12 Newport Fab, Llc Structure and method for process control monitoring for group III-V devices integrated with group IV substrate
US11296482B2 (en) * 2020-01-10 2022-04-05 Newport Fab, Llc Semiconductor structure having group III-V chiplet on group IV substrate and cavity in proximity to heating element
US11545587B2 (en) 2020-01-10 2023-01-03 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with liner stacks
US11322639B2 (en) 2020-04-09 2022-05-03 Globalfoundries U.S. Inc. Avalanche photodiode
US11316064B2 (en) * 2020-05-29 2022-04-26 Globalfoundries U.S. Inc. Photodiode and/or PIN diode structures
US11611002B2 (en) 2020-07-22 2023-03-21 Globalfoundries U.S. Inc. Photodiode and/or pin diode structures
US11424377B2 (en) 2020-10-08 2022-08-23 Globalfoundries U.S. Inc. Photodiode with integrated, light focusing element
US11949034B2 (en) 2022-06-24 2024-04-02 Globalfoundries U.S. Inc. Photodetector with dual doped semiconductor material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070017567A1 (en) * 2005-07-19 2007-01-25 Gronet Chris M Self-cleaning protective coatings for use with photovoltaic cells
CN101681941A (zh) * 2007-05-30 2010-03-24 周星工程股份有限公司 太阳能电池及其制造方法
US20130112256A1 (en) * 2011-11-03 2013-05-09 Young-June Yu Vertical pillar structured photovoltaic devices with wavelength-selective mirrors
US20130220406A1 (en) * 2012-02-27 2013-08-29 Sharp Kabushiki Kaisha Vertical junction solar cell structure and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101917A (ko) * 2006-04-12 2007-10-18 엘지전자 주식회사 박막형 태양전지와 그의 제조방법
US7977568B2 (en) * 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
EP2115782A1 (en) * 2007-01-30 2009-11-11 Solasta, Inc. Photovoltaic cell and method of making thereof
US9515218B2 (en) * 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9299866B2 (en) * 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
EP2368276A4 (en) * 2009-06-10 2013-07-03 Thinsilicon Corp PV MODULE AND METHOD FOR MANUFACTURING A PV MODULE WITH MULTIPLE SEMICONDUCTOR LAYERING PLATES
WO2011041267A2 (en) * 2009-09-29 2011-04-07 Applied Materials, Inc. Laser system for processing solar wafers in a carrier
US20120291859A1 (en) * 2011-05-17 2012-11-22 Christopher Vineis Multi-Junction Semiconductor Photovoltaic Apparatus and Methods
US20120318336A1 (en) * 2011-06-17 2012-12-20 International Business Machines Corporation Contact for silicon heterojunction solar cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070017567A1 (en) * 2005-07-19 2007-01-25 Gronet Chris M Self-cleaning protective coatings for use with photovoltaic cells
CN101681941A (zh) * 2007-05-30 2010-03-24 周星工程股份有限公司 太阳能电池及其制造方法
US20130112256A1 (en) * 2011-11-03 2013-05-09 Young-June Yu Vertical pillar structured photovoltaic devices with wavelength-selective mirrors
US20130220406A1 (en) * 2012-02-27 2013-08-29 Sharp Kabushiki Kaisha Vertical junction solar cell structure and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735834A (zh) * 2017-04-18 2018-11-02 京东方科技集团股份有限公司 一种光电二极管、x射线探测基板及其制作方法
US10784305B2 (en) 2017-04-18 2020-09-22 Boe Technology Group Co., Ltd. X-ray detector substrate based on photodiodes with a radial pin junction structure

Also Published As

Publication number Publication date
WO2015042400A1 (en) 2015-03-26
TW201523899A (zh) 2015-06-16
US20150075599A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
CN105814695A (zh) 纳米结构多结光伏器件
TWI559565B (zh) 具有鏡及光學披覆的垂直柱結構光伏打裝置
KR101537020B1 (ko) 나노 와이어 배열 기반의 태양 에너지 수집 장치
US20130112256A1 (en) Vertical pillar structured photovoltaic devices with wavelength-selective mirrors
CN107452823B (zh) 一种微米线阵列光探测器及其制备方法
Zaidi et al. Characterization of random reactive ion etched-textured silicon solar cells
KR100847741B1 (ko) ｐ-ｎ접합 계면에 패시베이션층을 구비하는 점 접촉 이종접합 실리콘 태양전지 및 그의 제조방법
CN103855236A (zh) 多结多头光伏器件
CN107146830B (zh) 一种制备柔性透明的石墨烯/硅金属-半导体-金属光电探测器的方法
CN103531654A (zh) 多结光伏装置
US20140252313A1 (en) Nanolens arrays in nanopillar optoelectronic devices
KR20140001729A (ko) 전극 및 그 제조방법
Jia et al. Silicon nanowire solar cells with radial pn heterojunction on crystalline silicon thin films: Light trapping properties
US20140000689A1 (en) Nitride semiconductor-based solar cell and manufacturing method thereof
US20110048518A1 (en) Nanostructured thin film inorganic solar cells
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
US20110017296A1 (en) Solar cell having light condensing device and larger effective area and the method of the same
Nam et al. A study of lateral collection single junction A-SI: H solar cell devices using nano-scale columnar array
US20160020347A1 (en) Bifacial photovoltaic devices
KR101366737B1 (ko) 번들 제거를 통한 실리콘 나노 및 마이크로 구조체의 무반사 특성이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
Wu et al. GaAs-Nanowire-Array/Graphene Schottky Diodes for Photodetection
Wang Integration and characterization of individual radial junction silicon nanowires for photovoltaic applications
Simashkevich et al. 20.9%-EFFICIENT BIFACIAL ISOTYPE SOLAR CELL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160727